

《数字逻辑》 2023-2024学期 实验说明

14~17周一共8次实验，每次2课时，请每次课前先预习课件内容，课后按组提交实验报告。

实验目的

1. 了解各类门电路及中规模集成电路的功能；
2. 掌握使用常用MSI和门电路设计实现组合逻辑电路和时序逻辑电路的方法；
3. 学会数字电路连线，并分析实验结果。

实验要求

1. 分组完成4个实验，每一组4-8人，确定组长，由组长负责分配工作，组员协同完成；
2. 每次实验（含小实验）完成后均由老师验收完成的情况；
3. 部分实验需分组提交电路逻辑框图，部分实验需提交电路连线图，撰写4次实验报告；
4. 根据实验完成情况和实验报告给出2次成绩，计入平时成绩。其中部分实验的过程还会在期末试卷中考查。

3

注意事项

1. 做实验之前必须熟知实验内容、实验原理、元器件，看懂电路图，对如何连线有初步认识；
2. 动手前认真听老师讲解演示，做好笔记，尤其是容易引发故障以及重点注意的地方要牢记；
3. 一般来说，做实验时由一名同学按电路连线图引导、一名同学接线、最后一名同学复查，确认电路连线正确后，再接通电源，验证结果是否正确；若结果错误，断电后再检查线路，不可带电改线路！
4. 芯片插入时，一定要保证芯片上的字是正的。切忌将芯片插倒，否则极易损坏！

4

注意事项

5. 请爱护所有实验器材，做到**轻拿轻放**，插入芯片要讲究巧劲，**不可使用蛮力**！拔出芯片需要**用扁口起子两端轻轻撬**，不可硬拔！插电线轻轻**旋转插入按紧**，拔电线也要**旋转使松动后再扯出来**，不可使用蛮力！若因为芯片插反了而损坏，需请全班同学一次饮料。
6. 组长负责一切实验设备的安全，实验中有任何问题及时告诉老师，实验结束后清理实验箱，**所有用品归位**，归还芯片时检查**芯片引脚是否正常**，**没有歪斜**，方可离开！


5

实验内容


1. 组合逻辑电路的基础实验：
①74LS148②74LS138③74LS153④74LS151⑤74LS283 (P10-21)
2. (1) 自主设计一个组合逻辑电路，画出逻辑图，和实际连线图； (P22-23)
(2) 时序逻辑电路的基础实验①74LS162 (74HCT162) ②74LS163 (P24-27)
3. 复合实验①7进制计数器②60进制计数器③简易信号灯④简易电子琴⑤序列信号发生器⑥顺序脉冲发生器。 (P28-44)
4. (1) 复合实验：可控分频器； (2) 自主设计一个时序逻辑电路，画出逻辑图，和实际连线图。
(P45-48)

6

实验设备



7



芯片插槽




七段显示
数码管

芯片电源/
接地点

计数器
50kHz/5kHz信
号源




LED
显示灯




扬声器

计数器单脉
冲信号源



逻辑常量
0/1输入区

8



9

准备实验

- 六反相器74LS04（74HC04、74HCT04）的使用；
- 四与非门74LS00的使用。引脚图如下：

74LS04： 六反相器

1	1A	VCC	14
2	1Y	6A	13
3	2A	6Y	12
4	2Y	5A	11
5	3A	5Y	10
6	3Y	4A	9
7	GND	4Y	8

可使用1~2组、3~4组引脚、5~6组、9~8组、11~10组、13~12组引脚中的一组，构成非门。

74LS00： 四与非门

1	1A	VCC	14
2	1B	4B	13
3	1Y	4A	12
4	2A	4Y	11
5	2B	3B	10
6	2Y	3A	9
7	GND	3Y	8


可使用1~3组引脚、4~6组引脚、8~10组引脚、11~13组引脚中的一组，构成2输入的与非门。

10

1. 组合逻辑电路的基础实验


① 熟悉8线-3线优先编码器74LS148的使用

根据真值表，连线使编码器正常工作，8个输入端从逻辑电平输入区获得，将3个输出端接反相器（7404）后依次接3个LED灯，验证编码器的功能。下图给出了部分连线，需补充完整。



11


■ 8线—3线优先编码器74148



74148功能表

输 入									输 出				
$\overline{EI}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{GS}$	$\overline{EO}$
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	x	x	x	x	x	x	x	0	0	0	0	0	1
0	x	x	x	x	x	x	0	1	0	0	1	0	1
0	x	x	x	x	0	1	1	1	0	1	0	0	1
0	x	x	x	0	1	1	1	1	1	0	0	0	1
0	x	x	0	1	1	1	1	1	1	0	1	0	1
0	x	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1


74LS04: 六反相器



12

②熟悉3线-8线译码器74LS138的使用（选做）

- 根据真值表，连线使译码器正常工作，输入信号从逻辑电平输入区获得，将8个输出端依次连接至8个LED灯，验证译码器的功能。
- 下图给出了引脚图和真值表。




输 入					输 出							
S_1	$S_2 + S_3$	A_2	A_1	A_0	Y_7'	Y_6'	Y_5'	Y_4'	Y_3'	Y_2'	Y_1'	Y_0'
0	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

13

③熟悉双4选1数据选择器74LS153的使用

- 设计一个以A、B、C为输入变量的多数表决电路，A、B、C的值从逻辑电平输入区获得，输出连接至LED灯。观察A、B、C从000~111共8种输入取值情况下，输出LED灯的亮灭情况，是否与常识吻合。
- 下图给出了部分连线。




14

74LS153: 双4选1数据选择器，引脚图和真值表如图所示：

输入			输出
1G'	B	A	1Y
1	×	×	1
0	0	0	C0
0	0	1	C1
0	1	0	C2
0	1	1	C3

输入			输出
2G'	B	A	2Y
1	×	×	1
0	0	0	2C0
0	0	1	2C1
0	1	0	2C2
0	1	1	2C3




15

- 在此画出原理框图：

16


④熟悉8选1数据选择器74LS151的使用

- 设计一个以A、B、C为输入变量的多数表决电路，A、B、C的值从逻辑电平输入区获得，输出连接至LED灯。观察A、B、C从000~111共8种输入取值情况下，输出LED灯的亮灭情况，是否与常识吻合。
- 下面给出了74LS151的引脚图，自行画出连线图。




17

74LS151: 8选1数据选择器，芯片引脚图和真值表如图所示：



输入				输出	
S	A	B	C	Y	W
1	×	×	×	0	1
0	0	0	0	D0	D0'
0	0	0	1	D1	D1'
0	0	1	0	D2	D2'
0	0	1	1	D3	D3'
0	1	0	0	D4	D4'
0	1	0	1	D5	D5'
0	1	1	0	D6	D6'
0	1	1	1	D7	D7'




18

- 在此画出原理框图和连线图：

19

⑤熟悉4位二进制加法器74LS283的使用（选做）

- 设计一个简单的加法电路，一个加数为 $A_4A_3A_2A_1$ ，另一个加数为 $B_4B_3B_2B_1$ ，其取值范围均为0~9，验证它们的和 $\Sigma_4\Sigma_3\Sigma_2\Sigma_1$ 是否正确。
- 下图给引脚图。注意 $A_3A_2A_1A_0$ 、 $B_3B_2B_1B_0$ 的值从逻辑电平输入区获得，并分别接入两片七段数码管的DCBA输入端，将74LS283的输出端接入第3片七段数码管，可直观地观察两个加数和它们的和。（**注意**：2个加数的和超过9，结果将无法直观地识别）



20

- 在此画出连线图：

21

2.（1）自主设计一个组合逻辑电路

要求：使用74LS04、74LS00、74LS139、74LS148、74LS138、74LS153、74LS151、74LS283，自主设计一个**组合逻辑电路**，画出逻辑图，和实际连线图，给老师检查，没有问题后再动手连线，并验证结果是否正确；根据设计是否成功以及设计的难度系数进行评分。

注意：实验箱上16针脚的芯片插槽只有2个，14针脚的有4个。

7400、7404——14针脚；

74139、74LS138、74LS148、74LS283、74LS153、74LS151——16针脚。

22


- 在此画出原理框图和连线图：

23

2.（2）时序逻辑电路的基础实验

①同步十进制加法计数器74LS162(74HCT162)的使用


- 将74LS162的CLK时钟信号接单脉冲时钟信号QD，输出端 $Q_DQ_CQ_BQ_A$ 接至一片七段数码管的DCBA输入端；按动QD信号，在其触发作用下，162的输出端依次为0000~1001，观察七段数码管能否循环显示“0”~“9”；
- 电路部分连线如下所示：



24

74LS162: 同步十进制加法计数器，真值表及芯片引脚图如图所示：

输入					输出				
CLK	CLR'	LOAD'	ENT	ENP	QD	QC	QB	QA	RCO
↑	0	×	×	×	0	0	0	0	0
↑	1	0	×	×	D	C	B	A	0
↑	1	1	0	0	保持不变				0
↑	1	1	1	1	正常计数				



74LS162


与74LS160不同之处：同步置零（置零需等待时钟信号上升沿到来），其中：A、B、C、D对应预置数端D₀、D₁、D₂、D₃，CLR'对应同步置零端R_D'，LOAD'对应同步置数端LD'，RCO对应进位输出端C，Q_A、Q_B、Q_C、Q_D对应输出端Q₀、Q₁、Q₂、Q₃；ENP和ENT端对应EP和ET端。正常计数状态时，须将CLR'、LOAD'、ENP和ENT端接高电平。

25

2.（2）时序逻辑电路的基础实验

②同步二进制加法计数器74LS163的使用


- 将74LS163的CLK时钟信号接单脉冲时钟信号QD，输出端Q_DQ_CQ_BQ_A接至一片七段数码管的DCBA输入端；按动QD信号，在其触发作用下，163的输出端依次为0000~1111，观察七段数码管的显示结果，并记录下来；电路部分连线如下所示：



26

74LS163: 同步**二进制**加法计数器，真值表及芯片引脚图如图所示：

输入					输出				
CLK	CLR'	LOAD'	ENT	ENP	QD	QC	QB	QA	RCO
↑	0	×	×	×	0	0	0	0	0
↑	1	0	×	×	D	C	B	A	0
↑	1	1	0	0	保持不变				0
↑	1	1	1	1	正常计数				




74LS163

与74LS161不同之处：同步置零（置零需等待时钟信号上升沿到来），其中：A、B、C、D对应预置数端D₀、D₁、D₂、D₃，CLR'对应同步置零端R_D'，LOAD'对应同步置数端LD'，RCO对应进位输出端C，Q_A、Q_B、Q_C、Q_D对应输出端Q₀、Q₁、Q₂、Q₃；ENP和ENT端对应EP和ET端。正常计数状态时，须将**CLR'、LOAD'、ENP和ENT端接高电平**。

27


3. 复合实验①七进制计数器

- 用1片74LS162计数器和1片74LS00（与非门）构造七进制的计数器，电路连接图如下：
- 162计数器的CLK接QD单脉冲时钟信号，输出端Q_DQ_CQ_BQ_A接一片代表七段数码管的DCBA端；其他如图所示。
- 按动单脉冲时钟信号QD，在其触发作用下，观察数码管能否依次显示“0”~“6”。



28

74LS00： 四2输入与非门



可使用1~3组引脚、4~6组引脚、8~10组引脚或11~13组引脚中的一组，构成2输入与非门。

29

- 在此画出原理框图：


30

3. 复合实验②60进制计数器

- 用2片74LS162计数器和1片74LS00（与非门）构造60进制的计数器，两片162计数器按10×6的串行进位模式连接；电路示意图如下：
- 1、个位的162计数器采用QD单脉冲时钟信号触发，进位输出端反相后接至十位的162计数器的时钟信号端；数据输出端接一片代表个位的七段数码管的DCBA端；
- 2、十位的162计数器的数据输出端QC和QA接至74LS00与非门的输入端，与非门的输出端接至162的同步置数端，构成6进制计数器；数据输出端接至另一个代表十位的七段数码管的DCBA端；
- 3、两片162计数器按10×6的串行进位模式连接成了60进制计数器。按动单脉冲时钟信号QD，在其触发作用下，观察两个数码管能否依次显示“00”~“59”。

31

• 部分连线图：



32

- 在此画出原理框图：

33

3. 复合实验③简易信号灯（选做）

- 使用74LS163十六进制计数器、74LS139（2线-4线译码器）和74LS04（反相器）构成红黄绿灯交替闪烁电路，闪烁顺序依次为：红灯亮、黄灯亮、绿灯亮、全灭，再重复。电路示意图如下：
- 1、使用74LS163构成十六进制计数器，单脉冲信号QD为时钟信号，数据输出端 Q_A 和 Q_B 连至74LS139的A和B端；
- 2、将139的输出端 Y_0 反相后接到LED红灯， Y_1 反相后接到LED黄灯， Y_2 反相后接到LED绿灯；
- 3、按动QD单脉冲信号，163的输出端 Q_A 和 Q_B 依次为00、01、10、11，则139的输出端依次得到 $Y_0=0$ 、 $Y_1=0$ 、 $Y_2=0$ 和 $Y_3=0$ ，经过反相后即可依次使红、黄、绿灯亮，以及全部不亮。

34

- 在此画出原理框图：

37

3. 复合实验④简易电子琴

一、分别连接50kHz、5kHz时钟脉冲信号至实验台上的喇叭“输入”插孔，接通电源，听喇叭发出声音的区别；

二、使用2片74LS162计数器和74LS04反相器构成不同进制的计数器，将5kHz的时钟信号分频；电路示意图如下：

1、用单脉冲时钟信号QD触发162（左）计数器；


2、将162（左）计数器输出端接至162（右）计数器的预置数端，162（右）计数器的进位输出端经反相后接至自身的同步置数端LD'，时钟信号为5kHz；

3、在QD单脉冲信号的触发下，162（左）计数器的输出端依次为0000~1001，则162（右）计数器依次构成10进制、9进制、.....、2进制和1进制的计数器，它的进位输出端将依次获得频率为 $5\text{kHz} \times 1/10$ 、 $5\text{kHz} \times 1/9$ 、 $5\text{kHz} \times 1/8$ 、 $5\text{kHz} \times 1/7$ 、 $5\text{kHz} \times 1/6$ 、 $5\text{kHz} \times 1/5$ 、 $5\text{kHz} \times 1/4$ 、 $5\text{kHz} \times 1/3$ 、 $5\text{kHz} \times 1/2$ 、 $5\text{kHz} \times 1$ 的时钟信号；

4、将162（右）计数器的进位输出端接至喇叭，按动QD单脉冲，听喇叭发出声音的差别；


38

• 部分连线图：



39


• 在此画出原理框图：



40

3. 复合实验⑤顺序脉冲发生器（选做）

逻辑图如下，将CLK接单脉冲QD，74LS138的8个输出依次接8个LED灯，按动QD，观察灯泡是否一个个熄灭。




41

• 在此画出连线图：

42

3.复合实验⑥序列信号发生器

逻辑图如下，将CLK接单脉冲QD，151的输出接LED灯，按动8次QD，记录灯泡的亮灭情况，写出序列信号输出的逻辑值。（必须改变 $D_0 \sim D_7$ 的值）




43

- 在此画出连线图：

44

4. (1) 复合实验：可控分频器

逻辑图如下，用74LS148加上74LS162组成的可控分频器。CLK接5kHz信号，162输出接喇叭。当输入信号 $I_0 I_1 I_2 I_3 I_4 I_5 I_6 I_7$ 分别为低电平时，162输出的脉冲频率依次变化，听喇叭的声音的变化。



45

- 在此画出连线图：

46

4. (2) 自主设计实验

利用7400、7404、74139、74LS138、74LS148、74LS283、74LS153、74LS151、74LS162、74LS163等MSI设计一种时序逻辑电路（必须有162或163），画出逻辑图和实际连线图，给老师检查后，没有问题再连接线路，并验证结果是否正确；

根据设计是否成功以及设计的难度系数进行评分。

注意：一台实验箱只可以接2片16针脚芯片，4片14针脚芯片。

7400、7404——14针脚；

74139、74LS138、74LS148、74LS283、74LS153、74LS151、74LS162、74LS163——16针脚。

47

- 在此画出原理框图和连线图：

48