一种用于噪声整形流水线SAR ADC的动态放大器

陶泽华，邓红辉，何超越，陈宏育
（合肥工业大学 微电子学院，合肥 230009）

摘　要： 介绍了一种用于噪声整形流水线逐次逼近寄存器型模数转换器（NS Pipe-SAR ADC）的低功耗动态放大器，在ADC中的误差反馈运增益放大器和级间余差放大器中均采用该动态放大器。相比于传统的动态放大器，该动态放大器基于浮空反相器型放大器（FIA）架构，采用一种新型的体效应辅助相关电平移位技术。与传统的FIA相比，该动态放大器仅需额外的移位电容，在相同的功耗下将增益提高了4 dB，提高了ADC能效。本文基于TSMC 65 nm CMOS工艺进行设计，仿真结果表明，动态放大器增益可达到ADC系统所需的16倍，带宽为500 MHz，功耗为50.4μW。

关键词： 浮空反相器型放大器；体效应辅助相关电平移位；噪声整形流水线逐次逼近寄存器型模数转换器

中图分类号：TN432　　**文献标志码：**A　　**文章编号：**1004-3365(2025)03-0347-06

DOI：10.13911/j.cnki.1004-3365.240153

A Dynamic Amplifier for Noise-shaping Pipeline SAR ADC

TAO Zehua, DENG Honghui, HE Chaoyue, CHEN Hongyu
(*School of Microelectronics, Hefei University of Technology, Hefei* 230009, *P. R. China*)

Abstract: This paper presents a low-power dynamic amplifier designed for a noise-shaping pipeline successive approximation register analog-to-digital converter (NS Pipe-SAR ADC). The proposed amplifier is employed in both the error feedback operational transconductance amplifier (OTA) and the inter-stage residue amplifier within the ADC system. Unlike conventional dynamic amplifiers, the proposed design is based on the floating-input amplifier (FIA) architecture and incorporates a novel body-effect-assisted level-shifting technique. Compared to traditional FIAs, the proposed amplifier requires only an additional shifting capacitor to achieve a 4-dB gain improvement at the same power consumption. Fabricated using the TSMC 65-nm CMOS process, simulation results show that the dynamic amplifier achieves the required 16× gain for the ADC system, with a bandwidth of 500 MHz and a power consumption of 50.4 μW.

Key words: floating inverter amplifier; body-effect assisted correlated level shifting; NS Pipe-SAR ADC

0　引　言

随着移动通信和物联网系统对高分辨率、宽带宽和低功耗ADC的需求逐渐增高，SAR ADC得益于其高能效的特点，其广泛应用于物联网通信[1-3]。但由于传统SAR结构采用二进制搜索算法，其速度受限。将流水线技术和SAR ADC结合产生的Pipelined SAR ADC[4]缓解了这一问题，然而流水线结构同时引入了级间增益误差等问题导致该架构

收稿日期：2024-04-26；**定稿日期：**2024-10-30
基金项目：国家重点研发计划（2018YFB2202604）；安徽省重点研究与开发计划项目（202104g01020008）
作者简介：陶泽华（1999—），男（汉族），硕士研究生，研究方向为模拟集成电路设计。
邓红辉（1973—），女（汉族），副研究员，研究方向为模拟/混合信号集成电路设计低功耗电路设计。通信作者。

中国知网 https://www.cnki.net

ADC精度难以达到70 dB以上，同时更高分辨率的实现也被SAR中比较器的热噪声以及量化噪声等问题所限制。过采样和噪声整形技术作为提高ADC分辨率的有效手段，被应用在SAR ADC中，形成混合架构NS SAR ADC，使SAR ADC实现了更高的分辨率。NS SAR ADC[5]在ENOB为12 bit以上取得了较好的成果，但其带宽却受到很大限制，一般小于5 MHz。其原因是噪声整形本身的机制所导致，即由于NS SAR ADC的残差电压需要得到，NS SAR ADC相比于普通的SAR ADC而言，需要额外的DAC翻转时间和残差电压获取时间。

文献[6]将NS SAR ADC引入到流水线SAR结构中，形成NS Pipe-SARADC新型混合型架构，实现了精度和速度的折中。然而流水线架构中级间余差放大器仍需要牺牲更大的功耗以满足增益的需求，最终其功耗超过了4 mW。因此级间余差放大器的优化设计成为NS Pipe-SAR ADC的研究重点。

高速ADC中往往采用动态放大器[8-9]，动态放大器相对于传统的静态运算放大器，通常由时序电路控制，并且仅在放大阶段消耗电流，因而具有较低的功耗和更快的速度，适用于高速电路。然而，经典的动态放大器增益受限，一般在8倍以下[7]，无法满足Pipe-SAR ADC级间余量放大器增益的需求，且其鲁棒性较差，受PVT和时钟抖动影响较大，难以维持稳定的共模电压。为解决这一难题，近年来科研工作者也提出了许多优化和改进的方案。文献[8]将经典的跨导转向的动态放大器改进为电荷导向的动态放大器，降低了输入噪声。文献[9]采用共源共栅架构嵌入动态放大器，解决了传统的动态放大器增益较小的问题，同时功耗并未有明显增加。文献[10]提出了基于尾电流的电容动态偏置方案，优化了功耗和增益。文献[11]首次提出了基于浮动储能电容技术的FIA，其采用电容动态偏置技术，缓解了传统动态放大器受PVT和输入共模电压影响大的问题。

考虑到面积、功耗和速度等因素，文章基于文献[11]中的FIA架构，设计了一种新型的低功耗，高增益的动态放大器以应用于NS Pipe-SAR ADC。在功耗基本相同的情况下，本文的动态放大器实现了更高的增益，提升了ADC能效。

文章第1章介绍动态放大器所应用的NS Pipe-SAR ADC的结构原理和动态放大器性能需求；第2章中介绍动态放大器的电路设计；第3章中对本文的设计进行仿真验证。

1 NS Pipe-SAR ADC结构和原理

图1展示了2-0 MASH架构的NS Pipe-SAR ADC的基本框图。本文的10-bit SAR ADC分级为6 bits+5 bits 2级流水结构，其中含有1 bit冗余位。在第1级量化完成后，其量化误差$E_M(z)$通过传递函数$a(2z^{-1}-z^{-2})$转换，并由误差反馈增益放大器G_{EF}放大后与输入进行相加。该量化误差同步被级间余差放大器G_a放大送到第2级的5-bit SAR ADC中进行量化。最终第2级的量化信号经过数字噪声传递函数(NTF_d)后与第1级的量化信号进行对应比例相加后得到最终输出。



图1 NS Pipe-SAR ADC行为级框图

NS Pipe-SAR ADC结构传递函数如下：

$$D_M = V_{in}(z) + E_M(z)[1 - aG_{EF}(2z^{-1} - z^{-2})] \tag{1}$$

$$D_L = NTF_d[E_L(z) - G_a E_M(z)] \tag{2}$$

$$D_{out} = D_M + \frac{D_L}{2^5} \tag{3}$$

式中，D_M、D_L分别是第1级、第2级量化输出E_M、E_L分别是第1级、第2级量化噪声。将$G_{EF}=1/a$，$NTF_d=1-2z^{-1}+z^{-2}$代入式(1)、(2)和(3)中整理可得：

$$D_{out} = V_{in}(z) + E_M(z)\left(\frac{2^5 - G_a}{2^5}\right)(1 - 2z^{-1} + z^{-2}) + \frac{E_L(z)}{2^5}(1 - 2z^{-1} + z^{-2}) \tag{4}$$

由式(4)可知，该结构NS Pipe-SAR ADC将增益误差$(2^5-G_a)/2^5$)和第2级量化误差$E_L(z)$同时进行$1-2z^{-1}+z^{-2}$二阶整形。无需额外的硬件损耗即可实现一定的级间增益误差容忍范围。

NS Pipe-SAR ADC架构需要2个放大器，分别为误差反馈增益放大器和级间余差放大器。在本文设计中系数a为1/3，因此误差反馈放大器增益G_{EF}

中国知网 https://www.cnki.net

为 3 倍。将第 2 级子 ADC 参考电平减半，余差放大器增益 G_a 需求为 $2^5/2=16$ 倍，且需要较快的放大时间，因此动态放大器为首选结构。

由于 2-0 MASH 带有的级间增益误差整形效果，如图 2 所示数学模型仿真分析可知，ADC 在 −3 dB 的 SNDR 精度下的级间增益误差容忍范围达到了 25%，级间动态放大器增益精度的设计压力降低，本文主要着重于动态放大器增益倍数和能效的优化。



图 2　NS Pipe-SAR ADC 随增益变化的 SNDR 损失

2　动态放大器电路设计

2.1　传统 FIA 分析

传统的 FIA 如图 3 所示，电路包括 2 个 N 管 M1、M2，两个 P 管 M3、M4，以及一个浮空电容 C_{float}，C_L 为负载电容。该放大器每路电流同时受 N 输入管和 P 输入管控制。



图 3　传统 FIA 电路图

图 4 为传统 FIA 时序图，除放大阶段外，都为预充电阶段。在预充电阶段，ϕ_G 关闭，C_{float} 被电源电压充满电荷，输出 V_{OP}、V_{ON} 被箝位到共模电压 V_{CM}；在放大阶段，ϕ_G 打开，C_{float} 作为电源为放大器充电，以单端为例，当 V_{IP} 降低，P 管的充电流能力大于 N 管的放电流能力，V_{OP} 逐渐升高，对于 V_{IN} 同理。同时由于 2 端的充放电，VDD_d 逐渐下降 GND_d 逐渐上升，V_{thp_b} 和 V_{thn_b} 为分别考虑体效应下 P 输入管和 N 输入管的阈值电压，当 $VDD_d-GND_d=V_{thp_b}+V_{thn_b}$ 时，两输入对管进入截至区，放大阶段结束。



图 4　传统 FIA 时序图

对于 FIA，若处于 FS 工艺角，N 输入管阈值电压减小，P 输入管阈值电压增大，此时 N 管放电速度大于 P 管充电，浮动电容 C_{float} 2 端电平 VDD_d 和 GND_d 并未固定，GND_d 由于 N 管速度增大有一定抬升，而 C_{float} 所存电荷未改变，VDD_d 会同步抬升，从而保证放大功能正确实现，SF 工艺角同理。对于输入共模电压的变化，同样的机制也会起效，从而增强了浮空反相器型动态放大器对输入共模和工艺角的鲁棒性。

对此 FIA 增益进行分析，互补输入对管工作在亚阈值区，则其跨到定义为：

$$G_m(t)=g_{mn}+g_{mp}\approx 2\frac{I_D(t)}{\zeta V_T} \tag{5}$$

式中，$V_T=kT/q$ 为热电压，ζ 为亚阈值理想因子，$I_D(t)$ 为差分单端充电电流，则输出电压为：

$$\Delta V_{OUT}=\frac{\int_0^t \Delta V_{IN}G_m(\tau)\mathrm{d}\tau}{C_L}=\frac{2\Delta V_{IN}\int_0^t I_D(\tau)\mathrm{d}\tau}{\zeta V_T C_L} \tag{6}$$

浮空电容 C_{float} 两端的电压变化为：

$$\Delta V_d=VDD-(V_{thp_b}+V_{thn_b})=\frac{\int_0^t 2I_D(\tau)\mathrm{d}\tau}{C_{float}} \tag{7}$$

结合式(6)和式(7)，传统 FIA 增益为：

$$A_V=\frac{\Delta V_{OUT}}{\Delta V_{IN}}=\frac{C_{float}\left[VDD-(V_{thp_b}+V_{thn_b})\right]}{\zeta V_T C_L} \tag{8}$$

由式(8)可知，传统 FIA 增益受浮空电容 C_{float} 和负载电容 C_L 决定。然而由于体效应的存在，V_{thp_b}、V_{thn_b} 增大，输入对管在放大阶段很快便截止，本文采用的体效应辅助相关电平移位技术将基于这一特性，利用 MOS 管本身的体效应将放大能力拆分，使传统 FIA 增益得到一定提升。

2.2　FIA 设计

如图 5 所示为本设计 FIA 的电路图，相比于传统的 FIA 增加了额外的移位电容 C_{LS} 和部分开关时

中国知网　https://www.cnki.net

序。图6为FIA的时序图，其工作分为3个阶段，除估值阶段和移位阶段外为预充电阶段，在预充电阶段，动态放大器不工作，ϕ_G关闭，浮空电容C_{float}充电至V_{DD}，负载电容C_L和电平移位电容C_{LS}被重置到V_{CM}。在放大阶段中的估值阶段，ϕ_G打开，C_{float}作为电源为放大器提供放大电流，移位电容C_{LS}和C_L共同作为负载电容被充电，输出电压V_{OP}、V_{ON}共模不变，差模增大，浮动电源VDD_d、GND_d逐渐逼近，此时由于体效应的影响，P管和N管的阈值电压逐渐增大，当$VDD_d-GND_d=V_{thp_b}+V_{thn_b}$时，放大结束。在放大阶段中的移位阶段，$\phi_{ES}$关闭，$\phi_{LS}$打开，MOS管衬底接通自身源端，体效应消失，阈值电压回到V_{thp}、V_{thn}，动态放大器重新获得了短暂的放大能力，此时C_{LS}不再作为负载，而是作为移位电容串联在放大器输出和负载电容C_L之间，在短暂的驱动能力下输出继续放大一段时间。相比于传统的FIA，仅需要一个额外的移位电容和开关，整个放大阶段仍然由C_{float}供电，实现了一定的增益提升。



图5　本文FIA电路图



图6　本文FIA时序图

本文所设计的FIA输出电压为：

$$\Delta V_{OUT}=\frac{\int_0^{t_{ES}}\Delta V_{IN}G_m(\tau)\mathrm{d}\tau}{C_L+C_{LS}}+\frac{\int_{t_{ES}}^{t_{LS}}\Delta V_{IN}G_m(\tau)\mathrm{d}\tau}{C_L|C_{LS}}=\frac{2\Delta V_{IN}\int_0^{t_{ES}}I_D(\tau)\mathrm{d}\tau}{\zeta V_T(C_L+C_{LS})}+\frac{2\Delta V_{IN}\int_{t_{ES}}^{t_{LS}}I_D(\tau)\mathrm{d}\tau}{\zeta V_T(C_L|C_{LS})} \tag{9}$$

式中，t_{ES}为估算阶段截止时间，t_{LS}为移位阶段截止时间。浮空电容C_{float}在估算和移位阶段2端的电压变化分别为：

$$\Delta V_{d,ES}=VDD-(V_{thp_b}+V_{thn_b})=\frac{\int_0^{t_{ES}}2I_D(\tau)\mathrm{d}\tau}{C_{float}} \tag{10}$$

$$\Delta V_{d,LS}=(V_{thp_b}+V_{thn_b})-(V_{thp}+V_{thn})=\frac{\int_{t_{ES}}^{t_{LS}}2I_D(\tau)\mathrm{d}\tau}{C_{float}} \tag{11}$$

由式(9)、(10)和(11)可知本文的FIA增益为：

$$A_V=\frac{\Delta V_{OUT}}{\Delta V_{IN}}=\frac{C_{float}\left[VDD-(V_{thp_b}+V_{thn_b})\right]}{\zeta V_T(C_L+C_{LS})}+\frac{C_{float}\left[(V_{thp_b}+V_{thn_b})-(V_{thp}+V_{thn})\right]}{\zeta V_T(C_L|C_{LS})} \tag{12}$$

由式(12)和式(8)对比可知，相比于传统的FIA，本文的FIA通过选取合适的移位电容C_{LS}，将放大阶段拆分，在估算阶段的大放大能力期间增加一定负载压力，在移位阶段小放大能力期间将负载串联以减小压力，利用MOS管体效应所保留的放大能力实现进一步放大，从而提高了FIA的增益。

本文基于FIA架构，采用了一种体效应辅助相关电平移位技术，提高了动态放大器的最大增益，实现了16倍的级间增益，以及噪声整形电路中的3倍误差反馈增益。

3　电路仿真结果

本文电路采用TSMC 65 nm CMOS工艺进行设计，电源供电1.2 V，在Cadence的Spectre软件平台进行电路设计和后仿真验证。

3.1　动态放大器增益仿真

基于FIA的动态放大器版图如图7所示。



图7　动态放大器版图

中国知网　https://www.cnki.net

为验证体效应辅助相关电平移位技术对 FIA 的增益提升效果，对同样架构和晶体管尺寸的传统的 FIA（图 3）和所设计的 FIA（图 5）进行仿真对比。对其输入 10 mV 差分电压，进行瞬态蒙特卡罗和 PVT 仿真，分别如图 8、9、10 所示。观察其输出差分电压和增益失配。



图 8　传统 FIA 和本文 FIA 瞬态仿真增益



图 9　动态放大器增益失配蒙特卡洛仿真



图 10　动态放大器增益工艺角仿真

图 8 中蓝色曲线为传统的 FIA 输出曲线，红色为应用体效应辅助相关电平移位技术后的 FIA 输出曲线，由于速度和工艺限制，传统单极 FIA 难以达到 16 倍增益，而的 FIA 实现了目标增益。图 9 为动态放大器增益失配的蒙特卡洛仿真，可以看出动态放大器失配系数为 3%，在 ADC 容忍范围之内。从图 10 的工艺角仿真结果可以看出，在全工艺角、－40 ℃到＋125 ℃下，动态放大器增益变化为 15.6 到 16.7，鲁棒性较高，满足 ADC 需求。表 1 为利用体效应辅助相关电平移位的 FIA 与传统的 FIA 和经典动态放大器性能对比，在消耗相同功耗的条件下，引入体效应辅助相关电平移位技术后 FIA 实现了更高的增益。

表 1　本文 FIA 与传统 FIA 和经典动态放大器性能对比参数

参数	文献[7]	传统 FIA	本文 FIA
结构	DA	FIA	FIA
制程/nm	90	65	65
带宽/MHz	1500	500	500
电源/V	1.2	1.2	1.2
开环增益/dB	15.5	20	24
功耗/μW	1050	50	50.4

3.2　NS-SAR ADC 整体电路仿真结果

图 11 为在 f_s=MS/s 和 f_{in}=6.152 343 75 MHz 条件下，采用 65 nm CMOS 制造，应用了本文设计的动态放大器的 NS Pipe-SAR ADC 的 1 024 个点的 FFT 频谱仿真结果。整体 NS Pipe-SAR ADC 消耗 1 mW 功耗，16 倍级间增益动态放大器功耗消耗 50.4 μW，3 倍误差反馈动态放大器消耗 19.6 μW。传统的 FIA 需要多级实现 16 倍增益，消耗更多功耗，采用体效应辅助相关电平移位技术使 ADC 有一定的 FoM 值提升。



图 11　NS Pipe-SAR ADC 输出量化信号频谱图

表 2 总结了本文设计的动态放大器应用在 NS Pipe-SAR ADC 后的性能，并与之前的一些技术进行了比较。FoM 是用来衡量 ADC 的性能，其表达式为：

中国知网　https://www.cnki.net

$$FoM = SNDR + 10\lg\left(\frac{BW}{P}\right) \tag{13}$$

表2 本文与其他文献中ADC的性能对比参数

性能	本文*	文献[6]**	文献[12]**	文献[13]**
结构	NS Pipe-SAR	NS Pipe-SAR	NS-SAR	NS Pipe-SAR
制程/nm	65	65	65	65
带宽/MHz	6.25	12.5	2	6
电源/V	1.2	1.2	0.9	1.2
SNDR/dB	77	77.1	73.8	73.7
功耗/mW	1	4.5	0.87	3.5
FoM/dB	174.9	171.5	167.4	166

注:*为仿真结果,**为测试结果

应用了本文设计的动态放大器的NS Pipe-SAR ADC,以较低功耗实现了较高的SNDR,相比于NS-SAR ADC拥有更高的带宽,相较于其他NS Pipe-SAR ADC有更高的能效,使系统拥有更广泛的应用范围。

4 结 论

本文基于TSMC 65 nm CMOS工艺下,设计了一种新型的低功耗高增益的动态放大器以应用于高速NS Pipe-SAR ADC。该动态放大器基于FIA结构,采用了一种体效应辅助相关电平移位技术,仅需额外的移位电平即可实现4 dB的增益提升,提高了ADC的能效。仿真结果表明,ADC的级间余差动态放大器的功耗为50.4 μW,带宽为500 MHz,增益达到16倍,满足了NS Pipe-SAR ADC的应用需求。本文中的动态放大器可以应用于高速低功耗ADC或者混合信号SoC芯片中。

参 考 文 献:

[1] HARPE P, CANTATORE E, VAN ROERMUND A. A 10b/12b 40 kS/s SAR ADC with data-driven noise reduction achieving up to 10.1b ENOB at 2.2 fJ/conversion-step [J]. IEEE Journal of Solid-State Circuits, 2013, 48(12): 3011-3018.

[2] KAPUSTA R, SHEN J H, DECKER S, et al. A 14b 80 MS/s SAR ADC with 73.6 dB SNDR in 65 nm CMOS [J]. IEEE Journal of Solid-State Circuits, 2013, 48(12): 3059-3066.

[3] HARPE P, CANTATORE E, VAN ROERMUND A. A 10b/12b 40 kS/s SAR ADC with data-driven noise reduction achieving up to 10.1b ENOB at 2.2 fJ/conversion-step [J]. IEEE Journal of Solid-State Circuits, 2013, 48(12): 3011-3018.

[4] LEE C C, FLYNN M P. A SAR-assisted two-stage pipeline ADC [J]. IEEE Journal of Solid-State Circuits, 2011, 46(4): 859-869.

[5] LIU C C, HUANG M C. 28.1 A 0.46mW 5MHz-BW 79.7dB-SNDR noise-shaping SAR ADC with dynamic-amplifier-based FIR-IIR filter [C]//2017 IEEE International Solid-State Circuits Conference. San Francisco, CA, USA. 2017: 466-467

[6] SONG Y, ZHU Y, CHAN C H, et al. A 77dB SNDR 12.5MHz bandwidth 0 - 1 MASH ∑Δ ADC based on the pipelined-SAR structure[C]//2018 IEEE Symposium on VLSI Circuits. Honolulu, HI, USA. 2018: 203-204.

[7] LIN J, MIYAHARA M, MATSUZAWA A. A 15.5 dB, wide signal swing, dynamic amplifier using a common-mode voltage detection technique[C]//IEEE International Symposium on Circuits & Systems. IEEE, 2011:21-24

[8] CHIANG S W, SUN H, RAZAVI B. A 10-bit 800-MHz 19-mW CMOS ADC[J]. IEEE Journal of Solid-State Circuits, 2014, 49(4): 935-949.

[9] GOES F, WARD C, ASTGIMATH S, et al. A 1.5 mW 68 dB SNDR 80 MS/s 2x interleaved pipelined SAR ADC in 28 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2014, 49(12): 2835-2845.

[10] BINDRA H S, LOKIN C E, SCHINKEL D, et al. A 1.2-V dynamic bias latch-type comparator in 65-nm CMOS with 0.4-mV input noise[J]. IEEE Journal of Solid-State Circuits, 2018, 53(7): 1902-1912.

[11] TANG X Y, SHEN L X, KASAP B, et al. An energy-efficient comparator with dynamic floating inverter amplifier [J]. IEEE Journal of Solid-State Circuits, 2020, 55(4): 1011-1022.

[12] KIM T, CHAE Y. A 2MHz BW buffer-embedded noise-shaping SAR ADC achieving 73.8 dB SNDR and 87.3 dB SFDR [C]//2019 IEEE Custom Integrated Circuits Conference (CICC). IEEE, 2019: 1-4.

[13] OH S, OH Y, LEE J, et al. A 80dB DR 6MHz bandwidth pipelined noise-shaping SAR ADC with 1 - 2 MASH structure[C]//2020 IEEE Custom Integrated Circuits Conference. Boston, MA, USA. 2020: 1-4.

中国知网 https://www.cnki.net