涉密论文□　公开论文□

浙江大学

本科生毕业论文（设计）

题目　这是课题题目

姓名与学号　张三 3220106666

指导教师　李四教授

年级与专业　2022 级 电子科学与技术

所在学院　信息与电子工程学院

提交日期　2026 年 4 月 28 日

毕业论文（设计）原创性声明

本人郑重声明：所呈交的毕业论文（设计）是本人在导师的指导下，严格按照学校和学院有关规定完成的，不存在学术不端行为。除文中特别加以标注和致谢的地方外，本论文（设计）不包含其他个人或集体已经发表或撰写过的研究成果，也不包含为获得 **浙江大学** 或其他教育机构的学位或证书而使用过的材料。对本研究做出贡献的个人和集体，均已在文中明确说明并表示谢意。

毕业论文（设计）作者签名：

签字日期：2026 年 X 月 X 日

毕业论文（设计）使用授权书

本人完全了解 **浙江大学** 有权保留并向国家有关部门或机构送交本论文（设计）的复印件和电子版，允许本论文（设计）被查阅和借阅。本人授权 **浙江大学** 可以将本论文（设计）的全部或部分内容编入有关数据库进行检索和传播，可以采用影印、缩印或扫描等复制手段保存、汇编本论文（设计）。

（涉密毕业论文（设计）在解密后适用本授权书。）

毕业论文（设计）作者签名：　　导师签名：

签字日期：2026 年 X 月 X 日　　签字日期：2026 年 X 月 X 日

致谢

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

摘要

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

关键词： 关键词 1；关键词 2

Abstract

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

Keywords: Keywords1；Keywords2

目录

第一部分　毕业论文（设计）

1　绪论 ····· **1**

1.1 研究背景与意义 ····· 1

2　动态放大器与相关电平移位技术 ····· **2**

2.1 动态放大器基本机理 ····· 2

2.2 FIA：浮动反相放大器 ····· 3

2.3 SEFIA：摆幅增强型 FIA ····· 3

2.4 LVFIA：低压浮动反相放大器 ····· 5

2.5 CLS 技术及其在动态放大器中的作用 ····· 7

2.5.1 CLS 基本思想 ····· 7

2.5.2 CLS 基本原理 ····· 7

2.5.3 CLS 执行过程 ····· 7

2.5.4 CLS 变化 ····· 8

2.5.5 CLS 应用 ····· 8

2.6 本研究的目的与定位 ····· 8

3　所提出的动态放大器设计 ····· **9**

3.1 电路的拓扑设计 ····· 9

3.2 增益提升 ····· 10

3.3 线性度提升 ····· 11

3.4 设计变体 ····· 12

4　测试结果 ····· **12**

4.1 工艺库和参数设置 ····· 12

4.2 电路增益 ····· 13

4.3 线性度 ····· 15

4.4 线性度 ····· 15

5　结论 ····· **15**

5.1 一级标题 ····· 15

参考文献 **17**

附录 **18**

A　附录一级标题 **18**

A.1附录二级标题 18

作者简历 **19**

《本科生毕业论文（设计）任务书》

《本科生毕业论文（设计）考核表》

第一部分

毕业论文（设计）

1 绪论

1.1 研究背景与意义

随着物联网、工业互联网、可穿戴医疗与智慧环境监测系统的快速发展，终端节点对“长期自治供电 + 高可信感知”的要求不断提高。对于这类系统而言，前端传感与数据转换链路往往是总能耗与系统精度的关键瓶颈。一方面，节点常由纽扣电池、薄膜电池或能量采集模块供电，平均功耗预算通常处于微瓦到毫瓦量级；另一方面，环境参数、生理信号和工况状态的微小变化又要求读出电路具备足够分辨率、线性度和温漂稳定性。由此，低功耗高精度接口电路设计成为集成电路研究中的重要方向[1-3]。

在传统模拟前端中，静态偏置 OTA 长期承担积分、缓冲和放大任务。这一路径在高性能场景下成熟可靠，但在低电压与超低功耗条件下面临明显挑战。第一，为获得高增益和高线性，通常需要较大偏置电流，导致待机与运行能耗偏高；第二先进工艺下晶体管本征增益下降，静态 OTA 维持高环路增益的代价进一步上升；第三，供电电压降低后，级联结构与信号摆幅受限，性能提升空间收窄。因而，“以持续静态电流换取精度”的传统模式，越来越难同时满足边缘传感系统对能效、面积和鲁棒性的综合要求。

动态放大器（Dynamic Amplifier）由此受到广泛关注。其核心思想是利用离散时间相位中的瞬态过程实现信号增益，而非全时偏置放大。对于低带宽传感读出、离散时间积分和噪声整形数据转换场景，这一机制天然契合“按需计算”的系统节奏。以近年的代表性工作为例：在低频高精度 ADC 中，基于 floating-inverter 的动态放大路径可在微瓦级功耗下获得较高 SNDR[4-5]；在 CDC 与湿度传感接口中，动态放大器阵列与 zoom 架构协同可显著改善能效指标[1-2]。这些结果说明，动态放大器不仅是“替代 OTA 的局部电路技巧”，更是面向低功耗系统架构优化的关键支点。

尽管如此，动态放大器并非没有代价，其工程实现存在一组典型矛盾。其优势主要体现在静态电流近零，适合间歇采样与低占空比工作；与开关电容和数字时序天然兼容，便于系统级时钟编排，因此在特定带宽范围内能实现较优能效。与此同时，其不足也较为突出。由于其增益形成依赖时钟边沿和充放电轨迹，所以对相位偏差、抖动与非重叠时序敏感，并且动态节点较多，开关注入、寄生耦

合与电容失配会直接映射为非线性与噪声；在低电压下，输入共模和输出摆幅进一步受限，若缺乏配套补偿机制，易出现闭环增益误差放大。换言之，动态放大器的价值不在于“单点提升某一指标”，而在于通过结构、时序与系统算法的联合设计，把功耗-线性-鲁棒性折中推向更优边界[1,6].

围绕上述问题，近年来“相关电平移位（Correlated Level Shifting, CLS）+动态放大器”成为重要研究方向。CLS 的核心是在相关时钟相位内执行受控电平重定位，使部分误差项在后续处理中具备可抑制性，从而改善低压条件下的有效增益与线性。已有工作表明，CLS 可在离散时间 MASH ADC、inverter-based OTA 以及传感 CDC 前端中带来可观收益[3,5,7-8]。其中，面向湿度传感的 CR-CLS（Charge-Redistribution CLS）进一步展示了“电荷重分配+相关电平移位+FIA+Zoom CDC”的跨层协同潜力，为低功耗高精度传感读出提供了新的实现路径[3].

从应用需求看，未来大量边缘节点并不追求最高采样速率，而更强调长期稳定、低能耗与可批量制造，这恰好与动态放大器及其改进技术的演进方向一致。对本课题而言，研究基于 CLS 与低压浮动反相放大器（LVFIA）的高能效动态放大电路，既具有明确的理论价值，也具有直接工程意义：在理论层面，可深化对低压动态放大误差机理与相关抑制机制的理解；在工程层面，可为低功耗传感接口与高分辨离散时间转换器提供可复用的设计方法，支撑高性能边缘感知芯片的实现。

2 动态放大器与相关电平移位技术

2.1 动态放大器基本机理

动态放大器通常工作在离散时间多相时钟下。在复位相位，输入信号被存储到采样电容，电源给储能电容充电；在放大相位，输入信号接入动态放大器，同时电源断开，而由储能电容给工作晶体管供电，形成瞬态增益。图2.1展示了一个基本动态放大器的原理图和时序示例。与静态 OTA 相比，其本质差异在于“瞬态增益”替代“持续偏置增益”。这使其在低占空比系统中具有天然能效优势，但也使性能更依赖时序与寄生条件。

从系统角度看，动态放大器适合用于开关电容积分器、离散时间噪声整形环路和低带宽高分辨数据转换器。典型优势可概括为：(1) 静态功耗极低；(2) 电路结构与数字时钟协同紧密；(3) 在中低带宽下具有较高功耗性能比。对应不足包



图 2.1 基本动态放大器的原理图和时序图

括：(1) 对时钟相位误差敏感；(2) 动态节点误差源复杂；(3) 低电压下工作区间受限，易出现线性退化。

2.2 FIA：浮动反相放大器

传统的的动态放大器需要额外设计共模电压检测器，增加了电路结构复杂度，同时也有增益不高，PVT 稳定性不足的问题。FIA（Floating Inverter Amplifier）利用 CMOS 反相器作为高跨导核心，通过“浮动”工作方式在放大相位获得较高等效增益，其原理图和时序图如图2.2所示。FIA 同样存在复位（Reset）和放大（Amplification）两个阶段，复位时由电源给负载电容充电，放大时负载电容放电形成动态电流进行放大。基本动态放大器不同，FIA 由于对称的结构设计和开关分布，使得其不需要添加额外的共模电压检测部分以切断静态电流，在放大阶放电完毕后静态电流自然消失，有着更出色的共模抑制能力。该结构在近年低功耗 ADC 与 CDC 研究中被广泛采用[1,4,9]。其价值在于能以较低能耗换取较高放大效率，但工程上需重点控制共模变化、时钟耦合与开关注入带来的增益波动。

2.3 SEFIA：摆幅增强型 FIA

SEFIA（Swing-Enhanced FIA）可视为对 FIA 的摆幅与线性增强，其原理图和时序图如图2.3所示。其主要思路是通过结构与时序协同，扩大有效线性工作区并缓解大信号条件下的压缩失真。在普通的浮动反相放大器 FIA 中，由于从 VDD 到 VSS 之间存在 PMOS 和 NMOS 晶体管堆叠，这限制了模拟放大器的输出电压摆幅。而在 SEFIA 中，采用了自动归零技术，使得 PMOS 和 NMOS 分别采用了独立的偏置电压，这样的设计提高了放大器的线性输出摆幅，不过作



图 2.2 FIA 的原理图和时序图

为代价，由于 PMOS 和 NMOS 中间跨接了一个电容器 CI，电源电压相比于 FIA 要更大一些，这使得 SEFIA 难以满足低供电电压条件下的应用。相关研究表明，SEFIA 在微瓦级功耗条件下能够有效支持高分辨离散时间调制器前端[4]。但这类结构通常引入更复杂的相位控制与版图约束，对实现一致性提出更高要求。



图 2.3 SEFIA 的原理图和时序图

根据上述分析，目前已有的动态放大器设计分别存在一些不足。FIA 结构虽然能在低功耗条件下提供较高增益，但其输入共模范围和输出摆幅受限，导致线性性能下降；SEFIA 通过增加偏置电压提升线性，但这使其难以适应亚 1.2V 的低压环境；两者都对时钟抖动和非重叠时序敏感，缺乏有效的误差抑制机制。如

何设计一种低供电电压、高动态范围、高增益和精度的动态放大器以适用于物联网、传感器、生物医药领域的应用，是本论文重点探讨的课题。

2.4 LVFIA：低压浮动反相放大器

LVFIA 面向亚 1.2V 乃至更低供电环境，核心目标是在有限电压余量内维持可接受的增益与线性[9]，其原理图和时序图如图2.4所示。分析电路可知，在一般 FIA 和 SEFIA 的基础上，图中所示的 LVFIA 电路同样使用了 CRES 作为储能电容，在初始化阶段时由电源对其充电，放大阶段时电容放电偏置晶体管；同时对称的电路结构以及负载电容 CL 的设置确保了电路不需要额外共模反馈，在复位阶段能自动稳定到共模电压 VCM。具体改进的部分包含以下几点：其一，LVFIA 在 SEFIA 的基础上，去掉了浮空电容 CI 并舍弃了推挽的电路结构，将每个晶体管的偏置回路物理分离，例如由图 1 中可见给每个 PMOS 都设置了独立的 VSS，给每个 NMOS 都设置了独立的 VDD，这样做最直接且重要的影响就是解除了偏置时 PMOS 和 NMOS 之间电压关系的耦合性，晶体管不再堆叠而给电源电压造成负担，降低了对电源电压大小的要求；其二，在 FIA 和 SEFIA 的两相操作（复位阶段、放大阶段）的基础上，LVFIA 引入了三相操作，在复位阶段和放大阶段的中间加入放电和自归零阶段（auto zero），在这一阶段通过电容 CC1 和 CC2 放电建立了 PMOS 和 NMOS 晶体管的偏置电压 VBP 和 VBN，并且由于此时 PMOS 和 NMOS 的栅极和漏极直接相连，形成了一个二极管（Diode）结构，所以达到稳态后两者的栅源电压 VGS 很大程度上和电源电压无关，这一点保证了即使电源电压有波动的情况下放大器偏置点仍然保持稳定，消除了失调电压。总结来说，LVFIA 的电路结构在 FIA 和 SEFIA 的基础上，物理隔离了各个晶体管的偏置回路，去掉了浮空电容 CI，消除了晶体管堆叠对电源电压造成的抬升；同时引入自归零相，在该阶段实现了对晶体管的稳定偏置，减少电源电压波动造成的偏置点的偏移。基于 LVFIA，可以设计如图2.5所示的积分器电路。

然而对于 LVFIA 来说，其在低压条件下的增益和线性仍然受限，尤其在输入共模电压接近电源轨时，增益会显著下降。一种解决方法是引入 Cascode 结构以提升增益，但这会增加电路复杂度和功耗，同时 Cascode 结构的引入也会增加对电源电压的要求，降低电路的适用范围。因此，如何在保持 LVFIA 低压适应性的同时提升其增益和线性，是本论文后续研究的重点之一。



(a) LVFIA 的原理图　　(b) LVFIA 的时序图

图 2.4 LVFIA 的原理图和时序图



图 2.5 基于 LVFIA 的开关电容积分器电路设计

2.5 CLS 技术及其在动态放大器中的作用

2.5.1 CLS 基本思想

相关电平移位（Correlated Level Shifting, CLS）的核心并非静态抬升某个节点电平，而是在与采样/放大过程相关的时钟相位内执行受控电平重定位，使移位引入的误差项与主信号链路保持相关，从而在后续积分、噪声整形或反馈中被部分抑制[5,7,10]。相较传统固定偏置式 level shifting，CLS 更强调“误差相关性管理”，尤其适合低电压动态放大器中“增益不足、线性下降、共模漂移敏感”的共性问题[3,8]。



(a) CLS 初步放大阶段　　(b) CLS 电平移位阶段

图 2.6 CLS 图示

2.5.2 CLS 基本原理

从电路机理看，CLS 通过开关电容网络在特定相位完成电荷再分配或节点预充，改变动态放大器进入放大相时的初始工作点，使输入对管和负载器件落在更有利的瞬时跨导区间；同时把有限开环增益导致的残差映射为可被后级处理的相关误差，降低非线性外显[11-12]。因此，CLS 属于“利用离散时间自由度换取等效增益与线性”的方法，在不显著增加静态功耗与晶体管堆叠的前提下提升低压可用性[5,7]。

2.5.3 CLS 执行过程

典型 CLS 执行可归纳为三步：其一，采样/复位相建立输入电荷与参考共模；其二，移位相通过受控开关与电容耦合执行电平平移，重设关键内部节点初值；其三，放大/积分相完成信号传递，并将移位相关误差压入后级噪声整形或数字补偿链路[3,10]。在工程实现上，非重叠时钟精度、开关注入以及寄生失配会直接决定 CLS 增益提升是否可兑现，因此 CLS 设计本质是电路、时序与版图协同优化[8,11]。

2.5.4 CLS 变化

文献中 CLS 已形成多种变体：Two-phase CLS 首先验证了相关移位在 SC 链路中的误差抑制可行性[10]；Averaging-CLS 在流水线 ADC 中进一步通过相关误差平均化改善有限增益影响，实现 15-bit、22.5 MS/s、74 dB SNDR（90 nm)[11]；Ping-Pong CLS 将交替工作 OTA 与相关移位结合，提升低压动态放大效率[8]；CR-CLS 则把电平移位嵌入电荷重分配过程，使 CLS 从局部技巧扩展为前端放大与系统读出协同模块[3]。

2.5.5 CLS 应用

在离散时间 MASH $\Delta\Sigma$ ADC 中，CLS 与 FIA 结合可在 1.2 V 供电、2.87 μW 功耗下实现 94.0 dB SNDR，体现了微瓦级高精度前端的可实现性[5,7]。在湿度传感 Zoom CDC 中，CR-CLS FIA 相较常规 CLS-FIA 在宽温和极端工艺角下可实现至少 13.5 dB 开环增益提升，并支撑 0.39 mm^2 系统的精度与能效折中[3]。此外，IEEE 近期工作已将相关电平移位思想扩展到连续时间噪声整形 SAR 架构，说明 CLS 正从动态放大器增益增强手段演进为跨架构低压线性化方法[13]。

2.6 本研究的目的与定位

综合已有研究可以看出，动态放大器路线的核心矛盾是“高能效”与“高鲁棒”并存：前者依赖极简偏置与高瞬态效率，后者要求对时序、寄生和失配具备稳定容限。本文的研究定位即围绕该矛盾展开：在低压条件下，以 LVFIA 为基础，引入 CLS 机制改善关键误差通道，在低压条件下提高实际增益并在系统级场景下评估其对线性、噪声和功耗的综合收益，为后续高能效传感读出与数据转换前端提供可复用设计方法。

这是一个列表示例。

- 项目 1
- 项目 2

表 2.1 开环动态放大器的增益随电压变化（单位：dB）

	0.8	0.7	0.6	0.5
40	47.7	47.1	46.3	45.0
-80	48.4	47.8	46.8	44.6

表 2.2 闭环动态放大器的增益随反馈电容值变化（单位：dB）

	100	10	1	0.1
40	46.0	43.4	30.2	-
-80	46.3	43.3	28.9	-

3 所提出的动态放大器设计

在已有的 LVFIA 动态放大器基础上，本文提出了一种基于 CLS 机制的动态放大器设计，旨在提升其在低压条件下的增益和线性性能，其原理图如图3.1所示其中有些具体细节将在后文进一步补充。



图 3.1 本论文所提出的基于 LVFIA 和 CLS 机制的动态放大器设计

3.1 电路的拓扑设计

在电路拓扑设计方面，基于文献[9]LVFIA 的结构，我们引入了 CLS 机制以实现受控的电平移位。具体地来说，我们在基于 LVFIA 的积分电路的基础上增加了一个 CLS 电容，并且在时序上引入了一个 CLS 电平移位阶段，在该阶段通过控制开关实现对输入信号的电平移位。在复位阶段时，Φ_1=1，此时的电路连接图如图3.2所示，此时输入信号被采样到采样电容上，同时 LVFIA 也进行复位状态。在放大阶段时，Φ_1=0，Φ_2=1，Φ_{2a}=1，此时输入信号通过采样开关电容 C_1 接入 LVFIA，同时 CLS 电容接入 LVFIA 输出端，此时 C_{CLS} 和电容 C_L 并联，输出电压储存到 C_{CLS} 和电容 C_L 上，电路连接图如图3.3所示。

前面的两个阶段的电路拓扑和基本原理和已有的基于动态放大器的 SC 电路相同，对于本文的 CLS 设计来说，其创新之处在于引入了电平移位阶段，通过

信号 Φ_{2b} 控制。在电平移位阶段，Φ_2=1，Φ_{2a}=1，Φ_{2b}=1，电路连接关系如图 3.4所示，此时 CLS 电容 C_{CLS} 串联接入输出端。以正向输出端为例，CLS 电容 C_{CLS} 串联接入 LVFIA 的正相输出端和整体电路的正相输出端，且整体电路的正相输出端电平高于 LVFIA 的正相输出端，这导致接入的一瞬间 LVFIA 的正相输出端电平被拉低，重新启动了 LVFIA 的放大过程，从而提升了整体积分电路的增益。



图 3.2 复位时的电路连接关系



图 3.3 初步放大时的电路连接关系

3.2 增益提升

下面进行分析为什么串联的电平移位电容可以增加积分电路的增益。对于存在反馈电容 C_2 的 SC 积分器来说，考虑到电容 C_2 跨接在 LVFIA 的反相输入端和输出端，LVFIA 的正相和反相输入端之间可以认为是断路（LVFIA 的输入端接 MOS 管栅级，没有电流通过）但是并不短路（LVFIA 增益有限，无法像理



图 3.4 电平移位时的电路连接关系

想运放那样认为是“虚短”)。由于输入端没有电流，所以输出端给电容 C_2 提供的电荷只能来自于输入端的电容 C_1, 因此可以认为输入端的电容 C_1 向输出端的电容 C_2 转移电荷越多，C_1 两端电压差 V_{C_1} 越小，输出端的电压 V_{C_2} 越大。为简化分析，假设 LVFIA 具有固定直流电压增益 A（实际上 LVFIA 的增益会随时间变化，在放大阶段的最后达到最大)，LVFIA 单端输入电压为 V_X，输出电压为 V_o，则可以得到如下关系：

$$V_X = -\frac{V_o}{A} \tag{3-1}$$

因此减小 V_X 的绝对值可以通过减小 V_o 的绝对值来实现，而电平移位过程中，由于 C_{CLS} 串联在输入端，此时的 V_X 表达式为

$$V_X = -\frac{V_{out} - V_o}{A} \tag{3-2}$$

通过电平移位操作显著减小了 V_X 的绝对值，从而提升了整体积分电路的增益。

3.3 线性度提升

同时，由于电平移位操作减小了输入端的电压差，电路的整体输出不是和 LVFIA 输出端直接相连，也就是说，原本 SC 积分器的输出端电压 V_{C_L} 直接由 LVFIA 的输出电压 V_o 决定，而引入电平移位后，输出端电压 V_{C_L} 由电平移位后的电压 V_{out} 决定，且有

$$V_{C_L} = V_o + V_{C_{CLS}} \tag{3-3}$$

在相同的输出电压下，电平移位操作使得 LVFIA 的输出电压 V_o 降低，从而减小了 LVFIA 的非线性失真对整体输出的影响，提升了整体电路的线性度。

3.4 设计变体

通过上述分析，我们得知，引入 CLS 电容可以在电平移位阶段通过 CLS 电容的串联接入降低 LVFIA 的输入和输出电压，增加输入电容 C_1 的放电量，提升整体电路的增益和线性度。那么由此产生的一个比较自然的想法是，是否可以通过增加更多的 CLS 电容来进一步提升增益和线性度。例如在电平移位阶段时，使用两个移位电容 C_{CLS1} 和 C_{CLS2} 串联接入输出端，能够进一步降低 LVFIA 的输入和输出电压，从而预期能够进一步提升增益和线性度。不过通过理论分析和仿真验证我们发现，增加 CLS 电容带来的增益提升存在边际效应递减。



图 3.5 本论文所提出的基于 LVFIA 和 CLS 机制的动态放大器设计

4 测试结果

4.1 工艺库和参数设置

本论文的电路设计和仿真基于 TSMC 130nm 工艺库。对于 LVFIA，其包含了所有输入输出端口的电路原理图以及对应的元件模型如图4.1所示，作为一个典型的基于开关电容的浮动反相动态放大器，其核心结构包含了一对 PMOS 和 NMOS 晶体管，输入端接在两者的栅极，输出端分别接在两者的漏极；以及一个储能电容 C_{RES} 接在两者的源极，复位阶段由电源对储能电容充电，放大阶段时储能电容放电偏置晶体管。此外，LVFIA 的输入端配置有偏置电容 C_c，在复位和自归零阶段能够定义和储存 NMOS 和 PMOS 的偏置电压，确保放大阶段的稳定工作点。LVFIA 的负载电容 C_L 则在 LVFIA 片外配置。

上述提到的所有元件均在 TSMC 130nm 工艺库中完成，其中 PMOS 和 NMOS 晶体管模型为 pmos1v-mis 和 nmos1v-mis，该模型为亚 1V 工艺下的晶体管模型，能够反映出晶体管在低压条件下的性能表现；储能电容 C_{RES} 和偏置电容 C_c 则使用了工艺库中的 NMOS 电容模型 nmos1vcap。此外，电路中的所有开关均由 NMOS 晶体管实现，使用模型为 nmos1v-mis。作为数字信号，其高电平为 1V 时开关导通，低电平为 0V 时开关截止。LVFIA 的元件参数设置如下表4.2所示。

表 4.1 LVFIA 的参数设置

参数名	值
偏置电容 C_c	10pF
储能电容 C_{RES}	25pF

对于包含 LVFIA 的完整 CLS 开关电容放大器，其包含了上述 LVFIA 的结构，同时在输入端包含了输入电容 C_1，输出端包含 CLS 电容 C_{CLS} 以及负载电容 C_L。这一部分的参数设置如下表所示：

表 4.2 CLS 开关电容放大器的参数设置

参数名	值
输入电容 C_1	2pF
移位电容 C_{CLS}	100fF
负载电容 C_L	10fF



(a) LVFIA 的原理图



(b) LVFIA 的器件模型

图 4.1 LVFIA 的原理图和器件模型

4.2 电路增益

CLS 技术带来的最关键的性能提升即为增益提升，在 Cadence 仿真环境下，我们对引入 CLS 机制前后的动态放大器电路进行了仿真测试，在不同 PVT 条件



图 4.2 在 Cadence 中基于 nmos1v-mis 模型设计的模拟开关端口 C：控制信号接入；端口 G：接地；端口 I、O：输入输出端口

下对电路的增益、线性度等性能指标进行了评估。首先在不引入反馈电容 C_2 的情况下，我们对电路的开环增益进行了测试，结果如表4.3和表4.4所示。

表 4.3 不同 PVT 条件下的 CLS 电路开环增益

温度（单位：°C）/电压（单位：V）	0.7	0.65	0.6	0.55	0.5	0.45
-40	46.27	49.55	53.78	56.47	57.55	57.55
25	43.56	46.50	49.44	53.13	55.31	55.31
80	23.41	32.84	35.42	37.04	37.79	37.79

表 4.4 不同 PVT 条件下无 CLS 的 LVFIA 电路开环增益

温度（单位：°C）/电压（单位：V）	0.7	0.65	0.6	0.55	0.5	0.45
-40	23.65	25.07	26.16	26.68	26.68	26.68
25	20.13	21.62	22.51	23.08	23.33	23.33
80	12.67	18.85	20.65	21.97	22.91	23.45

在一般应用中，更多用到的是带有反馈电容的闭环开关电容放大器，并且该电容一般设置成可调节的，因此我们也对引入 CLS 机制前后的电路闭环增益进行了测试。在 25℃，电源电压

$$V_{DD}$$

=0.6V 的条件下，测试了不同反馈电容值 C_2 下的电路增益，结果如表4.5所示。图4.5则展示了在相同条件下有无 CLS 机制的电路在 Cadence 瞬态仿真下的响应对比，可见在初步放大阶段 $\Phi_{2a}=1$ 时两者增益几乎一致，但是在电平移位阶段



图 4.3 开环增益随 PVT 变化的趋势图

$\Phi_{2b} = 1$ 时引入 CLS 机制的电路增益显著提升，

表 4.5 CLS 电路闭环增益

有无 CLS/$\frac{C_1}{C_2}$	2	10	20	40	100	200
有 CLS	1.99	8.74	15.12	24.30	36.06	42.58
无 CLS	1.78	6.73	10.37	14.26	18.44	20.22



图 4.4 闭环增益随 C1/C2 变化的趋势图

4.3 线性度

4.4 线性度

5 结论

5.1 一级标题

这是一个公式示例。



图 4.5 有无 CLS 下的瞬态响应对比

$$E = mc^2 \tag{5-1}$$

参考文献

[1] TANG X, LI S, YANG X, et al. An energy-efficient time-domain incremental zoom capacitance-to-digital converter[J/OL]. IEEE Journal of Solid-State Circuits, 2020, 55(11): 3064-3075. DOI: 10.1109/JSSC.2020.3005812.

[2] LI H, TAN Z, BAO Y, et al. Energy-efficient cmos humidity sensors using adaptive range-shift zoom cdc and power-aware floating inverter amplifier array[J/OL]. IEEE Journal of Solid-State Circuits, 2021, 56(12): 3560-3572. DOI: 10.1109/JSSC.2021.3114189.

[3] LI H, DU K, BAO Y, et al. A 0.39-mm^2 stacked standard-cmos humidity sensor using a charge-redistribution correlated level shifting floating inverter amplifier and a vco-based zoom cdc [J/OL]. IEEE Journal of Solid-State Circuits, 2024, 59(2): 435-448. DOI: 10.1109/JSSC.2023.3307427.

[4] WANG X, et al. A 4-μw bandwidth/power scalable delta-sigma modulator based on swing-enhanced floating inverter amplifiers[J]. IEEE Journal of Solid-State Circuits, 2021, 56(11): 3463-3474.

[5] MENG L, HU Y, ZHAO Y, et al. A 1.2-v 2.87-μw 94.0-db sndr discrete-time 2-0 mash delta-sigma adc[J/OL]. IEEE Journal of Solid-State Circuits, 2023, 58(6): 1636-1645. DOI: 10.1109/JSSC.2022.3208144.

[6] TANG X, YANG X, ZHAO W, et al. A 13.5b-enob second-order noise-shaping sar with pvt-robust closed-loop dynamic amplifier[C/OL]//2020 IEEE International Solid-State Circuits Conference (ISSCC). IEEE, 2020: 162-164. DOI: 10.1109/ISSCC19947.2020.9063058.

[7] HU Y, ZHAO Y, QU W, et al. A 2.87μw 1khz-bw 94.0db-sndr 2-0 mash adc using fia with dynamic-body-biasing assisted cls technique[C/OL]//2022 IEEE International Solid-State Circuits Conference (ISSCC). 2022: 410-412. DOI: 10.1109/ISSCC42614.2022.9731544.

[8] WU T, TAN Z, XIE N, et al. Ping-pong operated inverter-based ota using correlated level shifting technique[C/OL]//2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT). IEEE, 2020: 1-4. DOI: 10.1109/ICSICT49897.2020.9278332.

[9] WU X, LIU Y, ZHU Z, et al. A sub-1 v 90 db-sndr power/bw scalable dtdsm using low-voltage cascoded floating inverter amplifiers in 130 nm cmos[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2025, 72(5): 1976-1986.

[10] ESSAM A, DESSOUKY M, ZEKRY A. Two-phase correlated level shifting switched-capacitor techniques[C/OL]//2010 International Conference on Microelectronics (ICM). 2010: 17-19. DOI: 10.1109/ICM.2010.5696109.

[11] HUNG T C, KUO T H. A 4.86 mw 15-bit 22.5 ms/s pipelined adc with 74 db sndr in 90 nm cmos using averaging correlated level shifting technique[C/OL]//2016 IEEE Asian Solid-State Circuits Conference (A-SSCC). 2016: 161-164. DOI: 10.1109/ASSCC.2016.7844160.

[12] KUMAR R S A, KRISHNAPURA N, BANERJEE P. Analysis and design of a discrete-time delta-sigma modulator using a cascoded floating-inverter-based dynamic amplifier[J/OL]. IEEE Journal of Solid-State Circuits, 2022, 57(11): 3384-3395. DOI: 10.1109/JSSC.2022.3171790.

[13] YE S, CUI J, GAO J, et al. 18.5 a rail-to-rail 3rd-order noise-shaping sar adc achieving 105.4 db sfdr with integrated input buffer using continuous-time correlated level shifting[C/OL]//2025 IEEE International Solid-State Circuits Conference (ISSCC): Vol. 68. IEEE, 2025: 314-316. DOI: 10.1109/ISSCC49661.2025.10904773.

附录

A 附录一级标题

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

A.1 附录二级标题

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

作者简历

姓名：程晓丹　性别：女　民族：汉

出生年月：1976-07-23　籍贯：浙江省杭州市

1992.09-1995.07　　杭州市学军中学

1995.09-1999.07　　浙江大学攻读学士学位

获奖情况：

参加项目：

发表的学术论文：

本科生毕业论文（设计）任务书

一、题目：这是课题题目

二、指导教师对毕业论文（设计）的进度安排及任务要求

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

起讫日期　2026 年 XX 月 XX 日至 2026 年 XX 月 XX 日

指导教师（签名）_____ 职称____教授____

三、系或研究所审核意见

负责人（签名）_____

2026 年 XX 月 XX 日

毕 业 论 文（设计） 考 核

一、指导教师对毕业论文（设计）的评语

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

指导教师（签名）_____

2026 年 XX 月 XX 日

二、答辩小组对毕业论文（设计）的答辩评语及总评成绩

成绩比例	文献综述占（10%）	开题报告占（15%）	外文翻译占（5%）	毕业论文（设计）质量及答辩占（70%）	总评成绩
分值					

答辩小组负责人（签名）_____

2026 年 XX 月 XX 日