

涉密论文 ☐ 公开论文 ☐

浙江大学

本科生毕业论文（设计）



题目 高能效高精度全动态放大器研究

姓名与学号 方卓成 3220105794

指导教师 虞小鹏教授

年级与专业 2022 级 电子科学与技术

所在学院 信息与工程学院

提交日期 2026 年 5 月 18 日

毕业论文（设计）原创性声明

本人郑重声明：所呈交的毕业论文（设计）是本人在导师的指导下，严格按照学校和学院有关规定完成的，不存在学术不端行为。除文中特别加以标注和致谢的地方外，本论文（设计）不包含其他个人或集体已经发表或撰写过的研究成果，也不包含为获得 浙江大学 或其他教育机构的学位或证书而使用过的材料。对本研究做出贡献的个人和集体，均已在文中明确说明并表示谢意。

毕业论文（设计）作者签名：

签字日期：2026 年 X 月 X 日

毕业论文（设计）使用授权书

本人完全了解 浙江大学 有权保留并向国家有关部门或机构送交本论文（设计）的复印件和电子版，允许本论文（设计）被查阅和借阅。本人授权 浙江大学 可以将本论文（设计）的全部或部分内容编入有关数据库进行检索和传播，可以采用影印、缩印或扫描等复制手段保存、汇编本论文（设计）。

（涉密毕业论文（设计）在解密后适用本授权书。）

毕业论文（设计）作者签名：

导师签名：

签字日期：2026 年 X 月 X 日

签字日期：2026 年 X 月 X 日

致谢

尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。尝试写一点正文，用于测试。

Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content. Test content.

摘要

这篇论文基于高能效高精度全动态放大器研究项目,首先回顾了动态放大器作为低功耗放大器具有的全动态功耗、高动态性能的优势,分析了传统固定偏置式电平移位方法在低电压环境下增益不足、线性下降、共模漂移敏感等问题的根源。针对这些问题,本文提出了一种基于低压浮动反相放大器 (Low-Voltage Floating Inverter Amplifier, LVFIA) 和相关电平移位 (Correlated Level Shifting, CLS) 技术的创新架构设计方法,通过理论分析、仿真验证和实验测试,系统评估了 CLS 在提升动态放大器性能方面的有效性,并与传统固定偏置式电平移位方法进行了对比。结果表明,CLS 能够显著提升动态放大器的增益和线性度,同时降低共模漂移敏感性,为未来低电压模拟电路设计提供了新的思路和方法。

关键词: 动态放大器; 相关电平移位; 低压模拟集成电路设计

Abstract

Based on the research project of high-efficiency and high-precision full-dynamic amplifier, this paper first reviews the advantages of dynamic amplifiers as low-power amplifiers, including full-dynamic power consumption and high dynamic performance. It analyzes the root causes of issues such as insufficient gain, linearity degradation, and common-mode drift sensitivity in traditional fixed-bias level shifting methods under low voltage conditions. Addressing these issues, this paper proposes an innovative architectural design method based on Low-Voltage Floating Inverter Amplifier (LVFIA) and Correlated Level Shifting (CLS) technology. Through theoretical analysis, simulation verification, and experimental testing, the effectiveness of CLS in enhancing the performance of dynamic amplifiers is systematically evaluated, and it is compared with traditional fixed-bias level shifting methods. The results show that CLS can significantly improve the gain and linearity of dynamic amplifiers while reducing common-mode drift sensitivity, providing new ideas and methods for future low-voltage analog circuit design.

Keywords: Dynamic Amplifier; Correlated Level Shifting; Low-Voltage Analog Integrated Circuit Design

目录

第一部分 毕业论文（设计）

1	绪论	1
1.1	研究背景与意义	1
2	动态放大器与相关电平移位技术	3
2.1	动态放大器的设计思想	3
2.2	动态放大器基本机理	4
2.3	浮动反相放大器 (Floating Inverter Amplifier, FIA)	4
2.4	摆幅增强型浮动反相放大器 (Swing-Enhanced Floating Inverter Amplifier, SEFIA)	5
2.5	低压浮动反相放大器 (Low-Voltage Floating Inverter Amplifier, LVFIA)	6
2.6	基于动态放大器的闭环 SC 积分器电路	8
2.6.1	开关电容 (Switched-Capacitor, SC) 放大器的基本结构	8
2.6.2	基于 LVFIA 的 SC 闭环放大器	9
2.7	CLS 技术及其在动态放大器中的作用	11
2.7.1	CLS 基本思想	11
2.7.2	CLS 基本原理	11
2.7.3	CLS 执行过程	12
2.7.4	CLS 变化	13
2.7.5	CLS 应用	13
2.8	本研究的目的与定位	13
3	所提出的动态放大器设计	14
3.1	电路的拓扑设计	14
3.2	增益提升	15
3.3	线性度提升	18
3.4	设计变体	18
4	电路设计和测试结果	19
4.1	工艺库和参数设置	19
4.2	电路增益	19

4.3 线性度	24
5 结论	24
参考文献	25
附录	27
作者简介	28
《本科生毕业论文（设计）任务书》	
《本科生毕业论文（设计）考核表》	

第一部分

毕业论文（设计）

1 绪论

1.1 研究背景与意义

随着物联网、工业互联网、可穿戴医疗与智慧环境监测系统的快速发展，终端节点对“长期自治供电 + 高可信感知”的要求不断提高。对于这类系统而言，前端传感与数据转换链路往往是总能耗与系统精度的关键瓶颈。一方面，节点常由纽扣电池、薄膜电池或能量采集模块供电，平均功耗预算通常处于微瓦到毫瓦量级；另一方面，环境参数、生理信号和工况状态的微小变化又要求读出电路具备足够分辨率、线性度和温漂稳定性。由此，低功耗高精度接口电路设计成为集成电路研究中的重要方向^[1-3]。

在传统模拟前端中，运算跨导放大器 (Operational Transconductance Amplifier, OTA) 长期承担积分、缓冲和放大任务。这一路径在高性能场景下成熟可靠，但在低电压与超低功耗条件下面临明显挑战。第一，为获得高增益和高线性，通常需要较大偏置电流，导致待机与运行能耗偏高；第二先进工艺下晶体管本征增益下降，静态 OTA 维持高环路增益的代价进一步上升；第三，供电电压降低后，级联结构与信号摆幅受限，性能提升空间收窄。相关研究中，低噪声神经记录放大器、超低功耗生物前端 OTA、0.6V 自偏置仪表放大器以及亚阈值/体驱动运放等工作，也反映出静态放大路径在“增益-噪声-功耗”三者之间的长期折中关系^[4-8]。因而，“以持续静态电流换取精度”的传统模式，越来越难同时满足边缘传感系统对能效、面积和鲁棒性的综合要求。

动态放大器 (Dynamic Amplifier) 由此受到广泛关注。其核心思想是利用离散时间相位中的瞬态过程实现信号增益，而非全时偏置放大。对于低带宽传感读出、离散时间积分和噪声整形数据转换场景，这一机制天然契合“按需计算”的系统节奏。以近年的代表性工作为例：在 low-frequency high-precision 模数转换器 (Analog-to-Digital Converter, ADC) 中，基于 floating-inverter 的动态放大路径可在微瓦级功耗下获得较高信噪失真比 (Signal-to-Noise-and-Distortion Ratio, SNDR)^[9-10]；在 Capacitance-to-Digital Converter (CDC，电容数字转换器) 与湿度传感接口中，动态放大器阵列与 zoom 架构协同可显著改善能效指标^[1-2]。这些结果说明，动态放大器不仅是“替代 OTA 的局部电路技巧”，更是面向低功耗系统架构优化的关键支点。

尽管如此，动态放大器并非没有代价，其工程实现存在一组典型矛盾。其优势主要体现在静态电流近零，适合间歇采样与低占空比工作；与开关电容和数字时序天然兼容，便于系统级时钟编排，因此在特定带宽范围内能实现较优能效。与此同时，其不足也较为突出。由于其增益形成依赖时钟边沿和充放电轨迹，所以对相位偏差、抖动与非重叠时序敏感，并且动态节点较多，开关注入、寄生耦合与电容失配会直接映射为非线性与噪声；在低电压下，输入共模和输出摆幅进一步受限，若缺乏配套补偿机制，易出现闭环增益误差放大。换言之，动态放大器的价值不在于“单点提升某一指标”，而在于通过结构、时序与系统算法的联合设计，把功耗-线性-鲁棒性折中推向更优边界^[1,11]。

围绕上述问题，近年来“相关电平移位 (Correlated Level Shifting, CLS) + 动态放大器”成为重要研究方向。CLS 的核心是在相关时钟相位内执行受控电平重定位，使部分误差项在后续处理中具备可抑制性，从而改善低压条件下的有效增益与线性。已有工作表明，CLS 可在多级噪声整形 (Multi-Stage Noise Shaping, MASH) ADC、inverter-based OTA 以及传感 CDC 前端中带来可观收益^[3,10,12-13]。其中，面向湿度传感的电荷重分配 CLS (Charge-Redistribution CLS, CR-CLS) 进一步展示了“电荷重分配 + 相关电平移位 (Correlated Level Shifting, CLS) + 浮动反相放大器 (Floating Inverter Amplifier, FIA) + Zoom CDC”的跨层协同潜力，为低功耗高精度传感读出提供了新的实现路径^[3]。

从应用需求看，未来大量边缘节点并不追求最高采样速率，而更强调长期稳定、低能耗与可批量制造，这恰好与动态放大器及其改进技术的演进方向一致。对本课题而言，研究基于 CLS 与低压浮动反相放大器 (LVFIA) 的高能效动态放大电路，既具有明确的理论价值，也具有直接工程意义：在理论层面，可深化对低压动态放大误差机理与相关抑制机制的理解；在工程层面，可为低功耗传感接口与高分辨离散时间转换器提供可复用的设计方法，支撑高性能边缘感知芯片的实现。

本论文基于上述背景，系统研究了基于 CLS 技术的动态放大器架构设计方法，将 CLS 技术和低压浮动反相放大器 (LVFIA) 相结合，提出了一种创新的动态放大器设计方法。通过引入移位电容 CLS 和在动态放大器放大阶段增加电平移位阶段，实现了输出端电容电荷转移，进一步提升了动态放大器的增益和线性度，同时降低了共模漂移敏感性。通过理论分析、仿真验证和实验测试，系统评

估了 CLS 在提升动态放大器性能方面的有效性，

论文的其余部分包含以下内容：第二章回顾了各类动态放大器的设计结构和特点，并介绍了相关电平移位（CLS）技术的基本原理和实现方法，并分析了其在动态放大器中的应用潜力；第三章详细描述了基于 CLS 技术的动态放大器架构设计方法，包括电路结构、时序设计和关键参数优化；第四章通过仿真和实验验证了所提方法的有效性，并与传统固定偏置式电平移位方法进行了对比；最后，第五章总结了本文的研究工作，并提出了未来的研究方向。

2 动态放大器与相关电平移位技术

2.1 动态放大器的设计思想

传统的低电压模拟电路设计中，增益和线性性能的提升通常依赖于增加晶体管的偏置电流和堆叠更多的晶体管。由于供电电压较低，为了保持跨导不下降，电路中的晶体管往往处于亚阈值区工作状态，此时晶体管的源极电流和栅极电压之间呈指数关系而非平方律。这样做虽然能够在低供电电压条件下提升电路的开环增益，但是却是以牺牲电路的带宽为代价，这样的模拟放大器频率响应较差，无法放大较高频率信号，器件无法以高压摆率工作^[7-8]。

对于静态低电压放大器来说，其供电电压一直加在晶体管的偏置回路上，也就是无论有无信号输入，晶体管都需要持续地消耗电流以维持偏置点，这就导致了较高的静态功耗；这一特征在神经记录与生物前端低功耗放大器设计中尤为典型^[4-6]。但是对于 ADC 等器件来说，其工作状态呈现离散性和周期性，也就是很多时候处于空闲状态或者输入信号较小的状态，此时如果持续地产生静态功耗就会造成能量的浪费。因此一个比较自然的想法就是设计一种在特定时间阶段、有信号输入时才工作产生功耗，而在其他时间阶段则不工作或者功耗极低的放大器，这就是动态放大器的设计思想。

想要消除静态功耗，最直接的方式就是在没有信号输入时完全切断电流路径，这就需要在放大器中引入开关，使得电路在没有信号输入时处于完全断电的状态；当有信号输入时，开关闭合，电路进入放大状态。除此以外，电容作为储能元件也被引入到动态放大器中，可以在无信号输入时由电源进行充电，在放大阶段为晶体管提供瞬态电流，电容的充放电过程均产生动态功耗，形成瞬态增益。开关电容电路的特征和动态放大器的设计思想高度契合，因此开关电容电路

在动态放大器中被广泛采用。

2.2 动态放大器基本机理

动态放大器通常工作在离散时间多相时钟下。在复位相位，输入信号被存储到采样电容，电源给储能电容充电；在放大相位，输入信号接入动态放大器，同时电源断开，而由储能电容给工作晶体管供电，形成瞬态增益。图2.1展示了一个基本动态放大器的原理图和时序示例。与静态 OTA 相比，其本质差异在于“瞬态增益”替代“持续偏置增益”。这使其在低占空比系统中具有天然能效优势，但也使性能更依赖时序与寄生条件。




图 2.1 基本动态放大器的原理图和时序图

从系统角度看，动态放大器适合用于开关电容积分器、离散时间噪声整形环路和低带宽高分辨数据转换器。典型优势可概括为：(1) 静态功耗极低；(2) 电路结构与数字时钟协同紧密；(3) 在中低带宽下具有较高功耗性能比。对应不足包括：(1) 对时钟相位误差敏感；(2) 动态节点误差源复杂；(3) 低电压下工作区间受限，易出现线性退化。

2.3 浮动反相放大器 (Floating Inverter Amplifier, FIA)

传统的动态放大器需要额外设计共模电压检测器，增加了电路结构复杂度，同时也有增益不高，PVT 稳定性不足的问题。数字电路中的反相器 (Inverter) 在工作过程中，两个 MOS 管无法同时导通，无法形成静态回路，因而也不产生静态功耗，只有在输入信号发生变化时才会产生动态功耗。这种工作特点和动态放大器的设计思想高度契合，因此研究者们将反相器引入到动态放大器的设计中，形成了 FIA (Floating Inverter Amplifier) 结构。

FIA (Floating Inverter Amplifier) 利用互补金属氧化物半导体 (Complementary Metal-Oxide-Semiconductor, CMOS) 反相器作为高跨导核心, 通过“浮动”工作方式在放大相位获得较高等效增益, 其原理图和时序图如图2.2所示。FIA 同样存在复位 (Reset) 和放大 (Amplification) 两个阶段, 复位时由电源给负载电容充电, 放大时负载电容放电形成动态电流进行放大。基本动态放大器不同, FIA 由于对称的结构设计和开关分布, 使得其不需要添加额外的共模电压检测部分以切断静态电流, 在放大阶段放电完毕后静态电流自然消失, 有着更出色的共模抑制能力。该结构在近年低功耗模数转换器 (Analog-to-Digital Converter, ADC) 与 CDC 研究中被广泛采用^[1,9,14]。其价值在于能以较低能耗换取较高放大效率, 但工程上需重点控制共模变化、时钟耦合与开关注入带来的增益波动。




图 2.2 FIA 的原理图和时序图

2.4 摆幅增强型浮动反相放大器 (Swing-Enhanced Floating Inverter Amplifier, SEFIA)

SEFIA (Swing-Enhanced Floating Inverter Amplifier) 可视为对 FIA 的摆幅与线性增强, 其原理图和时序图如图2.3所示。其主要思路是通过结构与时序协同, 扩大有效线性工作区并缓解大信号条件下的压缩失真。在普通的浮动反相放大器 FIA 中, 由于从 V_{DD} 到 V_{SS} 之间存在 p 沟道金属氧化物半导体 (P-channel Metal-Oxide-Semiconductor, PMOS) 和 n 沟道金属氧化物半导体 (N-channel Metal-Oxide-Semiconductor, NMOS) 堆叠, 这限制了模拟放大器的输出

电压摆幅。而在 SEFIA 中，采用了自动归零技术，使得 PMOS 和 NMOS 分别采用了独立的偏置电压，这样的设计提高了放大器的线性输出摆幅，不过作为代价，由于 PMOS 和 NMOS 中间跨接了一个电容器 C_I ，电源电压相比于 FIA 要更大一些，这使得 SEFIA 难以满足低供电电压条件下的应用。相关研究表明，SEFIA 在微瓦级功耗条件下能够有效支持高分辨离散时间调制器前端^[9]。但这类结构通常引入更复杂的相位控制与版图约束，对实现一致性提出更高要求。





图 2.3 SEFIA 的原理图和时序图

根据上述分析，目前已有的动态放大器设计分别存在一些不足。FIA 结构虽然能在低功耗条件下提供较高增益，但其输入共模范围和输出摆幅受限，导致线性性能下降；SEFIA 通过增加偏置电压提升线性，但这使其难以适应亚 1.2V 的低压环境；两者都对时钟抖动和非重叠时序敏感，缺乏有效的误差抑制机制。如何设计一种低供电电压、高动态范围、高增益和精度的动态放大器以适用于物联网、传感器、生物医药领域的应用，是本论文重点探讨的课题。


2.5 低压浮动反相放大器 (Low-Voltage Floating Inverter Amplifier, LVFIA)

LVFIA 面向亚 1.2V 乃至更低供电环境，核心目标是在有限电压余量内维持可接受的增益与线性^[14]，其原理图和时序图如图 2.4 所示。分析电路可知，在一般 FIA 和 SEFIA 的基础上，图中所示的 LVFIA 电路同样使用了 CRES 作为储能电容，在初始化阶段时由电源对其充电，放大阶段时电容放电偏置晶体管；同时对称的电路结构以及负载电容 C_L 的设置确保了电路不需要额外共模反馈，在

复位阶段能自动稳定到共模电压 V_{CM} 。具体改进的部分包含以下几点：其一，LVFIA 在 SEFIA 的基础上，去掉了浮空电容 C_I 并舍弃了推挽的电路结构，将每个晶体管的偏置回路物理分离，例如由图 1 中可见给每个 PMOS 都设置了独立的 V_{SS} ，给每个 NMOS 都设置了独立的 V_{DD} ，这样做最直接且重要的影响就是解除了偏置时 PMOS 和 NMOS 之间电压关系的耦合性，注：文中符号说明—— V_{DD} (positive supply, 电源正极)、 V_{SS} (negative supply/ground, 电源负极)、 V_{CM} (common-mode voltage, 共模电压)、 V_{GS} (gate-source voltage, 栅源电压)。晶体管不再堆叠而给电源电压造成负担，降低了对电源电压大小的要求；其二，在 FIA 和 SEFIA 的两相操作（复位阶段、放大阶段）的基础上，LVFIA 引入了三相操作，在复位阶段和放大阶段的中间加入放电和自归零阶段 (auto zero)，在这一阶段通过电容 C_{C1} 和 C_{C2} 放电建立了 PMOS 和 NMOS 晶体管的偏置电压 V_{BP} 和 V_{BN} ，并且由于此时 PMOS 和 NMOS 的栅极和漏极直接相连，形成了一个二极管 (Diode) 结构，所以达到稳态后两者的栅源电压 V_{GS} 很大程度上和电源电压无关，这一点保证了即使电源电压有波动的情况下放大器偏置点仍然保持稳定，消除了失调电压。总结来说，LVFIA 的电路结构在 FIA 和 SEFIA 的基础上，物理隔离了各个晶体管的偏置回路，去掉了浮空电容 C_I ，消除了晶体管堆叠对电源电压造成的抬升；同时引入自归零相，在该阶段实现了对晶体管的稳定偏置，减少电源电压波动造成的偏置点的偏移。



(a) LVFIA 的原理图



(b) LVFIA 的时序图

图 2.4 LVFIA 的原理图和时序图




图 2.5 基本的开关电容放大器结构




图 2.6 P2 阶段的开关电容放大器等效电路

2.6 基于动态放大器的闭环 SC 积分器电路

2.6.1 开关电容 (Switched-Capacitor, SC) 放大器的基本结构

开关电容放大器使用开关信号和电容器件来实现放大功能，基本的开关电容放大器结构如图2.5所示，其中 P1 代表采样阶段，将输入信号电压采集到电容 C_1 上；P2 代表放大阶段，此时开关闭合形成反馈回路，电容 C_2 与放大器输入端形成电荷重分配，实现放大功能，该阶段的等效电路如图2.6所示。在闭环放大器中，SC 放大器采用负反馈结构，使用开关和电容器件（类比普通放大器中的电阻器件）形成反馈回路，能够实现增益、带宽和功耗的灵活调节。

经过理论分析，SC 放大器的增益 $\frac{V_o}{V_{in}}$ 表达式为

$$\frac{V_o}{V_{in}} = \frac{C_1}{C_2} \cdot \frac{1}{1 + \frac{1}{T}} \quad (2-1)$$

其中 T 为环路增益，也即

$$T = \frac{C_2}{C_1} \cdot A_0 \quad (2-2)$$

当使用的是理想运放时，其开环增益 A_0 趋近于无穷大， C_1 采样到的电荷全部转移到电容 C_2 上，运放的反相输入端电平为 0，形成了虚地点。此时上式退化为

$$\frac{V_o}{V_{in}} \rightarrow \frac{C_1}{C_2} \quad (2-3)$$

2.6.2 基于 LVFIA 的 SC 闭环放大器

SC 放大器的外围电路为开关电容电路，其动态特性和 LVFIA 的设计思想高度契合，主要体现在两个相位阶段和 LVFIA 的一致性上，因此基于 LVFIA 的 SC 放大器具有天然的优势。基于 LVFIA，可以设计如图 2.7 所示的积分器电路，其本质是将前面所述的基本 SC 放大器中的运算放大器部分替换为 LVFIA 结构，这也是 LVFIA 等动态放大器最基本的应用电路之一。在这个闭环负反馈电路中，开关电容器件取代了电阻形成了反馈回路。通过控制电容比值 $\frac{C_1}{C_2}$ 能够控制电路的整体增益，同时由于电容的充放电过程会产生动态功耗，因此该电路也具有动态放大器的特征。

参考文献^[14]中对 LVFIA 的小信号分析，其开环增益可写为跨导与输出电阻的乘积：

$$A_{0,LVFIA} = g_{m,eq} \cdot R_{out,eq} \quad (2-4)$$

其中等效跨导由反相器的 NMOS 与 PMOS 并联贡献给出：

$$g_{m,eq} \approx g_{mn} + g_{mp} \quad (2-5)$$

对级联结构，单支路输出电阻可近似写为：

$$R_{on,cas} \approx g_{mn,c} r_{on} r_{on,c}, \quad R_{op,cas} \approx g_{mp,c} r_{op} r_{op,c} \quad (2-6)$$

因此差分等效输出电阻可表示为：

$$R_{out,eq} \approx R_{on,cas} \parallel R_{op,cas} \quad (2-7)$$

将上式代入可得 LVFIA 开环增益近似：

$$A_{0,LVFIA} \approx (g_{mn} + g_{mp}) \cdot [(g_{mn,c} r_{on} r_{on,c}) \parallel (g_{mp,c} r_{op} r_{op,c})] \quad (2-8)$$

当 LVFIA 用于开关电容积分器时，反馈因子可写为

$$\beta = \frac{C_2}{C_1 + C_2} \quad (2-9)$$

闭环增益满足

$$A_{cl} = \frac{A_{0,LVFIA}}{1 + \beta A_{0,LVFIA}} \quad (2-10)$$

进一步可得单级积分器从输入到输出的传输关系：

$$\frac{V_{out}}{V_{in}} = -\frac{C_1}{C_2} \cdot \frac{A_{0,LVFIA}}{A_{0,LVFIA} + 1 + \frac{C_1}{C_2}} \quad (2-11)$$

在理想高增益极限下 ($A_{0,LVFIA} \rightarrow \infty$)，上式退化为

$$\frac{V_{out}}{V_{in}} \rightarrow -\frac{C_1}{C_2} \quad (2-12)$$

对应有限增益导致的闭环误差近似为

$$\varepsilon_A \approx \frac{1 + \frac{C_1}{C_2}}{A_{0,LVFIA}} \quad (2-13)$$

由上述分析可知，为了减小增益误差，需要一个足够高的开环增益 $A_{0,LVFIA}$ 。然而对于 LVFIA 来说，其在低压条件下的增益和线性仍然受限，尤其在输入共模电压接近电源轨时，增益会显著下降。通常的解决方法是引入 **Cascode** 结构，通过直接提高跨导以提升开环增益，但这会增加电路复杂度和功耗，同时 **Cascode** 结构的引入也会增加对电源电压的要求，降低电路的适用范围。因此，如何在保持 LVFIA 低压适应性的同时提升其增益和线性，是本论文后续研究的重点之一。




图 2.7 基于 LVFIA 的开关电容积分器电路设计

2.7 CLS 技术及其在动态放大器中的作用

2.7.1 CLS 基本思想

前面所述的 SC 放大器，其闭环增益和反馈比 $\frac{C_1}{C_2}$ 存在误差的主要原因是：在运放增益 A 有限的情况下，电路最终达到平衡后，放大器输入端的电压不再是虚地，而是存在一个小的电压偏移。直接提升放大器的开环增益 A 是提升闭环增益的一个直接方法，但这通常会增加电路复杂度和功耗。自然而然地，一个更好的想法是：不改变运放本身，而是通过外围电路设计和开关电容操作来设法降低放大器输入端的电压偏移，从而提升闭环增益使之更加接近理想值 $\frac{C_1}{C_2}$ 。相关电平移位（Correlated Level Shifting, CLS）旨在通过在特定时钟相位内执行受控电平重定位，通过间接的方式提高 SC 放大器中 LVFIA 的等效增益，其全程只通过开关电容网络进行电荷重分配，而无需增加持续偏置电流或晶体管堆叠，为上述思路提供了一种具体的解决方案。CLS 技术的核心并非静态抬升某个节点电平，而是在与采样/放大过程相关的时钟相位内执行受控电平重定位，使移位引入的误差项与主信号链路保持相关，从而在后续积分、噪声整形或反馈中被部分抑制^[10,12,15]。

2.7.2 CLS 基本原理

CLS 给 SC 放大器带来的主要变化可以概括为在基本动态放大器的输出端和整体的闭环放大器输出端之间引入电平移位电容 C_{CLS} ，以及一个受控的电平移位阶段，在该阶段通过开关电容网络对关键节点进行电荷重分配，电平移位电容串联在两者之间进行隔离而非一般 SC 放大器的直接相连。其中对于电平移位电容来说，基本动态放大器的输出端电平低于闭环放大器输出端电平，因此电

平移电容的正极接在基本动态放大器的输出端，负极接在闭环放大器输出端。这样的设计会带来几个直接的影响：其一，CLS 通过电荷重分配改变了动态放大器进入放大相时的工作点，在一瞬间降低了基本动态放大器的输出电压，使输入对管和负载器件落在更有利的瞬时跨导区间，从而提升了放大器的增益和线性性能；其二，一个电平移位电容 C_{CLS} 隔离了基本放大器的输出端和电路整体的输出端，电路整体输出电压不再直接是基本动态放大器的输出端电压，更准确地，是基本动态放大器输出端电压与电平移位电容上电荷重分配引起的电压变化的叠加，这一变化除了带来增益提升之外，还把有限开环增益和电源轨限制导致的增益误差映射为可被后级处理的相关误差，降低了由于输出电压接近电源轨时导致的非线性失真，提高了放大器输出的线性范围。

从电路机理看，CLS 通过开关电容网络在特定相位完成电荷再分配或节点预充，改变动态放大器进入放大相时的初始工作点，使输入对管和负载器件落在更有利的瞬时跨导区间；同时把有限开环增益导致的残差映射为可被后级处理的相关误差，降低非线性外显^[16-17]。因此，CLS 属于“利用离散时间自由度换取等效增益与线性”的方法，在不显著增加静态功耗与晶体管堆叠的前提下提升低压可用性^[10,12]。

2.7.3 CLS 执行过程

典型 CLS 执行可归纳为三步：其一，采样/复位相建立输入电荷与参考共模，输入电压被采样到采样电容上，同时反馈电容 C_2 、电平移位电容 C_{CLS} 和输出端负载电容 C_L 全部复位；其二，放大相时采样电容接入放大器输入端，动态放大器进入放大相，采样电容与反馈电容连接形成电荷重分配网络，电平移位电容 C_{CLS} 和负载电容 C_L 并联，此时整体放大器形成一个基本的闭环 SC 放大器结构，和之前论文中提到的开关电容积分器结构没有本质的区别；其三，电平移位相时，通过开关控制，电平移位电容串联接入放大器输出端和负载电容之间，降低了放大器的输入输出电压，提高采样电容电荷转移。对于整体应用电路例如 ADC，电路在电平移位相的最后采集放大的电压信号，完成信号传递，并将移位相关误差压入后级噪声整形或数字补偿链路^[3,15]。在工程实现上，非重叠时钟精度、开关注入以及寄生失配会直接决定 CLS 增益提升是否可兑现，因此 CLS 设计本质是电路、时序与版图协同优化^[13,16]。




图 2.8 CLS 图示

2.7.4 CLS 变化

文献中 CLS 已形成多种变体：Two-phase CLS 首先验证了相关移位在 SC 链路中的误差抑制可行性^[15]；Averaging-CLS 在流水线 ADC 中进一步通过相关误差平均化改善有限增益影响，实现 15-bit、22.5 MS/s、74 dB SNDR (90 nm)^[16]；Ping-Pong CLS 将交替工作 OTA 与相关移位结合，提升低压动态放大效率^[13]；CR-CLS 则把电平移位嵌入电荷重分配过程，使 CLS 从局部技巧扩展为前端放大与系统读出协同模块^[3]。

2.7.5 CLS 应用

在离散时间 MASH $\Delta\Sigma$ ADC 中，CLS 与 FIA 结合可在 1.2 V 供电、 $2.87\mu\text{W}$ 功耗下实现 94.0 dB SNDR，体现了微瓦级高精度前端的可实现性^[10,12]。在湿度传感 Zoom CDC 中，CR-CLS FIA 相较常规 CLS-FIA 在宽温和极端工艺角下可实现至少 13.5 dB 开环增益提升，并支撑 0.39mm^2 系统的精度与能效折中^[3]。此外，IEEE 近期工作已将相关电平移位思想扩展到连续时间噪声整形 SAR 架构，说明 CLS 正从动态放大器增益增强手段演进为跨架构低压线性化方法^[18]。

2.8 本研究的目的是与定位

综合已有研究可以看出，动态放大器路线的核心矛盾是“高效能”与“高鲁棒”并存：前者依赖极简偏置与高瞬态效率，后者要求对时序、寄生和失配具备稳定容限。本文的研究定位即围绕该矛盾展开：在低压条件下，以 LVFIA 为基础，引入 CLS 机制改善关键误差通道，在低压条件下提高实际增益并在系统级场景下评估其对线性、噪声和功耗的综合收益，为后续高效能传感读出与数据转换前端提供可复用设计方法。

3 所提出的动态放大器设计

在已有的 LVFIA 动态放大器基础上，本文提出了一种基于 CLS 机制的动态放大器 SC 电路设计，旨在提升其在低压条件下的增益和线性性能，其原理图如图 3.1 所示其中有些具体细节将在后文进一步补充。




图 3.1 本论文所提出的基于 LVFIA 和 CLS 机制的动态放大器设计

3.1 电路的拓扑设计

在电路拓扑设计方面，基于文献^[14]LVFIA 的结构，我们引入了 CLS 机制以实现受控的电平移位。具体地来说，我们在基于 LVFIA 的积分电路的基础上增加了一个 CLS 电容，并且在时序上引入了一个 CLS 电平移位阶段，在该阶段通过控制开关实现对输入信号的电平移位。此时电路包含六个时钟，除了代表基本的复位阶段 Φ_1 和放大阶段 Φ_2 之外，CLS 电平移位相由时钟 Φ_{2a} 和 Φ_{2b} 控制，分别代表初步放大阶段和 CLS 电平移位阶段。此时电路的时钟时序关系图如图 3.2 所示。

在复位阶段时， $\Phi_1=1$ ，此时的电路连接图如图 3.3 所示，此时输入信号被采样到采样电容上，同时 LVFIA 也进行复位状态。在放大阶段时， $\Phi_1=0$ ， $\Phi_2=1$ ， $\Phi_{2a}=1$ ，此时输入信号通过采样开关电容 C_1 接入 LVFIA，同时 CLS 电容接入 LVFIA 输出端，此时 C_{CLS} 和电容 C_L 并联，输出电压储存在 C_{CLS} 和电容 C_L 上，电路连接图如图 3.4 所示。

前面的两个阶段的电路拓扑和基本原理和已有的基于动态放大器的 SC 电路相同，对于本文的 CLS 设计来说，其创新之处在于引入了电平移位阶段，通过信号 Φ_{2b} 控制。在电平移位阶段， $\Phi_2=1$ ， $\Phi_{2a}=1$ ， $\Phi_{2b}=1$ ，电路连接关系如图 3.5 所




图 3.2 本论文所提出的基于 LVFIA 和 CLS 机制的动态放大器设计的时钟时序图

示，此时 CLS 电容 C_{CLS} 串联接入输出端。以正向输出端为例，CLS 电容 C_{CLS} 串联接入 LVFIA 的正相输出端和整体电路的正相输出端，且整体电路的正相输出端电平高于 LVFIA 的正相输出端，这导致接入的一瞬间 LVFIA 的正相输出端电平被拉低，重新启动了 LVFIA 的放大过程。




图 3.3 复位时的电路连接关系

3.2 增益提升

下面进行具体分析为什么串联的电平移位电容可以增加积分电路的增益。对于存在反馈电容 C_2 的开关电容积分器（Switched-Capacitor, SC）来说，考虑到电容 C_2 跨接在 LVFIA 的反相输入端和输出端，LVFIA 的正相和反相输入端之间可以认为是断路（LVFIA 的输入端接 MOS 管栅级，没有电流通过）但是并不短路（LVFIA 增益有限，无法像理想运放那样认为是“虚短”）。由于输入端没有电流，所以输出端给电容 C_2 提供的电荷只能来自于输入端的电容 C_1 ，因此可以认为输入端的电容 C_1 向输出端的电容 C_2 转移电荷越多， C_1 两端电压差 V_{C_1} 越




图 3.4 初步放大时的电路连接关系




图 3.5 电平移位时的电路连接关系

小，输出端的电压 V_{C_2} 越大。为简化分析，假设 LVFIA 具有固定直流电压增益 A （实际上 LVFIA 的增益会随时间变化，在放大阶段的最后达到最大），LVFIA 单端输入电压为 V_X ，输出电压为 V_o ，则可以得到如下关系：

$$V_X = -\frac{V_o}{A} \quad (3-1)$$

因此减小 V_X 的绝对值可以通过减小 V_o 的绝对值来实现，而电平移位过程中，由于 C_{CLS} 串联在输入端，此时的 V_X 表达式为

$$V_X = -\frac{V_{out} - V_o}{A} \quad (3-2)$$

通过电平移位操作显著减小了 V_X 的绝对值，使得采样电容 C_1 能够更有效地向 C_2 以及输出端 C_L 转移电荷，从而提升了整体积分电路的增益。




图 3.6 CLS 过程中的电平变化，在 Φ_{2b} 阶段 LVFIA 的输出电平 V_o 被电平移位操作拉低，提升了电荷转移效率，放大器整体输出 $V_o(CLS)$ 提高

进行定量分析，对于没有引入 CLS 的 SC 放大器，如果反馈回路的电容比为 $\frac{C_1}{C_2}$ ，则其增益为

$$\frac{V_o}{V_{in}} = \frac{C_1}{C_2} \cdot \frac{1}{1 + \frac{1}{T}} \quad (3-3)$$

其中 T 为环路增益，也即

$$T = \frac{C_2}{C_1} \cdot A_{lvfia} \quad (3-4)$$

而在引入了 CLS 之后，此时的闭环 SC 放大器增益约为

$$\frac{V_{out}}{V_{in}} = -\frac{C_1}{C_2} \cdot \frac{1}{1 + \frac{1}{T_{cls}}} \quad (3-5)$$

其中 T_{cls} 为引入 CLS 之后的环路增益，根据理论分析，满足

$$T_{cls} \approx T^2 \quad (3-6)$$

可见引入 CLS 之后等效的环路增益明显提升，继而减小了 SC 放大器增益公式中的误差项，使得整体增益更接近于理想的电容比值 $\frac{C_1}{C_2}$ 。

3.3 线性度提升

同时，由于电平移位操作减小了输入端的电压差，电路的整体输出不是和 LVFIA 输出端直接相连，也就是说，原本 SC 积分器的输出端电压 V_{CL} 直接由 LVFIA 的输出电压 V_o 决定，而引入电平移位后，输出端电压 V_{CL} 由电平移位后的电压 V_{out} 决定，且有

$$V_{CL} = V_o + V_{CLS} \quad (3-7)$$

在相同的输出电压下，电平移位操作使得 LVFIA 的输入端电压绝对值 V_X 以及输出电压 V_o 降低，从而减小了 LVFIA 的非线性失真对整体输出的影响，提升了整体电路的线性度。

3.4 设计变体

通过上述分析，我们得知，引入 CLS 电容可以在电平移位阶段通过 CLS 电容的串联接入降低 LVFIA 的输入和输出电压，增加输入电容 C_1 的放电量，提升整体电路的增益和线性度。那么由此产生的一个比较自然的想法是，是否可以通过增加更多的 CLS 电容来进一步提升增益和线性度。例如在电平移位阶段时，使用两个移位电容 C_{CLS1} 和 C_{CLS2} 串联接入输出端，能够进一步降低 LVFIA 的输入和输出电压，从而预期能够进一步提升增益和线性度。不过通过理论分析和仿真验证我们发现，增加 CLS 电容带来的增益提升存在边际效应递减。

4 电路设计和测试结果

4.1 工艺库和参数设置

本论文的电路设计和仿真基于 TSMC 130nm 工艺库。对于 LVFIA，其包含了所有输入输出端口的电路原理图以及对应的元件模型如图4.1所示，作为一个典型的基于开关电容的浮动反相动态放大器，其核心结构包含了一对 PMOS 和 NMOS 晶体管，输入端接在两者的栅极，输出端分别接在两者的漏极；以及一个储能电容 C_{RES} 接在两者的源极，复位阶段由电源对储能电容充电，放大阶段时储能电容放电偏置晶体管。此外，LVFIA 的输入端配置有偏置电容 C_c ，在复位和自归零阶段能够定义和储存 NMOS 和 PMOS 的偏置电压，确保放大阶段的稳定工作点。LVFIA 的负载电容 C_L 则在 LVFIA 片外配置。令电容 C_{RES} 和 C_c 的值分别为 25pF 和 5pF。

上述提到的所有元件均在 TSMC 130nm 工艺库中完成，其中 PMOS 和 NMOS 晶体管模型为 pmos1v-mis 和 nmos1v-mis，该模型为亚 1V 工艺下的晶体管模型，能够反映出晶体管在低压条件下的性能表现；储能电容 C_{RES} 和偏置电容 C_c 则使用了工艺库中的 NMOS 电容模型 nmos1vcap。此外，电路中的所有开关均由 NMOS 晶体管实现，使用模型为 nmos1v-mis。作为数字信号，其高电平为 1V 时开关导通，低电平为 0V 时开关截止。

对于包含 LVFIA 的完整 CLS 开关电容放大器，其包含了上述 LVFIA 的结构，同时在输入端包含了输入电容 C_1 ，输出端包含 CLS 电容 C_{CLS} 以及负载电容 C_L 。这一部分的参数设置如下表所示：

表 4.1 CLS 开关电容放大器的参数设置

参数名	值
输入电容 C_1	1pF
反馈电容 C_2	200fF
移位电容 C_{CLS}	500fF
负载电容 C_L	10fF

4.2 电路增益

CLS 技术带来的最关键的性能提升即为增益提升，在 Cadence 仿真环境下，我们对引入 CLS 机制前后的动态放大器电路进行了仿真测试，在不同 PVT 条件下对电路的增益、线性度等性能指标进行了评估。需要注意的是，在引入 CLS




图 4.1 LVFIA 的原理图和器件模型




图 4.2 在 Cadence 中基于 nmos1v-mis 模型设计的模拟开关端口 C：控制信号接入；端口 G：接地；端口 I、O：输入输出端口

机制后，可以将电平移位阶段的 LVFIA 和 CLS 电容作为一个整体的动态放大器单元，通过测量其开环增益来评估 CLS 带来的等效增益提升；也可以测量引入 CLS 前后 SC 放大器的闭环增益，然后通过比对其误差的减小情况，通过公式2-1和公式2-2来反推 CLS 带来的等效增益提升。




图 4.3 引入 CLS 之后，将 LVFIA 和 CLS 电容作为一个整体来测量其增益提升

在输入电压 V_{DD} 为 0.6V（相应的共模电压 V_{CM} 为 0.3V）、外界温度为 25°C 的条件下，改变电容反馈比 $\frac{C_1}{C_2}$ ，测试应用了 CLS 前后的电路的等效增益，结果如表 4.2 所示，可见应用了 CLS 技术之后，在 SC 放大器内的 LVFIA 等效增益有了明显的提升，在 $\frac{C_1}{C_2}$ 较低时，等效增益提升更为显著，约为 16.3dB。

表 4.2 不同 C_1/C_2 下的电路等效开环增益

等效增益/dB \ $\frac{C_1}{C_2}$	2	5	10	20
有无 CLS				
有 CLS	44.3	41.6	39.3	37.1
无 CLS	28.0	28.0	28.0	28.0

电路的等效开环增益提升，其最主要的表现是整体 SC 放大器的闭环增益更接近于理想的电容比值 $\frac{C_1}{C_2}$ ，从而减小了增益误差。表4.4列出了在不同的

$$\frac{C_1}{C_2}$$

的条件下，应用 CLS 前后 SC 放大器的闭环增益，并给出了其与理想增益的相对误差。

表 4.3 不同 C1/C2 下应用了 CLS 的 SC 放大器闭环增益与增益相对误差

有 CLS	理想增益 C_1/C_2	2	5	10	20
	闭环增益	1.960	4.741	8.860	15.32
	相对误差	0.0400	0.0521	0.114	0.234
无 CLS	理想增益 C_1/C_2	2	5	10	20
	闭环增益	1.778	3.996	6.852	10.64
	相对误差	0.1110	0.2008	0.315	0.468




图 4.4 开环增益随 PVT 变化的趋势图

在一般应用中，更多用到的是带有反馈电容的闭环开关电容放大器，并且该电容一般设置成可调节的，因此我们也对引入 CLS 机制前后的电路闭环增益进行了测试。在 25°C，电源电压 $V_{DD}=0.6V$ 的条件下，测试了不同反馈电容值 C_2 下的电路增益，结果如表4.4所示。图4.6则展示了在相同条件下有无 CLS 机制的电路在 Cadence 瞬态仿真下的响应对比，可见在初步放大阶段 $\Phi_{2a} = 1$ 时两者增益几乎一致，但是在电平移位阶段 $\Phi_{2b} = 1$ 时引入 CLS 机制的电路增益显著提升，

表 4.4 CLS 电路闭环增益

有无 CLS/ $\frac{C_1}{C_2}$	2	10	20	40	100	200
有 CLS	1.99	8.74	15.12	24.30	36.06	42.58
无 CLS	1.78	6.73	10.37	14.26	18.44	20.22




图 4.5 闭环增益随 C1/C2 变化的趋势图




图 4.6 有无 CLS 下的瞬态响应对比

4.3 线性度

在输入电压提升、输出电压提升时，由于输出电压无法超过电源电压，因此 LVFIA 的输入输出电压会被压缩在电源轨附近，随着输出摆幅靠近电源轨，增益会显著下降，产生非线性失真，导致整体电路的线性度下降。引入 CLS 机制后，电平移位操作能够降低 LVFIA 的输出电压，从而减小非线性失真对整体输出的影响，提升整体电路的线性度。通过不断改变动态放大器的输入幅度和输出幅度，我们对引入 CLS 机制前后的电路线性度进行了测试，结果如表4.5所示。

表 4.5 CLS 电路线性度测试

输出摆幅	42.53	84.71	126.65	168.01	208.78	248.05
增益	42.63	42.44	42.31	42.11	41.88	41.54

5 结论

本论文基于已有的低压浮动反相放大器 (Low-Voltage Floating Inverter Amplifier, LVFIA)，鉴于其在低电压环境下增益不足、线性下降、共模漂移敏感等问题，提出了一种基于相关电平移位 (Correlated Level Shifting, CLS) 技术的创新架构设计方法。通过理论分析、仿真验证和实验测试，系统评估了 CLS 在提升动态放大器性能方面的有效性，并与传统固定偏置式电平移位方法进行了对比。结果表明，CLS 能够显著提升动态放大器的增益和线性度，同时降低共模漂移敏感性，为未来低电压模拟电路设计提供了新的思路和方法。

参考文献

- [1] TANG X, LI S, YANG X, et al. An energy-efficient time-domain incremental zoom capacitance-to-digital converter[J/OL]. IEEE Journal of Solid-State Circuits, 2020, 55(11): 3064-3075. DOI: [10.1109/JSSC.2020.3005812](https://doi.org/10.1109/JSSC.2020.3005812).
- [2] LI H, TAN Z, BAO Y, et al. Energy-efficient cmos humidity sensors using adaptive range-shift zoom cdc and power-aware floating inverter amplifier array[J/OL]. IEEE Journal of Solid-State Circuits, 2021, 56(12): 3560-3572. DOI: [10.1109/JSSC.2021.3114189](https://doi.org/10.1109/JSSC.2021.3114189).
- [3] LI H, DU K, BAO Y, et al. A 0.39-mm² stacked standard-cmos humidity sensor using a charge-redistribution correlated level shifting floating inverter amplifier and a vco-based zoom cdc [J/OL]. IEEE Journal of Solid-State Circuits, 2024, 59(2): 435-448. DOI: [10.1109/JSSC.2023.3307427](https://doi.org/10.1109/JSSC.2023.3307427).
- [4] HARRISON R R, CHARLES C. A low-power low-noise cmos amplifier for neural recording applications[J/OL]. IEEE Journal of Solid-State Circuits, 2003, 38(6): 958-965. DOI: [10.1109/JSSC.2003.811979](https://doi.org/10.1109/JSSC.2003.811979).
- [5] CHAYA N, GHOSH A, SRINIVAS B, et al. An ultra low power low noise operational transconductance amplifier for biomedical front-end applications[C/OL]//2020 International Conference on Inventive Computation Technologies (ICICT). 2020: 1020-1023. DOI: [10.1109/ICICT48043.2020.9112393](https://doi.org/10.1109/ICICT48043.2020.9112393).
- [6] MUKHERJEE K, PANDIT S, PAL R K. An ultra-low power (86 nw) low-voltage (0.6 v) self-biased instrumentation amplifier for bio-medical applications[C/OL]//2022 IEEE International Conference of Electron Devices Society Kolkata Chapter (EDKCON). 2022: 580-585. DOI: [10.1109/EDKCON56221.2022.10032969](https://doi.org/10.1109/EDKCON56221.2022.10032969).
- [7] RAJAGOPAL R, ARORA P. Design of high gain, low power, subthreshold operation amplifier for different node technologies and comparative analysis[C/OL]//2023 Global Conference on Information Technologies and Communications (GCITC). 2023: 1-5. DOI: [10.1109/GCITC60406.2023.10426549](https://doi.org/10.1109/GCITC60406.2023.10426549).
- [8] TAI C F, LAI J L, CHEN R J. Using bulk-driven technology operate in subthreshold region to design a low voltage and low current operational amplifier[C/OL]//2006 IEEE International Symposium on Consumer Electronics. 2006: 1-5. DOI: [10.1109/ISCE.2006.1689495](https://doi.org/10.1109/ISCE.2006.1689495).
- [9] WANG X, et al. A 4-μw bandwidth/power scalable delta-sigma modulator based on swing-enhanced floating inverter amplifiers[J]. IEEE Journal of Solid-State Circuits, 2021, 56(11): 3463-3474.
- [10] MENG L, HU Y, ZHAO Y, et al. A 1.2-v 2.87-μw 94.0-db snr discrete-time 2-0 mash delta-sigma adc[J/OL]. IEEE Journal of Solid-State Circuits, 2023, 58(6): 1636-1645. DOI: [10.1109/JSSC.2022.3208144](https://doi.org/10.1109/JSSC.2022.3208144).
- [11] TANG X, YANG X, ZHAO W, et al. A 13.5b-enob second-order noise-shaping sar with pvt-robust closed-loop dynamic amplifier[C/OL]//2020 IEEE International Solid-State Circuits Conference (ISSCC). IEEE, 2020: 162-164. DOI: [10.1109/ISSCC19947.2020.9063058](https://doi.org/10.1109/ISSCC19947.2020.9063058).
- [12] HU Y, ZHAO Y, QU W, et al. A 2.87μw 1khz-bw 94.0db-snr 2-0 mash adc using fia with dynamic-body-biasing assisted cls technique[C/OL]//2022 IEEE International Solid-State Circuits Conference (ISSCC). 2022: 410-412. DOI: [10.1109/ISSCC42614.2022.9731544](https://doi.org/10.1109/ISSCC42614.2022.9731544).
- [13] WU T, TAN Z, XIE N, et al. Ping-pong operated inverter-based ota using correlated level shifting technique[C/OL]//2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT). IEEE, 2020: 1-4. DOI: [10.1109/ICSICT49897.2020.9278332](https://doi.org/10.1109/ICSICT49897.2020.9278332).
- [14] WU X, LIU Y, ZHU Z, et al. A sub-1 v 90 db-snr power/bw scalable dtdsm using low-voltage cascoded floating inverter amplifiers in 130 nm cmos[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2025, 72(5): 1976-1986.
- [15] ESSAM A, DESSOUKY M, ZEKRY A. Two-phase correlated level shifting switched-capacitor techniques[C/OL]//2010 International Conference on Microelectronics (ICM). 2010: 17-19. DOI: [10.1109/ICM.2010.5696109](https://doi.org/10.1109/ICM.2010.5696109).
- [16] HUNG T C, KUO T H. A 4.86 mw 15-bit 22.5 ms/s pipelined adc with 74 db snr in 90 nm cmos using averaging correlated level shifting technique[C/OL]//2016 IEEE Asian Solid-State Circuits Conference (A-SSCC). 2016: 161-164. DOI: [10.1109/ASSCC.2016.7844160](https://doi.org/10.1109/ASSCC.2016.7844160).
- [17] KUMAR R S A, KRISHNAPURA N, BANERJEE P. Analysis and design of a discrete-

- time delta-sigma modulator using a cascoded floating-inverter-based dynamic amplifier[J/OL]. IEEE Journal of Solid-State Circuits, 2022, 57(11): 3384-3395. DOI: [10.1109/JSSC.2022.3171790](https://doi.org/10.1109/JSSC.2022.3171790).
- [18] YE S, CUI J, GAO J, et al. 18.5 a rail-to-rail 3rd-order noise-shaping sar adc achieving 105.4 db sfdr with integrated input buffer using continuous-time correlated level shifting[C/OL]//2025 IEEE International Solid-State Circuits Conference (ISSCC): Vol. 68. IEEE, 2025: 314-316. DOI: [10.1109/ISSCC49661.2025.10904773](https://doi.org/10.1109/ISSCC49661.2025.10904773).

附录

作者简历

姓名：程晓丹 性别：女 民族：汉

出生年月：1976-07-23 籍贯：浙江省杭州市

1992.09-1995.07 杭州市学军中学

1995.09-1999.07 浙江大学攻读学士学位

获奖情况：

参加项目：

发表的学术论文：

本科生毕业论文（设计）任务书

一、题目：高能效高精度全动态放大器研究

二、指导教师对毕业论文（设计）的进度安排及任务要求

任务要求：

(1) 熟悉动态放大器的研究背景、高能效放大器在混合信号集成电路的应用价值。

(2) 学习电路设计工具，并熟悉 Cadence 等 EDA 工具相关设计环境。

(3) 研究动态放大器的关键技术，通过优化电路在增益、带宽、噪声和稳定性之间寻找设计平衡。

(4) 基于标准 CMOS 工艺设计全动态放大器架构，实现功耗、带宽灵活可调，同时实现低失调和高增益，以满足不同物联网应用场景。

(5) 根据新的电路设计进行仿真实验，进行数据采集与比较分析。

(6) 完成毕业论文（设计）的总结工作和毕业论文的撰写（11000 字以上）。

进度安排（以下时间分段供参考，建议按一周或两周间隔进行安排）：

2025-11-10 至 2025-11-16：明确毕设任务、目标和进度要求。

2025-11-17 至 2025-11-30：查阅文献资料，调研国内外研究现状，撰写文献综述文档。

完成外文翻译，撰写文献翻译文档。

2025-12-1 至 2024-12-14：在导师指导下开展实质研究或设计工作。

2025-12-15 至 2025-12-21：撰写开题报告，应包含学生本人已开展的阶段性工作及结果。

2025-12-22 至 2025-12-29：讨论修改文献综述、外文翻译和开题报告，准备开题答辩。

2026-01-05 至 2026-01-11：开题答辩。

2026-03-02 至 2026-03-22：继续开展毕设研究和/或设计工作。

2026-03-23 至 2026-03-27：中期检查。

2026-03-28 至 2026-04-12：继续毕设研究工作，实现毕设研究目标。

2026-04-13 至 2026-04-20：撰写、上传毕业论文。

2026-04-21 至 2026-05-24：答辩前审核流程。

2026-05-25 至 2026-05-29：论文答辩。

起讫日期 2026 年 11 月 10 日至 2026 年 05 月 29 日

指导教师（签名）_____ 职称_____教授_____

三、系或研究所审核意见

负责人（签名）_____

2026 年 XX 月 XX 日

毕 业 论 文（设计） 考 核

一、指导教师对毕业论文（设计）的评语

指导教师（签名）_____

2026 年 XX 月 XX 日

二、答辩小组对毕业论文（设计）的答辩评语及总评成绩

成绩 比例	文献综述 占（10%）	开题报告 占（15%）	外文翻译 占（5%）	毕业论文（设计） 质量及答辩 占（70%）	总评成绩
分值					

答辩小组负责人（签名）_____

2026 年 XX 月 XX 日