

#### 《VLSI数字通信原理与设计》课程


主讲人 贺光辉

# 第六章: 折叠










## 芯片的面积越来越大







	麒麟970	骁龙835	苹果A10
晶体管数 (TSMC 10nm)	55亿	31 <b>/</b> Z	33亿




芯片面积越大 成本越高!

平均每块芯片(147mm²)生产成本22美元

## 移动设备耗电大







#### 面积/功耗 vs 速度

- 不可兼得
- 采用流水线提高速度, 但会增大面积和功耗
- 有什么技术能降低面积和功耗?



折叠






- 01 折叠的基本概念
- 02 折叠变换
- 03 寄存器最小化技术
- 04 折叠架构的寄存器最小化
- 05 本章总结


## 01. 折叠的基本概念 —— 折叠是什么 (1)

举例: 如何设计 y(n) = a(n) + b(n) + c(n)

最简单思路,直接累加




通过如下电路将两个加法器缩减为一个加法器





## 01. 折叠的基本概念 —— 折叠是什么 (2)


## 工作过程



时刻	左侧输入	上侧输入	输出y(n)
周期0	<b>a</b> (0)	<b>b</b> (0)	0
周期1	a(0)+b(0)	<b>c</b> ( <b>0</b> )	-

## 01. 折叠的基本概念 —— 折叠是什么 (2)

## 工作过程




时刻	左侧输入	上侧输入	输出y(n)	
周期0	<i>a</i> (0)	<b>b</b> (0)	0	
周期1	a(0)+b(0)	<b>c</b> ( <b>0</b> )	-	
周期2	<b>a</b> (1)	<b>b</b> (1)	a(0) + b(0) + c(0)	
周期3	a(1) + b(1)	<i>c</i> (1)	-	
周期4	<i>a</i> (2)	<b>b</b> (2)	a(1)+b(1)+c(1)	
周期5	a(2)+b(2)	c(2)	-	
•••••				

#### 01. 折叠的基本概念 —— 折叠的定义

折叠(Folding): 展开的逆过程

把多个相同运算操作,通过<mark>时分复用在单个功能单元(如加法器和乘法器)上</mark> 执行,达到<mark>资源共享</mark>


目的:减少功能单元数目,从而减少面积



- 硬件开销 功能单元减少为1/N
- 速度代价 处理时间增加为N倍


#### 01. 折叠的基本概念 —— 示例 (1)

N阶折叠FIR滤波器:  $y(n) = \sum_{k=0}^{N-1} h(k)x(n-k)$ 




#### 01. 折叠的基本概念 —— 示例 (1)

N阶折叠FIR滤波器:  $y(n) = \sum_{k=0}^{N-1} h(k)x(n-k)$ 




#### 01. 折叠的基本概念 —— 示例 (2)

微码折叠2阶节(Biquad)滤波器:  $H(z) = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}}$ 



#### 01. 折叠的基本概念 —— 示例 (2)


微码折叠2阶节(Biquad)滤波器:  $H(z) = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}}$ 



乘法器: 5:1


加法器: 4:1

时钟数: 1:5



## 01. 折叠的基本概念 —— 示例 (2)

微码折叠2阶节(Biquad)滤波器:  $H(z) = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}}$ 



#### 01. 折叠的基本概念 —— N阶折叠说明

#### 硬件开销:

- 功能单元减少为1/N
- 需要增加额外的寄存器,多路器,控制器等

#### 速度代价:

- 计算时间增加N倍,迭代周期增加N倍,产生迟滞N个时钟周期
- 输入样点需在N个时钟周期内保持有效
- 通常DSP程序要复杂得多,需要有系统的折叠技术理论




- 01 折叠的基本概念
- 02 折叠变换
- 03 寄存器最小化技术
- 04 折叠架构的寄存器最小化
- 05 本章总结

#### 02. 折叠变换 ——定义

#### 定义:

- 考虑节点U到V延迟为w(e)的边U→V,其功能单元分别写为H<sub>u</sub>和H<sub>v</sub>
- 折叠因子N: 折叠到单个功能单元的运算数目
- 折叠序号u、v: 节点U、V在硬件中调度执行的时间划分, 0~N-1
  - > u、v是时间分割的顺序标号,节点U、V按此顺序被调度执行




- 考虑延迟为w(e)的边 $U \rightarrow V$ ,折叠算法调度U和V的第 l 次迭代分别在Nl+u和Nl+v时刻执行
  - 若 $H_u$ 包含 $P_u$ 级流水线(1级表示无流水),则U的输出在 $Nl+u+P_u$ 时刻产生
  - 对边 $U \rightarrow V$ , U第l 次迭代结果将被V 第[l+w(e)]次迭代使用
  - 折叠后, U在 $Nl+u+P_u$ 时刻产生输出, 在N[l+w(e)]+v时刻被V使用
- 折叠方程:表示中间结果必须存储的时间,称折叠延迟
  - $D_F(U \rightarrow V) = N[l + w(e)] + v (Nl + u + P_u)$




 $D_F(U \rightarrow V) = Nw(e) - P_u + v - u$ 


说明:原始DFG的边变换到折叠后DFG的边



- 说明:原始DFG的边变换到折叠后DFG的边
  - 考虑增加了两个受控开关
  - 边的延迟变化(由折叠方程得到):  $D_F(U o V) = Nw(e) P_u + v u$
  - 边延迟的变化与迭代次数(编号 / )无关



u, v是节点U和V的折叠序号, 满足0≤u, v≤N-1



$$D_F(U \xrightarrow{e} V) = [N(l + w(e)) + v] - [Nl + u + P_U] = Nw(e) - P_U + v - u$$

#### 02. 折叠变换 ——折叠集


#### 定义: 执行相同运算功能操作的有序集

- 考虑包含N个元素,表示N个运算,其中的一些可能是空运算
- 折叠集中处于第j(0,1...N-1)个位置的运算,由功能单元在第j个时间段执行
- 例子: N=3的折叠集S1={A1, 0, A2}
  - A1运算属于折叠集S1的位置0, 其折叠序号为0, 符号为(S1|0), 表示A1运算在 3I+0时刻执行
  - A2运算属于折叠集S1的位置2,其折叠序号为2,符号为(S1|2), 表示A2运算在 3I+2时刻执行
  - S1中位置1为空操作(S1|1=0),表示功能单元在3I+1时刻没有用

## 8个节点(橙色标号)

- 加法器4个, T<sub>A</sub>=1ut, P<sub>A</sub>=1
- 乘法器4个, T<sub>M</sub>=2ut, P<sub>M</sub>=2


11条边,6个寄存器



## 分配与指定

- 分配一个加法器单元, S<sub>1</sub>
- 分配一个乘法器单元, S<sub>2</sub>

分配比较容 易





## 调度

● 折叠因子 = 4




● 折叠序号为 0,1,2,3





## 以N=4为折叠因子进行折叠

- N=4意味着
  - 折叠后每个功能单元的时钟周期可为1ut, 执行DSP程序中4次运算
  - 折叠后的硬件迭代周期为4 ut,即双2阶节 滤波器的原DFG中每个节点采用折叠结构后 每4 ut执行一次
- 指定两个折叠集: 加法折叠集; 乘法折叠集
  - S1={4, 2, 3, 1}, 加法运算, 由同一个硬件 加法器执行
  - S2={5, 8, 6, 7}, 乘法运算, 由同一个硬件 乘法器执行



#### 列出11条边的折叠方程组:

#### $D_F(U \rightarrow V) = Nw(e) - P_u + v - u$

$$D_F(1 \rightarrow 2) = 4(1) - 1 + 1 - 3 = 1$$

$$D_{\rm F}(1 \rightarrow 5) = 4(1) - 1 + 0 - 3 = 0$$

$$D_{\rm F}(1 \rightarrow 6) = 4(1) - 1 + 2 - 3 = 2$$

$$D_{\rm F}(1 \rightarrow 7) = 4(1) - 1 + 3 - 3 = 3$$

$$D_{\rm F}(1\rightarrow 8) = 4(2) - 1 + 1 - 3 = 5$$

$$D_{\rm F}(3 \rightarrow 1) = 4(0) - 1 + 3 - 2 = 0$$


$$D_{\rm F}(4 \rightarrow 2) = 4(0) - 1 + 1 - 0 = 0$$


$$D_{\rm F}(5 \rightarrow 3) = 4(0) - 2 + 2 - 0 = 0$$

$$D_{\rm F}(6 \rightarrow 4) = 4(1) - 2 + 0 - 2 = 0$$

$$D_{\rm F}(7 \rightarrow 3) = 4(1) - 2 + 2 - 3 = 1$$

$$D_F(8 \rightarrow 4) = 4(1) - 2 + 0 - 1 = 1$$







#### 合理的折叠

 $D_F(U \rightarrow V) \geq 0$ 


#### 折叠因子=4

路径延迟=1

流水线级数=1


v折叠序号=2


u折叠序号=3



#### 折叠结构:


- 一个可实现的折叠系统DFG中所有 边都必须满足D<sub>F</sub>(U→V)≥0,
- 该方案所有边都满足 $D_F(U \rightarrow V) \ge 0$ , 是可行的
- 画折叠DFG的功能单元、寄存器和 多路开关
- 按折叠方程连接各边、标注开关的 折叠序号







## 考察节点1 (S<sub>1</sub>|3) 输入:

- 节点3:  $D_F(3 \rightarrow 1) = 4(0) 1 + 3 2 = 0$
- 输入端: IN










## 考察节点1 (S<sub>1</sub>|3) 输入:

• 节点3:  $D_F(3 \rightarrow 1) = 4(0) - 1 + 3 - 2 = 0$ 

● 输入端: IN










## 考察节点2 (S<sub>1</sub>|1) 输入:

- 节点1:  $D_F(1 \rightarrow 2) = 4(1) 1 + 1 3 = 1$
- 节点4:  $D_F(4\rightarrow 2) = 4(0) 1 + 1 0 = 0$








## 考察节点2 (S<sub>1</sub>|1) 输入:


- 节点1:  $D_F(1 \rightarrow 2) = 4(1) 1 + 1 3 = 1$
- 节点4:  $D_F(4\rightarrow 2) = 4(0) 1 + 1 0 = 0$





## 考察节点3 (S<sub>1</sub>|2) 输入:

• 节点5:  $D_F(5 \rightarrow 3) = 4(0) - 2 + 2 - 0 = 0$ 

• 节点7:  $D_F(7 \rightarrow 3) = 4(1) - 2 + 2 - 3 = 1$ 









## 考察节点3 (S<sub>1</sub>|2) 输入:

• 节点5:  $D_F(5 \rightarrow 3) = 4(0) - 2 + 2 - 0 = 0$ 

• 节点7:  $D_F(7 \rightarrow 3) = 4(1) - 2 + 2 - 3 = 1$ 






# 考察节点4 (S<sub>1</sub>|0) 输入:

• 节点6:  $D_F(6 \rightarrow 4) = 4(1) - 2 + 0 - 2 = 0$ 


• 节点8:  $D_F(8 \rightarrow 4) = 4(1) - 2 + 0 - 1 = 1$ 



# 考察节点4 (S<sub>1</sub>|0) 输入:


• 节点6:  $D_F(6 \rightarrow 4) = 4(1) - 2 + 0 - 2 = 0$ 


• 节点8:  $D_F(8 \rightarrow 4) = 4(1) - 2 + 0 - 1 = 1$ 



# 考察节点5 (S<sub>2</sub>|0) 输入:

- 节点1:  $D_F(1 \rightarrow 5) = 4(1) 1 + 0 3 = 0$
- 系数: a






# 考察节点5 (S<sub>2</sub>|0) 输入:

• 节点1:  $D_F(1 \rightarrow 5) = 4(1) - 1 + 0 - 3 = 0$ 


● 系数: a




# 考察节点6 (S<sub>2</sub>|2) 输入:

• 节点1:  $D_F(1 \rightarrow 6) = 4(1) - 1 + 2 - 3 = 2$ 

● 系数: b






# 考察节点6 (S<sub>2</sub>|2) 输入:


• 节点1:  $D_F(1 \rightarrow 6) = 4(1) - 1 + 2 - 3 = 2$ 


● 系数: b



# 考察节点7 (S<sub>2</sub>|3) 输入:


- 节点1:  $D_F(1 \rightarrow 7) = 4(1) 1 + 3 3 = 3$
- 系数: c






# 考察节点7 (S<sub>2</sub>|3) 输入:


- 节点1:  $D_F(1 \rightarrow 7) = 4(1) 1 + 3 3 = 3$
- 系数: c



# 考察节点8 (S<sub>2</sub> 1) 输入:

- 节点1:  $D_F(1 \rightarrow 8) = 4(2) 1 + 1 3 = 5$
- 系数: d






# 考察节点8 (S<sub>2</sub>|1) 输入:


• 节点1:  $D_F(1 \rightarrow 8) = 4(2) - 1 + 1 - 3 = 5$ 


● 系数: d



# 考察输出端的输入:

- 节点2 (S<sub>1</sub>|1) 直接输入到输出端
- 因为内部有一级流水线,所以输出的序号为2







- 01 折叠的基本概念
- 02 折叠变换
- 03 寄存器最小化技术
- 04 折叠架构的寄存器最小化
- 05 本章总结

#### 03. 寄存器最小化技术 —— 寿命分析

定义:

折叠会插入寄存器,寿命分析是计算用硬件实现DSP算法所需的最少寄存器数的过程

- 一个样值(也称为变量)从产生的时刻到被应用的时刻是激活的。变量被应用后,就消亡了。
- 在寿命分析中,算出每个单位时间里的激活变量数,就可确定任意单位时间里的最大激活变量数,这即是实现DSP程序所需的最小寄存器数


#### 用于图形化表示线性模式下的每个变量的寿命

示例: 变量a在n∈{1,2,3,4}单位时间里激活 变量b在n∈{2,3,4,5,6,7}单位时间里激活 变量c在n∈{5,6,7}单位时间里激活

假设之前和之后的程序迭代的变量寿命不和变量a,b,c的寿命交交

#### 请注意

变量在它所产生的时钟周期是非激活的 在它被应用的时钟周期里是激活的




最小寄存器数=2

#### DSP程序通常为周期性的

● 例如: 迭代周期 N =6

cycle		#live
0	a0 b0 c0	0
1		1
2		2
3		2
4	<b>—</b>	2
5		2
6		2
7		2







# 最大激活寄存器数3


#### DSP程序通常为周期性的

● 例如: 迭代周期 N =6

cycle		#live
0	a0 b0 c0	0
1		1
2		2
3		2
4	•	2
5		2
6		2
7		2




#### 只考虑首次迭代




#### 03. 寄存器最小化技术 —— 寿命表

#### 3X3矩阵转置:



一次迭代 T<sub>iter</sub> = 9 时钟周期

#### 03. 寄存器最小化技术 —— 寿命表



□ T<sub>input</sub>: 输入时间; T<sub>zlout</sub>: 0延时输出时间;

# 03. 寄存器最小化技术 — 寿命表

3X3矩阵转置寿命表的建

立:

变量	T <sub>input</sub>	T <sub>zlout</sub>	T <sub>diff</sub>	T <sub>output</sub>	寿命
a	0	0	0		
b	1	3	2		
С	2	6	4		
d	3	1	-2		
е	4	4	0		
f	5	7	2		
g	6	2	-4		
h	7	5	-2		
i	8	8	0		



$$T_{lat} = |T_{negative\ diff\max}| = 4$$



$$T_{output} = T_{zlout} + T_{lat}$$

口 T<sub>input</sub>:输入时间; T<sub>zlout</sub>: 0延时输出时间; T<sub>output</sub>:输出时间

#### 03. 寄存器最小化技术 —— 寿命表

3X3矩阵转置寿命表的建

**立**:

变量	T <sub>input</sub>	T <sub>zlout</sub>	T <sub>diff</sub>	T <sub>output</sub>	寿命
a	0	0	0	4	
b	1	3	2	7	
С	2	6	4	10	
d	3	1	-2	5	
е	4	4	0	8	
f	5	7	2	11	
g	6	2	-4	6	
h	7	5	-2	9	
i	8	8	0	12	

# 添加延时

T<sub>lat</sub>=T<sub>diff</sub>最大负值的幅度

$$T_{lat} = |T_{negative\ diff\max}| = 4$$



 $T_{output} = T_{zlout} + T_{lat}$ 

口 T<sub>input</sub>:输入时间; T<sub>zlout</sub>: 0延时输出时间; T<sub>output</sub>:输出时间

#### 03. 寄存器最小化技术 —— 寿命表

3X3矩阵转置寿命表的建

**立**:

变量	T <sub>input</sub>	$T_{zlout}$	T <sub>diff</sub>	T <sub>output</sub>	寿命
a	0	0	0	4	0→4
b	1	3	2	7	1→7
C	2	6	4	10	2→10
d	3	1	-2	5	3→5
е	4	4	0	8	4→8
f	5	7	2	11	5→11
g	6	2	-4	6	6→6
h	7	5	-2	9	7→9
i	8	8	0	12	8→12

# 添加延时

T<sub>lat</sub>=T<sub>diff</sub>最大负值的幅度

$$T_{lat} = |T_{negative\ diff\max}| = 4$$




 $T_{output} = T_{zlout} + T_{lat}$ 

口 T<sub>input</sub>:输入时间; T<sub>zlout</sub>: 0延时输出时间; T<sub>output</sub>:输出时间


#### 3X3矩阵转置寿命图的建

#### 

#### 立:







最大激活寄存器数=4

迭代周期N=9


# 03. 寄存器最小化技术 —— 循环寿命图

#### 有利于表示DSP程序的周期行为

- *i* 表示时间块*i* 和所有{*Nl*+*i*}时刻
  - □ i=2⇒{2,11,20,29, ...}时刻
- 括号内数字表示每个时间块激活 变量数

#### 请注意

在单位时间j产生并与单位时间k被应用的变量,在单位时间j+1到k是激活的,因为变量在它产生的单位时间里是不需要存储的



3X3矩阵转置循环寿命图

将数据分配给最小寄存器数的分配方案

分配步骤:



通过寿命分析确定最小寄存器数

- 将数据分配给最小寄存器数的分配方案
- 分配步骤:



- ◆ 在寿命期开始所对应的时间输入每个变量;
- ◆如果给定周期里有多个变量输入,这些变量就分配给多个寄存器,使得寿命最长的变量分配给初始寄存器,其他变量按寿命递减排序逐个分配给寄存器。

- 将数据分配给最小寄存器数的分配方案
- 分配步骤:



- ◆每个变量都以这种前向方式分配,直至变量消亡 或者到达末尾寄存器;
- ◆ 在前向分配中,如果寄存器i在当前周期里存有某变量,则寄存器i+1在下一个周期存有相同的变量。

- 将数据分配给最小寄存器数的分配方案
- 分配步骤:



- ◆ 因为分配是周期性的,当前迭代的分配在接下来 的迭代中还会重复;
- ◆因此,如果R<sub>j</sub>在周期I被某个变量占据,则R<sub>j</sub>会在周期I+N占有相同的变量,N表示分配周期。因此,对任意j和I,R<sub>i</sub>在单位时间I+N是发生重叠。

- 将数据分配给最小寄存器数的分配方案
- 分配步骤:



- ◆ 对到达末尾寄存器但仍没有消亡的变量,可以计算出它的剩余寿命,然后基于先到先得的原则,将这些变量以后向的方式分配给寄存器;
- ◆如果后向分配中有多个寄存器可用,首先尝试选择在末尾寄存器和该寄存器之间已进行过后向分配的寄存器;
- ◆如果有不止一个寄存器符合后向分配,在候选寄存器中,选择有最少但足够多的前向寄存器来完成变量分配的那个寄存器;
- ◆ 一个变量经过后向分配完成后,再进行前向分配,直至消亡或再次到 达末尾寄存器。

#### 示例1:

#### 3X3矩阵转置


变量	寿命
a	0→4
b	1→7
С	2→10
d	3→5
е	4→8
f	5→11
g	6→6
h	7→9
i	8→12

cycle	Input	R1	R2	R3	R4	Output
0	a					
1	b	a				
2	c	<b>b</b>	a			
3	d	c	b	a		
4	e	* d	c	b	<u>a</u>	A
5	f	• e	<u>d</u>	c	b	D
6	g	f	e	b	c	G
7	h	c	f	e	<u>b</u>	В
8	i	h	c	f	<u>e</u>	Е
9		i	<u>h</u>	c	f	Н
10			i	f	<u>c</u>	С
11				i	f	F
12					<u>i</u>	I


# 示例1:

#### 3X3矩阵转置折叠后的架

构:



#### 示例2:




cycle	input	R1	R2	R3	output
0	a				
1	b <	a			
2		b	a		
3			b	a	
4	c <		<u>a</u>	b	a
5		c	b		
6			c	b	
7			<u>b</u>	<u>c</u>	b,c

#### 线性寿命图

#### 寄存器分配表

# 示例2:



cycle	input	R1	R2	R3	output
0	a				
1	b <	a			
2		<b>b</b>	a		
3			<b>b</b>	a	
4	c <		<u>a</u>	b	a
5		c	b		
6			C	b	
7			<u>b</u>	<u>c</u>	b,c

#### 折叠后的架构


#### 寄存器分配表



- 01 折叠的基本概念
- 02 折叠变换
- 03 寄存器最小化技术
- 04 折叠架构的寄存器最小化
- 05 本章总结


# 04. 折叠架构的寄存器最小化 —— Biquad滤波器


# 对最原始的DFG折叠会怎样?



# 04. 折叠架构的寄存器最小化 —— Biquad滤波器


# 对最原始的DFG折叠会怎样?






# 04. 折叠架构的寄存器最小化 —— Biquad滤波器

对最原始的DFG折叠会怎样?






#### 04. 折叠架构的寄存器最小化 ——基本过程

- 1. 进行折叠的重定时
- 2. 写出折叠方程
- 3. 用折叠方程构造寿命表
- 4. 画出寿命图并确定所需寄存器数
- 5. 进行前向-后向寄存器分配
- 6. 画出最小寄存器数的折叠架构

#### 1. 进行折叠的重定时



#### 2. 列出折叠方程组

$$D_F(U \rightarrow V) = Nw(e) - P_u + v - u$$

$$D_{\rm F}(1 \rightarrow 2) = 4(1) - 1 + 1 - 3 = 1$$

$$D_{\rm F}(1 \rightarrow 5) = 4(1) - 1 + 0 - 3 = 0$$

$$D_{\rm F}(1 \rightarrow 6) = 4(1) - 1 + 2 - 3 = 2$$

$$D_{\rm F}(1 \rightarrow 7) = 4(1) - 1 + 3 - 3 = 3$$

$$D_{\rm F}(1\rightarrow 8) = 4(2) - 1 + 1 - 3 = 5$$

$$D_{\rm F}(3 \rightarrow 1) = 4(0) - 1 + 3 - 2 = 0$$


$$D_{\rm F}(4 \rightarrow 2) = 4(0) - 1 + 1 - 0 = 0$$

$$D_{\rm F}(5 \rightarrow 3) = 4(0) - 2 + 2 - 0 = 0$$

$$D_{\rm F}(6 \rightarrow 4) = 4(1) - 2 + 0 - 2 = 0$$

$$D_{\rm F}(7 \rightarrow 3) = 4(1) - 2 + 2 - 3 = 1$$

$$D_F(8 \rightarrow 4) = 4(1) - 2 + 0 - 1 = 1$$




#### 3. 构造寿命表


# 寿命=T<sub>output</sub>-T<sub>input</sub>

$$T_{output} = T_{input} + \max_{V} \{D_F(U \to V)\}$$
$$T_{input} = u + P_U$$

变量	寿命
1	4→9
2	-
3	3→3
4	1→1
5	2→2
6	4→4
7	5→6
8	3→4




#### 4. 画出寿命图并确定所需寄存器数



最大激活寄存器数=2 所需寄存器数=2

#### 5. 进行前向-后向寄存器分配





cycle	In	R1	R2	Out	
0					
1					
2					
3	N <sub>8</sub>				
4(0)	$N_1$	* <u>N</u> 8		<u>N_8</u>	$\rightarrow$ n <sub>5</sub>
5(1)	N <sub>7</sub>	$N_1$			$n_1 \rightarrow n_2$
6(2)		<u>N</u> <sub>7</sub>	$N_{1}$	<u>N</u> <sub>Z</sub>	$n_1 \rightarrow n_6$
7(3)			$N_{1}$		$n_1 \rightarrow n_7$
8(0)			N <sub>1&gt;</sub>		
9(1)			$N_1$	<u>N</u> <sub>1</sub>	$\rightarrow$ n <sub>8</sub>

#### 考察节点1 (S<sub>1</sub>|3) 输入:

节点3: D<sub>F</sub>(3→1) = 0


● 输入端: IN






#### 考察节点1 (S<sub>1</sub>|3) 输入:

节点3: D<sub>F</sub>(3→1) = 0



# 考察节点2 (S<sub>1</sub>|1) 输入:


- 节点4: D<sub>F</sub>(4→2) = 0
- 节点1: D<sub>F</sub>(l → 2) = 1, 经过R1
  - $0: S_1 \rightarrow R1$
  - 1: R1  $\rightarrow$  S<sub>1</sub>



cycle	In	R1	R2	Out	
4(0)	$N_1$	$N_8$		$N_8$	
5(1)	$N_7$	$\sim$ $N_1$			$n_1 \rightarrow n_2$

#### 考察节点2 (S<sub>1</sub>|1) 输入:

- 节点4: D<sub>F</sub>(4→2) = 0
- 节点1: D<sub>F</sub>(l → 2) = 1, 经过R1
  - $0:S_1 \rightarrow R1$
  - 1: R1  $\rightarrow$  S<sub>1</sub>




 $D_F(4\rightarrow 2)$ 

**\**{1, 3}

#### 考察节点3 (S<sub>1</sub>|2) 输入:

- 节点5: D<sub>F</sub>(5 → 3) = 0
- 节点7:  $D_F(7 \rightarrow 3) = 1$ , 经过R1
  - $1: S_2 \rightarrow R1$
  - $2:R1 \rightarrow S_1$



 $\{1, 3\}$ 


#### 考察节点3 (S<sub>1</sub>|2) 输入:


节点5: D<sub>F</sub>(5 → 3) = 0

● 节点7:  $D_F(7 \rightarrow 3) = 1$ , 经过R1

•  $1:S_2 \rightarrow R1$ 

•  $2:R1 \rightarrow S_1$ 





cycle	In	R1	R2	Out	
5(1)	<u>N</u> <sub>Z</sub> \	$N_1$			
6(2)		<u>N</u> <sub>7</sub>	N <sub>1</sub>	<u>N</u> <sub>7</sub>	$n_7 \rightarrow n_3$

 $D_{\rm F}(5\rightarrow 3)$ 

{3}


#### 考察节点4 (S<sub>1</sub>|0) 输入:


节点6: D<sub>F</sub>(6 → 4) = 0

节点8: D<sub>F</sub>(8 → 4) = 1, 经过R1

•  $3:S_2 \rightarrow R1$ 

•  $0: R1 \rightarrow S_1$ 





cycle	In	R1	R2	Out	
3	<u>N</u> 8				
4(0)	$N_1$	* <u>N</u> 8		<u>N</u> 8	$n_8 \rightarrow n_4$


#### 考察节点4 (S<sub>1</sub>|0) 输入:


节点6: D<sub>F</sub>(6 → 4) = 0

节点8: D<sub>F</sub>(8 → 4) = 1, 经过R1

•  $3:S_2 \rightarrow R1$ 

•  $0: R1 \rightarrow S_1$ 






cycle	In	R1	R2	Out	
3	<u>N</u> 8				
4(0)	$N_1$	* <u>N</u> 8		<u>N</u> 8	$n_8 \rightarrow n_4$

#### 考察节点5 (S<sub>2</sub>|0) 输入:

● 系数: a


• 节点1:  $D_F(1 \rightarrow 5) = 0$ 



#### 考察节点5 (S<sub>2</sub>|0) 输入:

● 系数: a

● 节点1:  $D_F(1 \rightarrow 5) = 0$ 



#### 考察节点6 (S<sub>2</sub>|2) 输入:


● 系数: b

节点1: D<sub>F</sub>(1 → 6) = 2

•  $0:S_1 \rightarrow R1$ 

• 1: R1 → R2

•  $2: R2 \rightarrow S_2$ 



{3}	0, 2}	{1, 3} → D	{1, 3} {0}			•—[	(0) (0) (2) (2) (2)
	cycle	In	R1	R2	Out		
	4(0)	$N_{\underline{l}}$	N <sub>8</sub>		N <sub>8</sub>		
	5(1)	N <sub>7</sub>	<u>N</u> 1			$n_1 \rightarrow n_2$	
	6(2)		N <sub>7</sub>	$N_1$	N <sub>7</sub>	$n_1 \rightarrow n_6$	89


#### 考察节点6 (S<sub>2</sub>|2) 输入:

● 系数: b




•  $0:S_1 \rightarrow R1$ 

• 1: R1 → R2




#### 考察节点7 (S<sub>2</sub>|3) 输入:

● 系数: c



#### 考察节点7 (S<sub>2</sub>|3) 输入:


● 系数: c



5(1)

#### 考察节点7 (S<sub>2</sub>|3) 输入:

● 系数: c



 $n_1 \rightarrow n_2$ 


7(3)

 $n_1 \rightarrow n_7$ 

 $N_1$ 


#### 考察节点7 (S<sub>2</sub>|3) 输入:

● 系数: c



#### 考察节点7 (S<sub>2</sub>|3) 输入:

● 系数: c



#### 考察节点8 (S<sub>2</sub>|1) 输入:

● 系数: d


节点1: D<sub>F</sub>(1 → 8) = 5


比D<sub>F</sub>(1 → 7)多两个延时

• 3: R2 → R2

•  $0: R2 \rightarrow R2$ 

• 1:  $R2 \rightarrow S_2$ 





9(1)

#### 考察节点8 (S<sub>2</sub>|1) 输入:

● 系数: d


节点1: D<sub>F</sub>(1 → 8) = 5


比D<sub>F</sub>(1 → 7)多两个延时

• 3: R2 → R2

•  $0: R2 \rightarrow R2$ 

• 1:  $R2 \rightarrow S_2$ 





 $^{\sim}$   $N_1$ 


 $n_1 \rightarrow n_8$ 

 $N_{I}$ 

#### 考察输出端的输入:

 $(S_2|0)^5$ 


- 节点2 (S₁|1) 直接输入到输出 端
- 因为内部有一级流水线,所以输出的序号为2



a b c d

## 最小寄存器数的折叠架构:

cycle	In	R1	R2	Out	
0					
1					
2					
3	N <sub>8</sub>				
4(0)	$N_1$	<u>N_8</u>		<u>N</u> 8	$\rightarrow$ n <sub>5</sub>
5(1)	$N_7$	$N_1$			$n_1 \rightarrow n_2$
6(2)		<u>N</u> <sub><u>7</u></sub>	$N_1$	<u>N</u> <sub>7</sub>	$n_1 \rightarrow n_6$
7(3)			$N_1$		$n_1 \rightarrow n_7$
8(0)			$N_1$		
9(1)			$N_1$	<u>N</u> <sub>1</sub>	$\rightarrow$ n <sub>8</sub>





- 01 折叠的基本概念
- 02 折叠变换
- 03 寄存器最小化技术
- 04 折叠架构的寄存器最小化
- 05 本章总结

#### 总结


- 折叠是展开的逆过程,能够通过时分复用达到资源共享, 从而节省面积和功耗;但是处理时间随之增加
- 折叠方程:  $D_F(U \rightarrow V) = N[l+w(e)] + v (Nl+u+P_u) \Rightarrow D_F(U \rightarrow V) = Nw(e) P_u + v u$
- 折叠变换流程:
  - 确定折叠集
  - 列出DFG的折叠方程组
  - 可行性约束: DF(U→V)≥0, 若不可行: 改变折叠集; 采用重定时等技术
  - 画出折叠DFG
    - 画折叠DFG的功能单元、寄存器和多路开关
    - 按折叠方程组连接各边、标注开关的折叠序号

#### 折叠的应用

#### CD机芯片

音频信号采样频率为44.1kHz, 对芯片处理速度要求不高





采用折叠技术

# 谢谢!

