## Mini ALU

## Relazione di progetto

#### Studenti:

```
Frega Umberto 239527, frgmrt04a051353d@studenti.unical.it;
Napoli Leonardo 234364, npllrd02s30d086@studenti.unical.it;
Codice Sorgente
```

Il progetto assegnato consiste nel progettare ed implementare una mini alu, capace di fare addizioni e sottratzioni, tramite linguaggio VHDL. Per la progettazione del sistema si è deciso di utilizzare un pattern comportamentale, andando quindi a definire il comportamento del sistema in base a determinate condizioni, oltretutto si è optato per l'utilizzo del tipo  $STD\_LOGIC$  e quindi  $STD\_LOGIC\_VECTOR$  per una maggiore flessibilità e maggiori funzionalità.

Il primo passo della progettazione è stato definire la politica tramite la quale la mini ALU potesse cambiare tra addizione e sottrazione. A questo proposito si è deciso di mantenere un singolo adder, ma cambiare il segno del secondo operando.

## 1 Adder

## 1.1 Implementazione

Come componente di base del sistema si è optato per un semplice full-adder. A causa della decisione di approcciare il problema in maniera comportamentale piuttosto che strutturale già nel caso base possiamo vedere l'utilizzo di un assegnamento della variabile  $carry\_out$  tramite condizioni.

```
1: Codice Full-Adder
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity fulladder_1bit is
5
     Port (
       A : in STD_LOGIC;
6
       B : in STD_LOGIC;
       carry_in : in STD_LOGIC;
       carry_out : out STD_LOGIC;
       sum : out STD_LOGIC);
10
  end fulladder_1bit;
11
12
   architecture Behavioral of fulladder_1bit is
     signal p: STD_LOGIC;
14
   begin
     p <= A xor B;
16
     carry_out <= A when p='0' else
17
       carry_in when p='1' else 'X';
18
     sum <= p xor carry_in;</pre>
19
20
   end Behavioral;
```

### 1.2 Schematica

Il codice precedente ha generato in Vivado la schematica riportata in Figure 1. Da notare la creazione di RTL\_MUX causata dal blocco condizionale when else;




Figure 1: Circuito Logico del Full Adder

### 1.3 Testbench

Essendo presenti 3 entrate e quindi sole  $2^3=8$  possibli combinazioni, si è deciso di testare ogni caso possibile. Sono stati implementati anche gli statement assert per verificare la correttezza degli output e quindi eseguire dei test.

```
2: Test Full-Adder
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity testbench_fulladder is
   end testbench_fulladder;
   architecture Behavioral of testbench_fulladder is
     component fulladder_1bit is
9
       Port (
          A : in STD_LOGIC;
10
         B : in STD_LOGIC;
11
          carry_in : in STD_LOGIC;
          carry_out : out STD_LOGIC;
13
          sum : out STD_LOGIC);
14
       end component;
16
17
     signal Ia, Ib, Icin, Ocout, Osum: STD_LOGIC;
18
     CUT: fulladder_1bit port map (Ia,Ib,Icin,Ocout,Osum);
19
     process begin
20
```

```
--Test 1: A = 0, B = 0, carry_in = 0
21
       Ia <= '0'; Ib <= '0'; Icin <= '0';</pre>
22
23
       wait for 10ns;
        assert (Osum = '0' and Ocout = '0') report "Test 1 Fallito" severity
24
           error;
25
       --Test 2: A = 0, B = 0, carry_in = 1
26
       Ia <= '0'; Ib <= '0'; Icin <= '1';</pre>
27
       wait for 10ns;
28
       assert (Osum = '1' and Ocout = '0') report "Test 2 Fallito" severity
29
           error;
30
       --Test 3: A = 1, B = 0, carry_in = 0
31
       Ia <= '1'; Ib <= '0'; Icin <= '0';</pre>
32
       wait for 10ns;
33
       assert (Osum = '1' and Ocout = '0') report "Test 3 Fallito" severity
34
           error;
35
       --Test 4: A = 1, B = 0, carry_in = 1
36
       Ia <= '1'; Ib <= '0'; Icin <= '1';</pre>
37
       wait for 10ns;
38
       assert (Osum = '0' and Ocout = '1') report "Test 4 Fallito" severity
39
           error;
40
       --Test 5: A = 0, B = 1, carry_in = 0
41
       Ia <= '0'; Ib <= '1'; Icin <= '0';</pre>
42
       wait for 10ns;
43
       assert (Osum = '1' and Ocout = '0') report "Test 5 Fallito" severity
44
           error;
       --Test 6: A = 0, B = 1, carry_in = 1
46
       Ia <= '0'; Ib <= '1'; Icin <= '1';
47
       wait for 10ns;
48
       assert (Osum = '0' and Ocout = '1') report "Test 6 Fallito" severity
49
           error;
       --Test 7: A = 1, B = 1, carry_in = 0
51
       Ia <= '1'; Ib <= '1'; Icin <= '0';</pre>
       wait for 10ns;
53
       assert (Osum = '0' and Ocout = '1') report "Test 7 Fallito" severity
54
           error;
56
       --Test 8: A = 1, B = 1, carry_in = 1
       Ia <= '1'; Ib <= '1'; Icin <= '1';</pre>
57
       wait for 10ns;
58
       assert (Osum = '1' and Ocout = '1') report "Test 8 Fallito" severity
59
           error;
60
     end process;
61
   end Behavioral;
```

# 1.4 Simulazione

Il risultato della testbench sopra indicata è illustrato nella seguente simulazione:



Figure 2: Simulazione Full Adder

## 2 Ripple-Carry Adder a 4 bit

## 2.1 Implementazione

L'addizionatore a propagazione del riporto conta al suo interno 4 full adder a 1 bit che lavorano insieme, il *carry\_out* finale viene salvato.

```
3: Codice Ripple Carry
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity ripplecarry_4bit is
     Port ( A_4 : in STD_LOGIC_VECTOR (3 downto 0);
       B_4 : in STD_LOGIC_VECTOR (3 downto 0);
       carry_in : in STD_LOGIC;
       carry_out : out STD_LOGIC;
       sum_4 : out STD_LOGIC_VECTOR (3 downto 0));
9
   end ripplecarry_4bit;
10
11
   architecture Behavioral of ripplecarry_4bit is
12
     component fulladder_1bit is
13
       Port (
14
         A : in STD_LOGIC;
16
         B : in STD_LOGIC;
17
         carry_in : in STD_LOGIC;
         carry_out : out STD_LOGIC;
18
         sum : out STD_LOGIC);
19
     end component;
20
21
     signal sum, carry: STD_LOGIC_VECTOR(3 downto 0);
22
23
     fa0: fulladder_1bit PORT MAP( A_4(0), B_4(0), carry_in, carry(0), sum_4
24
         (0));
     fal: fulladder_1bit PORT MAP( A_4(1), B_4(1), carry(0), carry(1), sum_4
25
         (1));
     fa2: fulladder_1bit PORT MAP( A_4(2), B_4(2), carry(1), carry(2), sum_4
     fa3: fulladder_1bit PORT MAP( A_4(3), B_4(3), carry(2), carry(3), sum_4
         (3));
     carry_out <= carry(3);</pre>
   end Behavioral;
```

### 2.2 Schematica




Figure 3: Circuito Logico del Ripple Carry Adder

### 2.3 TestBench

Nella fase di testing essendo impossibile testare ogni caso sono stati implementati i test soltanto di alcune situazioi notevoli.

```
4: Codice Ripple Carry
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity testbench_ripplecarry is
   end testbench_ripplecarry;
   architecture Behavioral of testbench_ripplecarry is
     component ripplecarry_4bit is
       Port (
       A_4 : in STD_LOGIC_VECTOR (3 downto 0);
10
       B_4 : in STD_LOGIC_VECTOR (3 downto 0);
11
       carry_in : in STD_LOGIC;
        carry_out : out STD_LOGIC;
13
        sum_4 : out STD_LOGIC_VECTOR (3 downto 0));
14
     end component;
15
16
     signal Ia, Ib, Osum: std_logic_vector (3 downto 0);
17
     signal Icin,Ocout:std_logic;
18
19
20
     CUT: ripplecarry_4bit port map (Ia,Ib,Icin,Ocout ,Osum);
21
22
     process begin
        --Test 1: caso base, A = 0, B = 0, carry = 0
       Ia <= "0000"; Ib <= "0000"; Icin <= '0';</pre>
24
       wait for 10ns;
25
```

```
assert ( Osum = "0000" and Ocout = '0') report "Test case 1 Failed"
26
           severity error;
27
28
        --Test 2: A = 1, B = 1, carry = 0
       Ia <= "0001"; Ib <= "0001"; Icin <= '0';
29
       wait for 10ns;
30
        assert ( Osum = "0010" and Ocout = '0') report "Test case 2 Failed"
31
           severity error;
        --Test case 3: A = 0101, B = 0011, carry_in = 0
       Ia <= "0101"; Ib <= "0011"; Icin <= '0';</pre>
34
       wait for 10 ns;
35
       assert (Osum = "1000" and Ocout= '0') report "Test case 3 failed";
36
37
       -- Test case 4: A = 1111, B = 0001, carry_in = 0
38
       Ia <= "1111"; Ib <= "0001"; Icin <= '0';</pre>
39
40
       wait for 10 ns;
        assert (Osum = "0000" and Ocout = '1') report "Test case 4 failed"
41
           severity error;
42
       -- Test case 5: Ia = 1111, Ib = 1111, cin = 0
43
       Ia <= "1111"; Ib <= "1111"; Icin <= '0';</pre>
44
       wait for 10 ns;
        assert (Osum = "1110" and Ocout = '1') report "Test case 5 failed"
46
           severity error;
47
       -- Test case 6: Ia = 1010, Ib = 0101, cin = 1
48
       Ia <= "1010"; Ib <= "0101"; Icin <= '1';</pre>
49
50
       wait for 10 ns;
        assert (Osum = "0000" and Ocout = '1') report "Test case 6 failed"
51
           severity error;
52
        -- Test case 7: Ia = 1001, Ib = 1001, cin = 0
       Ia <= "1001"; Ib <= "1001"; Icin <= '0';</pre>
54
       wait for 10 ns;
       assert (Osum = "0010" and Ocout = '1') report "Test case 7 failed"
           severity error;
57
       -- Test case 8: Ia = 0110, Ib = 1001, cin = 1
58
       Ia <= "0110"; Ib <= "1001"; Icin <= '1';</pre>
       wait for 10 ns;
60
        assert (Osum = "0000" and Ocout = '1') report "Test case 8 failed"
61
           severity error;
62
        end process;
63
   end Behavioral;
```

#### 2.4 Simulatione

Il risultato della testbench sopra indicata è illustrato nella seguente simulazione:



Figure 4: Simulazione Ripple Carry

## 3 Carry-Select Adder

## 3.1 Implementazione

Nella fase iniziale vengono istanziati i vari addizionatori Ripple Carry con le loro varianti con carry\_in '0' e '1', con il costrutto when else viene selezionato quale risultato delle somme è quello da utilizzare, la variabile che ha il ruolo di selezionatore è carry\_selector che è assegnata al valore del riporto dell'addizionatore precedente, è una variabile shared perché deve essere acceduta in più di un processo. Si è optato per una assegnazione di tipo dichiarativa piuttosto che posizionale, producendo un codice più lungo ma anche più robusto. Per il risultato si è deciso di utilizzare un vettore di STD\_LOGIC a 17 bit piuttosto che a 16 allo scopo di prevenire l'overflow.

```
5: Codice Carry Select
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
   entity carry_select_16bit is
 4
5
     Port (
        A : in STD_LOGIC_VECTOR (15 downto 0);
       B : in STD_LOGIC_VECTOR (15 downto 0);
        carry_in_start: in STD_LOGIC;
        sum : out STD_LOGIC_VECTOR (16 downto 0);
9
   end carry_select_16bit;
11
   architecture Behavioral of carry_select_16bit is
13
     component ripplecarry_4bit is
14
        Port (
          A_4 : in STD_LOGIC_VECTOR (3 downto 0);
          B_4 : in STD_LOGIC_VECTOR (3 downto 0);
17
          carry_in : in STD_LOGIC;
18
19
          carry_out : out STD_LOGIC;
          sum_4 : out STD_LOGIC_VECTOR (3 downto 0));
20
     end component;
21
22
     shared variable carry_selector: STD_LOGIC;
     signal carry_start: STD_LOGIC;
     signal carry0, carry1: STD_LOGIC_VECTOR(2 downto 0);
25
     signal sum_0, sum_1: STD_LOGIC_VECTOR(12 downto 0);
26
27
   begin
28
     ripplecarry_0_0: ripplecarry_4bit PORT MAP (
29
        A_4 \Rightarrow A(3 \text{ downto } 0),
30
31
       B_4 \Rightarrow B(3 \text{ downto } 0),
32
        carry_in => carry_in_start,
        carry_out => carry_start,
```

```
sum_4 => sum(3 downto 0));
34
35
36
      ripplecarry1_0: ripplecarry_4bit PORT MAP (
37
        A_4 => A(7 \text{ downto } 4),
        B_4 \Rightarrow B(7 \text{ downto } 4),
38
        carry_in => '0',
39
        carry_out => carry0(0),
40
        sum_4 => sum_0(3 downto 0));
41
      ripplecarry1_1: ripplecarry_4bit PORT MAP (
42
        A_4 \Rightarrow A(7 \text{ downto } 4),
        B_4 \Rightarrow B(7 \text{ downto } 4),
44
        carry_in => '1',
45
        carry_out => carry1(0),
46
        sum_4 => sum_1(3 downto 0));
47
48
49
      ripplecarry2_0: ripplecarry_4bit PORT MAP (
50
        A_4 \Rightarrow A(11 \text{ downto } 8),
        B_4 \Rightarrow B(11 \text{ downto } 8),
51
        carry_in => '0',
52
        carry_out => carry0(1),
        sum_4 => sum_0(7 downto 4));
54
      ripplecarry2_1: ripplecarry_4bit PORT MAP (
55
        A_4 => A(7 \text{ downto } 4),
        B_4 \Rightarrow B(7 \text{ downto } 4),
        carry_in => '1',
58
        carry_out => carry1(1),
59
        sum_4 => sum_1(7 downto 4));
60
61
62
      ripplecarry3_0: ripplecarry_4bit PORT MAP (
63
        A_4 => A(15 \text{ downto } 12),
        B_4 => B(15 \text{ downto } 12),
64
        carry_in => '0',
65
        carry_out => carry0(2),
66
        sum_4 => sum_0(11 downto 8));
67
      ripplecarry3_1: ripplecarry_4bit PORT MAP (
68
        A_4 => A(15 \text{ downto } 12),
        B_4 => B(15 \text{ downto } 12),
70
        carry_in => '1',
71
        carry_out => carry1(2),
72
        sum_4 => sum_1(11 downto 8));
73
74
75
      process(carry_start, sum_0, sum_1, carry_start) begin
        case carry_start is
          when '0' =>
77
             sum( 7 downto 4 ) <= sum_0(3 downto 0);</pre>
78
             carry_selector := carry0(0);
79
          when others =>
80
             sum( 7 downto 4 ) <= sum_1(3 downto 0);</pre>
81
             carry_selector := carry1(0);
        end case;
83
84
        case carry_selector is
85
          when '0' =>
86
             sum( 11 downto 8 ) <= sum_0(7 downto 4);</pre>
87
88
             carry_selector := carry0(1);
89
          when others =>
             sum( 11 downto 8 ) <= sum_1(7 downto 4);</pre>
```

```
carry_selector := carry1(1);
91
92
        end case;
94
        case carry_selector is
           when '0' =>
95
             sum( 15 downto 12 ) <= sum_0(11 downto 8);</pre>
96
             carry_selector := carry0(2);
97
           when others =>
98
             sum( 15 downto 12 ) <= sum_1(11 downto 8);</pre>
99
             carry_selector := carry1(2);
         end case;
101
          sum(16) <= carry_selector;</pre>
      end process;
    end Behavioral;
104
```

### 3.2 Schematica

La schematica del carry select adder comprende 7 ripplecarry adder a 4 bit e 6 multiplexer. Degno di nota è che nel codice non è presente alcun multiplexer, questi vengono infatti generati automaticamente a partire dalle istruzioni condizionali.




Figure 5: Circuito Logico del Carry Select Adder

### 3.3 Testbench

Discorso analogo a quello del Ripple Carry Adder.

```
6: Codice Carry Select

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity testbench_carryselect is
5 end testbench_carryselect;
6
7 architecture Behavioral of testbench_carryselect is
```

```
component carry_select_16bit is
8
9
      Port (
10
         A : in STD_LOGIC_VECTOR (15 downto 0);
11
         B : in STD_LOGIC_VECTOR (15 downto 0);
         carry_in_start: in STD_LOGIC;
12
         sum : out STD_LOGIC_VECTOR (16 downto 0));
     end component;
14
     signal Ia, Ib: STD_LOGIC_VECTOR (15 downto 0);
15
     signal Os: STD_LOGIC_VECTOR (16 downto 0);
     signal Icin: STD_LOGIC;
18
   begin
     CUT: carry_select_16bit port map(Ia,Ib,Icin,Os);
19
20
21
     process begin
      22
23
      Ia <= (others => '0');
      Ib <= (others => '0');
      Icin <= '0';</pre>
25
      wait for 10 ns;
26
       assert (Os = "00000000000000000")
27
      report "Test 1 Fallito: La somma di zero deve essere zero." severity
28
          error;
       Ia <= (others => '0');
31
       Ib <= (others => '0');
32
       Icin <= '1';</pre>
33
       wait for 10 ns;
34
       assert (Os = "00000000000000001")
35
36
       report "Test 2 Fallito: La somma di zero e riporto deve essere uno."
          severity error;
37
       -- Test 3: A = 01111111111111111, B = 000000000000001, carry_in = 0
38
      Ia <= "0111111111111111"; -- 32767</pre>
39
      Ib <= "000000000000001"; -- 1
40
       Icin <= '0';</pre>
41
       wait for 10 ns;
       assert (Os = "1000000000000000")
43
       report "Test 3 Fallito: Somma deve essere 32768 (overflow positivo)."
44
          severity error;
45
       -- Test 4: A = 01111111111111111, B = 0111111111111111, carry_in = 0
46
47
       Ia <= "0111111111111111"; -- 32767
       Ib <= "0111111111111111"; -- 32767
       Icin <= '0';</pre>
49
       wait for 10 ns;
50
       assert (Os = "11111111111111110")
       report "Test 4 Fallito: Somma deve essere 65534 (overflow positivo)."
52
          severity error;
       -- Test 5: A = 00000000000000001, B = 00000000000001, carry_in = 1
54
      Ia <= "000000000000001"; -- 1</pre>
       Ib <= "00000000000001"; -- 1</pre>
56
      Icin <= '1';</pre>
57
      wait for 10 ns;
58
       assert (Os = "00000000000000011") report "Test 5 Fallito: Somma deve
          essere 3 con riporto." severity error;
```

```
60
       -- Test 6: A = 00000000000000000, B = 111111111111111111, carry_in = 0
61
62
       Ia <= "000000000000000000";</pre>
63
       Ib <= "111111111111111";</pre>
       Icin <= '0';</pre>
64
       wait for 10 ns;
65
       assert (Os = "0111111111111111") report "Test 6 Fallito: Somma deve
66
          essere 65535." severity error;
       Ia <= "111111111111111"; -- 65535
69
       Ib <= "1111111111111111"; -- 65535
70
       Icin <= '1';</pre>
71
       wait for 10 ns;
72
       assert (Os = "11111111111111110")
73
74
       report "Test 7 Fallito: Somma deve essere 65535 con overflow e riporto
          ." severity error;
75
       -- Test 8: A = 11111111111111111, B = 000000000000001, carry_in = 0
76
       Ia <= "1111111111111111"; -- 65535
       Ib <= "000000000000001";</pre>
       Icin <= '0';</pre>
       wait for 10 ns;
       assert (Os = "10000000000000000") report "Test 8 Fallito: Somma deve
81
          essere 0 (overflow)." severity error;
82
       --Test Finiti
83
       report "Tutti i test sono stati completati con successo!" severity
84
          note;
85
     end process;
   end Behavioral;
```

## 3.4 Simulazione

Il risultato della testbench sopra indicata è illustrato nella seguente simulazione:



Figure 6: Simulazione Carry Select