## Mini ALU

#### Relazione di progetto

#### Studenti:

```
Frega Umberto 239527, frgmrt04a051353d@studenti.unical.it;
Napoli Leonardo 234364, npllrd02s30d086@studenti.unical.it;
Codice Sorgente
```

Il progetto assegnato consiste nel progettare ed implementare una mini alu, capace di fare addizioni e sottrazioni, tramite linguaggio VHDL. Per la progettazione del sistema si è deciso di utilizzare un pattern comportamentale, andando quindi a definire il comportamento del sistema in base a determinate condizioni, oltretutto si è optato per l'utilizzo del tipo  $STD\_LOGIC$  e quindi  $STD\_LOGIC\_VECTOR$  per una maggiore flessibilità e maggiori funzionalità.

Il primo passo della progettazione è stato definire la politica tramite la quale la mini ALU potesse cambiare tra addizione e sottrazione. A questo proposito si è deciso di mantenere un singolo adder, ma cambiare il segno del secondo operando.

#### 1 Adder

## 1.1 Implementazione

La componente di base del sistema è un carry look-ahead adder, che genera quindi vari segnali generate e propagate a seconda del numero di bit degli operandi. Riportiamo di seguito il codice dell'adder con caso di default con 4 bit.

```
1: Codice carry look-ahead adder
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.ALL;
   entity generic_adder is
5
       generic (bit_number : INTEGER := 4);
6
       Port ( A_adder, B_adder: in STD_LOGIC_VECTOR (bit_number-1 downto 0);
             cin : in STD_LOGIC;
             sum : out STD_LOGIC_VECTOR (bit_number downto 0));
9
  end generic_adder;
10
11
   architecture Behavioral of generic_adder is
12
        signal p,g : STD_LOGIC_VECTOR (bit_number downto 0);
       signal carry : STD_LOGIC_VECTOR (bit_number+1 downto 0);
14
   begin
       carry(0) <= cin
16
       p_g: for i in 0 to bit_number generate
17
            p_gMSB: if (i=bit_number) generate
18
                p(i) <= A_adder(bit_number-1) xor B_adder(bit_number-1);</pre>
19
                g(i) <= A_adder(bit_number-1) and B_adder(bit_number-1);
20
21
            end generate;
            p_gLSB: if i<bit_number generate</pre>
22
                p(i) <= A_adder(i) xor B_adder(i);</pre>
```

```
g(i) <= A_adder(i) and B_adder(i);
end generate;
carry(i+1) <= (g(i) or (p(i) and carry(i)));
sum(i) <= carry(i) xor p(i);
end generate;
end Behavioral;</pre>
```

# 1.2 Schematica

Il codice precedente con bit number 4, 8 e 16 ha generato in vivado le schematiche riportate rispettivamente in Figure 1, Figure 2, Figure 3.




Figure 1: Adder a 4 bit

Figure 2: Adder a 8 bit




Figure 3: Adder a 16 bit

# 2 Mini ALU

#### 2.1 Implementazione

La mini ALU progettata presenta al suo interno un solo adder, preceduto da un multiplexer, che in base al bit di controllo C decide se dare in output B oppure il risultato di B invertito. Nell'adder poi, oltre ad A ed al valore calcolato di B, verrà introdotto il valore di C stesso, completando il complemento a 2 in caso di necessità, non apportando cambiamenti altrimenti.

```
2: Codice Mini ALU
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity mini_alu is
     generic (bit_number : INTEGER := 4);
       Port (A,B: in STD_LOGIC_VECTOR (bit_number-1 downto 0);
6
               C : in STD_LOGIC;
               output : out STD_LOGIC_VECTOR (bit_number downto 0));
   end mini_alu;
9
10
   architecture Behavioral of mini_alu is
11
     component generic_adder is
12
13
       generic (bit_number:INTEGER := 4);
         Port (
14
            A_adder, B_adder : in STD_LOGIC_VECTOR (bit_number-1 downto 0);
            cin : in STD_LOGIC;
16
            sum : out STD_LOGIC_VECTOR (bit_number downto 0));
17
     end component;
18
19
   signal B_internal: STD_LOGIC_VECTOR (bit_number - 1 downto 0);
20
   signal carry_in: STD_LOGIC;
21
23
   begin
24
     process(A, B, C) begin
25
26
        case C is
          when '0' =>
27
          B_internal <= B;</pre>
28
29
          when others =>
30
          B_internal <= STD_LOGIC_VECTOR(not B);</pre>
31
       end case;
33
     end process;
34
35
   generic_adder_alu: generic_adder
36
          GENERIC MAP (bit_number => bit_number)
37
          PORT MAP (
38
39
          A_adder => A,
          B_adder => B_internal,
40
          cin => C,
41
          sum => output);
42
   end Behavioral;
```

Possiamo trovare la schematica risultante nella Figure 4




Figure 4: Circuito Logico del mini ALU

#### 2.2 TestBench

I test sono stati svolti in tutti i casi possibili, dando un tempo di 10 ns per ogni caso, con un tempo totale in nanosecondi:

$$2^{2n+1} \times 10 \tag{1}$$

```
3: Codice test
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.all;
   entity mini_alu_testbench is
        generic (n: integer := 4);
   end mini_alu_testbench;
   architecture Behavioral of mini_alu_testbench is
        component mini_alu is
10
        --generic (n : INTEGER := 4);
       Port ( A,B : in STD_LOGIC_VECTOR (n-1 downto 0);
               C : in STD_LOGIC;
               output : out STD_LOGIC_VECTOR (n downto 0));
14
        end component;
16
       constant min_value : integer := -(2**(n-1));
17
        constant max_value : integer := (2**(n-1))-1;
18
19
        signal Ia,Ib: STD_LOGIC_VECTOR (n-1 downto 0);
20
        signal Ic: STD_LOGIC;
21
        signal Ooutput: STD_LOGIC_VECTOR(n downto 0);
22
23
        CUT: mini_alu port map(Ia,Ib,Ic, Ooutput);
24
       process
25
        begin
26
          external: for i in min_value to max_value loop
27
              Ia <= (STD_LOGIC_VECTOR((TO_SIGNED(i,n))));</pre>
              internal: for j in min_value to max_value loop
                Ic <= '0';
30
                Ib <= (STD_LOGIC_VECTOR((TO_SIGNED(j,n))));</pre>
31
                wait for 10ns;
```

```
Ic <= '1';

wait for 10ns;

end loop internal;

end loop external;

end process;

end Behavioral;
```

# 2.3 Simulazione

Sono state effettuate simulazioni behavioural e post-implementation. Vediamole, evidenziandone le differenze.

### 2.4 Behavioural




Figure 5: Fine del primo input behavioural




Figure 6: Inizio del secondo input behavioural