Mini ALU

Relazione di progetto

Studenti:

```
Frega Umberto 239527, frgmrt04a051353d@studenti.unical.it;
Napoli Leonardo 234364, npllrd02s30d086@studenti.unical.it;
Codice Sorgente
```

Il progetto assegnato consiste nel progettare ed implementare una mini alu, capace di fare addizioni e sottrazioni, tramite linguaggio VHDL. Per la progettazione del sistema si è deciso di utilizzare un pattern comportamentale, andando quindi a definire il comportamento del sistema in base a determinate condizioni, oltretutto si è optato per l'utilizzo del tipo STD_LOGIC e quindi STD_LOGIC_VECTOR per una maggiore flessibilità e maggiori funzionalità.

Il primo passo della progettazione è stato definire la politica tramite la quale la mini ALU potesse cambiare tra addizione e sottrazione. A questo proposito si è deciso di mantenere un singolo adder, ma cambiare il segno del secondo operando.

1 Adder

1.1 Implementazione

La componente di base del sistema è un carry look-ahead adder, che genera quindi vari segnali generate e propagate a seconda del numero di bit degli operandi. Riportiamo di seguito il codice dell'adder con caso di default con 4 bit.

```
1: Codice adder
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   library work;
   use work.constants.all;
   entity generic_adder is
       generic (bit_number : INTEGER := nbit);
       Port ( A_adder, B_adder: in STD_LOGIC_VECTOR (bit_number-1 downto 0);
             cin : in STD_LOGIC;
9
             sum : out STD_LOGIC_VECTOR (bit_number downto 0));
10
   end generic_adder;
11
   architecture Behavioral of generic_adder is
13
        signal p,g : STD_LOGIC_VECTOR (bit_number downto 0);
14
        signal carry : STD_LOGIC_VECTOR (bit_number+1 downto 0);
15
16
17
       carry(0) <= cin;</pre>
       p_g: for i in 0 to bit_number generate
18
            p_gMSB: if (i=bit_number) generate
19
                p(i) <= A_adder(bit_number-1) xor B_adder(bit_number-1);</pre>
20
                g(i) <= A_adder(bit_number-1) and B_adder(bit_number-1);
21
            end generate;
23
            p_gLSB: if i<bit_number generate
```

```
p(i) <= A_adder(i) xor B_adder(i);
g(i) <= A_adder(i) and B_adder(i);
end generate;
carry(i+1) <= (g(i) or (p(i) and carry(i)));
sum(i) <= carry(i) xor p(i);
end generate;
end Behavioral;</pre>
```

1.2 Schematica

Il codice precedente con bit number 4, 8 e 16 ha generato in vivado le schematiche riportate rispettivamente in Figure 1, Figure 2, Figure 3.




Figure 1: Adder a 4 bit

Figure 2: Adder a 8 bit




Figure 3: Adder a 16 bit

2 Mini ALU

2.1 Implementazione

La mini ALU progettata presenta al suo interno un solo adder, preceduto da un multiplexer, che in base al bit di controllo C decide se dare in output B oppure il risultato di B invertito. Nell'adder poi, oltre ad A ed al valore calcolato di B, verrà introdotto il valore di C stesso, completando il complemento a 2 in caso di necessità, non apportando cambiamenti altrimenti.

```
2: Codice Mini ALU
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   library work;
   use work.constants.all;
   entity mini_alu is
6
7
     generic (bit_number : INTEGER := nbit);
       Port (A,B: in STD_LOGIC_VECTOR (bit_number-1 downto 0);
               C : in STD_LOGIC;
9
               output : out STD_LOGIC_VECTOR (bit_number downto 0));
10
   end mini_alu;
11
12
13
   architecture Behavioral of mini_alu is
     component generic_adder is
14
       generic (bit_number:INTEGER := nbit);
         Port (
16
            A_adder, B_adder: in STD_LOGIC_VECTOR (bit_number-1 downto 0);
17
            cin : in STD_LOGIC;
           sum : out STD_LOGIC_VECTOR (bit_number downto 0));
19
     end component;
20
21
  signal B_internal: STD_LOGIC_VECTOR (bit_number-1 downto 0);
22
   signal carry_in: STD_LOGIC;
23
24
25
   begin
     process(A, B, C) begin
26
       case C is
27
          when '0' =>
28
         B_internal <= B;
29
30
         when others =>
31
          B_internal <= STD_LOGIC_VECTOR(not B);</pre>
       end case;
34
     end process;
35
36
   generic_adder_alu: generic_adder
37
         GENERIC MAP (bit_number => bit_number)
38
39
         PORT MAP (
         A_adder => A,
40
         B_adder => B_internal,
41
         cin => C,
42
         sum => output);
43
   end Behavioral
```

Possiamo trovare la schematica risultante nella Figure 4




Figure 4: Circuito Logico del mini ALU

2.2 TestBench

I test sono stati svolti in tutti i casi possibili, dando un tempo di 10 ns per ogni caso, con un tempo totale in nanosecondi:

$$2^{2n+1} \times 10 \tag{1}$$

```
3: Codice test
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.all;
   library work;
   use work.constants.all;
   entity mini_alu_testbench is
        generic (bit_number: integer := nbit);
   end mini_alu_testbench;
   architecture Behavioral of mini_alu_testbench is
11
        component mini_alu is
12
        generic (bit_number : INTEGER := nbit);
       Port ( A,B : in STD_LOGIC_VECTOR (bit_number -1 downto 0);
14
               C : in STD_LOGIC;
15
               output : out STD_LOGIC_VECTOR (bit_number downto 0));
16
       end component;
17
        constant min_value : integer := -(2**(bit_number-1));
19
        constant max_value : integer := (2**(bit_number-1))-1;
20
21
        signal Ia, Ib: STD_LOGIC_VECTOR (bit_number-1 downto 0);
        signal Ic: STD_LOGIC;
23
        signal Ooutput: STD_LOGIC_VECTOR(bit_number downto 0);
24
25
       CUT: mini_alu port map(Ia,Ib,Ic, Ooutput);
26
27
        process
        begin
28
         external: for i in min_value to max_value loop
29
              Ia <= (STD_LOGIC_VECTOR((TO_SIGNED(i,bit_number))));</pre>
30
              internal: for j in min_value to max_value loop
31
```

```
Ic <= '0';
32
                 Ib <= (STD_LOGIC_VECTOR((TO_SIGNED(j,bit_number))));</pre>
                 wait for 10ns;
34
35
                    <= '1';
                 wait for 10ns;
36
             end loop internal;
37
           end loop external;
38
39
        end process;
   end Behavioral;
```

2.3 Simulatione

Sono state effettuate simulazioni behavioural e post-implementation. Vediamole, evidenziandone le differenze.

2.4 4 bit

Per prime analizziamo le simulazioni nel caso del circuito a 4 bit. Per semplicita verranno riportate solo le immagini di alcuni momenti salienti della simulazione




Figure 5: Cambio di Ic

Possiamo notare come la simulazione in Figure~5 restituisca i dati corretti senza nessun delay. Vediamo ora la stessa situazione in un'implementazione reale.

Degna di nota la prima differenza mostrata in Figure 6, nonostante gli input vengano dati al tempo iniziale 0, sono necessari 3,738 ns affinche il circuito produca il primo risultato utile.

Ancora, affinchè il risultato del cambio di valore di C possa essere utilizzato sono necessari 3,948 ns, come si vede in Figure 7

Da Figure 8 notiamo che l'implementazione del circuito, sebbene non presenti un clock, non produce problemi significativi dal punto di vista della temperatura, grazie al basso numero di bit da calcolare.




Figure 6: Fine output non definito




Figure 7: Cambio di C




Figure 8: Junction Temperature e Total Power

2.5 8 bit

Analizziamo ora le simulazioni ottenute nel caso di circuito a 8 bit