

Mini ALU

Relazione di progetto

Studenti:

Frega Umberto 239527, frgmrt04a051353d@studenti.unical.it;

Napoli Leonardo 234364, np11rd02s30d086@studenti.unical.it;

Codice Sorgente

Il progetto assegnato consiste nel progettare ed implementare una mini alu, capace di fare addizioni e sottrazioni, tramite linguaggio VHDL. Per la progettazione del sistema si è deciso di utilizzare un pattern comportamentale, andando quindi a definire il comportamento del sistema in base a determinate condizioni, oltretutto si è optato per l'utilizzo del tipo *STD_LOGIC* e quindi *STD_LOGIC_VECTOR* per una maggiore flessibilità e maggiori funzionalità.

Il primo passo della progettazione è stato definire la politica tramite la quale la mini ALU potesse cambiare tra addizione e sottrazione. A questo proposito si è deciso di mantenere un singolo adder, ma cambiare il segno del secondo operando.

1 Adder

1.1 Implementazione

Come componente di base del sistema si è optato per un semplice full-adder. A causa della decisione di approcciare il problema in maniera comportamentale piuttosto che strutturale già nel caso base possiamo vedere l'utilizzo di un assegnamento della variabile *carry_out* tramite condizioni.

1: Codice Full-Adder

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity fulladder_1bit is
5      Port (
6          A : in STD_LOGIC;
7          B : in STD_LOGIC;
8          carry_in : in STD_LOGIC;
9          carry_out : out STD_LOGIC;
10         sum : out STD_LOGIC);
11 end fulladder_1bit;
12
13 architecture Behavioral of fulladder_1bit is
14     signal p: STD_LOGIC;
15 begin
16     p <= A xor B;
17     carry_out <= A when p='0' else
18         carry_in when p='1' else 'X';
19     sum <= p xor carry_in;
20
21 end Behavioral;
```

1.2 Schematica

Il codice precedente ha generato in Vivado la schematica riportata in *Figure 1*. Da notare la creazione di RTL_MUX causata dal blocco condizionale *when else*;




Figure 1: Circuito Logico del Full Adder

1.3 Testbench

Essendo presenti 3 entrate e quindi sole $2^3 = 8$ possibili combinazioni, si è deciso di testare ogni caso possibile. Sono stati implementati anche gli statement *assert* per verificare la correttezza degli output e quindi eseguire dei test.

2: Test Full-Adder

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity testbench_fulladder is
5  end testbench_fulladder;
6
7  architecture Behavioral of testbench_fulladder is
8      component fulladder_1bit is
9          Port (
10             A : in STD_LOGIC;
11             B : in STD_LOGIC;
12             carry_in : in STD_LOGIC;
13             carry_out : out STD_LOGIC;
14             sum : out STD_LOGIC);
15      end component;
16
17      signal Ia,Ib,Icin,Ocout,Osum: STD_LOGIC;
18  begin
19      CUT: fulladder_1bit port map (Ia,Ib,Icin,Ocout,Osum);
20      process begin
```

```

21  --Test 1: A = 0, B = 0, carry_in = 0
22  Ia <= '0'; Ib <= '0'; Icin <= '0';
23  wait for 10ns;
24  assert (Osum = '0' and Ocout = '0') report "Test 1 Fallito" severity
    error;
25
26  --Test 2: A = 0, B = 0, carry_in = 1
27  Ia <= '0'; Ib <= '0'; Icin <= '1';
28  wait for 10ns;
29  assert (Osum = '1' and Ocout = '0') report "Test 2 Fallito" severity
    error;
30
31  --Test 3: A = 1, B = 0, carry_in = 0
32  Ia <= '1'; Ib <= '0'; Icin <= '0';
33  wait for 10ns;
34  assert (Osum = '1' and Ocout = '0') report "Test 3 Fallito" severity
    error;
35
36  --Test 4: A = 1, B = 0, carry_in = 1
37  Ia <= '1'; Ib <= '0'; Icin <= '1';
38  wait for 10ns;
39  assert (Osum = '0' and Ocout = '1') report "Test 4 Fallito" severity
    error;
40
41  --Test 5: A = 0, B = 1, carry_in = 0
42  Ia <= '0'; Ib <= '1'; Icin <= '0';
43  wait for 10ns;
44  assert (Osum = '1' and Ocout = '0') report "Test 5 Fallito" severity
    error;
45
46  --Test 6: A = 0, B = 1, carry_in = 1
47  Ia <= '0'; Ib <= '1'; Icin <= '1';
48  wait for 10ns;
49  assert (Osum = '0' and Ocout = '1') report "Test 6 Fallito" severity
    error;
50
51  --Test 7: A = 1, B = 1, carry_in = 0
52  Ia <= '1'; Ib <= '1'; Icin <= '0';
53  wait for 10ns;
54  assert (Osum = '0' and Ocout = '1') report "Test 7 Fallito" severity
    error;
55
56  --Test 8: A = 1, B = 1, carry_in = 1
57  Ia <= '1'; Ib <= '1'; Icin <= '1';
58  wait for 10ns;
59  assert (Osum = '1' and Ocout = '1') report "Test 8 Fallito" severity
    error;
60
61  end process;
62  end Behavioral;

```

1.4 Simulazione

Il risultato della testbench sopra indicata è illustrato nella seguente simulazione:




Figure 2: Simulazione Full Adder

2 Ripple-Carry Adder a 4 bit

2.1 Implementazione

L'addizionatore a propagazione del riporto conta al suo interno 4 full adder a 1 bit che lavorano insieme, il *carry_out* finale viene salvato.

3: Codice Ripple Carry

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity ripplecarry_4bit is
5      Port ( A_4 : in STD_LOGIC_VECTOR (3 downto 0);
6            B_4 : in STD_LOGIC_VECTOR (3 downto 0);
7            carry_in : in STD_LOGIC;
8            carry_out : out STD_LOGIC;
9            sum_4 : out STD_LOGIC_VECTOR (3 downto 0));
10 end ripplecarry_4bit;
11
12 architecture Behavioral of ripplecarry_4bit is
13     component fulladder_1bit is
14         Port (
15             A : in STD_LOGIC;
16             B : in STD_LOGIC;
17             carry_in : in STD_LOGIC;
18             carry_out : out STD_LOGIC;
19             sum : out STD_LOGIC);
20     end component;
21
22     signal sum, carry: STD_LOGIC_VECTOR(3 downto 0);
23 begin
24     fa0: fulladder_1bit PORT MAP( A_4(0), B_4(0), carry_in, carry(0), sum_4
25                                     (0) );
26     fa1: fulladder_1bit PORT MAP( A_4(1), B_4(1), carry(0), carry(1), sum_4
27                                     (1) );
28     fa2: fulladder_1bit PORT MAP( A_4(2), B_4(2), carry(1), carry(2), sum_4
29                                     (2) );
30     fa3: fulladder_1bit PORT MAP( A_4(3), B_4(3), carry(2), carry(3), sum_4
31                                     (3) );
32     carry_out <= carry(3);
33 end Behavioral;
```

2.2 Schematica




Figure 3: Circuito Logico del Ripple Carry Adder

2.3 TestBench

Nella fase di testing essendo impossibile testare ogni caso sono stati implementati i test soltanto di alcune situazioni notevoli.

4: Codice Ripple Carry

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity testbench_ripplecarry is
5  end testbench_ripplecarry;
6
7  architecture Behavioral of testbench_ripplecarry is
8      component ripplecarry_4bit is
9          Port (
10             A_4 : in STD_LOGIC_VECTOR (3 downto 0);
11             B_4 : in STD_LOGIC_VECTOR (3 downto 0);
12             carry_in : in STD_LOGIC;
13             carry_out : out STD_LOGIC;
14             sum_4 : out STD_LOGIC_VECTOR (3 downto 0));
15      end component;
16
17      signal Ia,Ib,Osum: std_logic_vector (3 downto 0);
18      signal Icin,Ocout:std_logic;
19
20  begin
21      CUT: ripplecarry_4bit port map (Ia,Ib,Icin,Ocout ,Osum);
22      process begin
23          --Test 1: caso base, A = 0, B = 0, carry = 0
24          Ia <= "0000"; Ib <= "0000"; Icin <= '0';
25          wait for 10ns;

```

```

26     assert ( Osum = "0000" and Ocout = '0') report "Test case 1 Failed"
        severity error;
27
28     --Test 2: A = 1, B = 1, carry = 0
29     Ia <= "0001"; Ib <= "0001"; Icin <= '0';
30     wait for 10ns;
31     assert ( Osum = "0010" and Ocout = '0') report "Test case 2 Failed"
        severity error;
32
33     --Test case 3: A = 0101, B = 0011, carry_in = 0
34     Ia <= "0101"; Ib <= "0011"; Icin <= '0';
35     wait for 10 ns;
36     assert (Osum = "1000" and Ocout= '0') report "Test case 3 failed";
37
38     -- Test case 4: A = 1111, B = 0001, carry_in = 0
39     Ia <= "1111"; Ib <= "0001"; Icin <= '0';
40     wait for 10 ns;
41     assert (Osum = "0000" and Ocout = '1') report "Test case 4 failed"
        severity error;
42
43     -- Test case 5: Ia = 1111, Ib = 1111, cin = 0
44     Ia <= "1111"; Ib <= "1111"; Icin <= '0';
45     wait for 10 ns;
46     assert (Osum = "1110" and Ocout = '1') report "Test case 5 failed"
        severity error;
47
48     -- Test case 6: Ia = 1010, Ib = 0101, cin = 1
49     Ia <= "1010"; Ib <= "0101"; Icin <= '1';
50     wait for 10 ns;
51     assert (Osum = "0000" and Ocout = '1') report "Test case 6 failed"
        severity error;
52
53     -- Test case 7: Ia = 1001, Ib = 1001, cin = 0
54     Ia <= "1001"; Ib <= "1001"; Icin <= '0';
55     wait for 10 ns;
56     assert (Osum = "0010" and Ocout = '1') report "Test case 7 failed"
        severity error;
57
58     -- Test case 8: Ia = 0110, Ib = 1001, cin = 1
59     Ia <= "0110"; Ib <= "1001"; Icin <= '1';
60     wait for 10 ns;
61     assert (Osum = "0000" and Ocout = '1') report "Test case 8 failed"
        severity error;
62
63     end process;
64 end Behavioral;

```

2.4 Simulazione

Il risultato della testbench sopra indicata è illustrato nella seguente simulazione:




Figure 4: Simulazione Ripple Carry

3 Carry-Select Adder

3.1 Implementazione

Nella fase iniziale vengono istanziati i vari addizionatori Ripple Carry con le loro varianti con *carry_in* '0' e '1', con il costrutto *when else* viene selezionato quale risultato delle somme è quello da utilizzare, la variabile che ha il ruolo di selezionatore è *carry_selector* che è assegnata al valore del riporto dell'addizionatore precedente, è una variabile shared perché deve essere acceduta in più di un processo. Si è optato per una assegnazione di tipo dichiarativa piuttosto che posizionale, producendo un codice più lungo ma anche più robusto. Per il risultato si è deciso di utilizzare un vettore di *STD_LOGIC* a 17 bit piuttosto che a 16 allo scopo di prevenire l'overflow.

5: Codice Carry Select

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity carry_select_16bit is
5      Port (
6          A : in STD_LOGIC_VECTOR (15 downto 0);
7          B : in STD_LOGIC_VECTOR (15 downto 0);
8          carry_in_start: in STD_LOGIC;
9          sum : out STD_LOGIC_VECTOR (16 downto 0);
10 end carry_select_16bit;
11
12 architecture Behavioral of carry_select_16bit is
13
14     component ripplecarry_4bit is
15         Port (
16             A_4 : in STD_LOGIC_VECTOR (3 downto 0);
17             B_4 : in STD_LOGIC_VECTOR (3 downto 0);
18             carry_in : in STD_LOGIC;
19             carry_out : out STD_LOGIC;
20             sum_4 : out STD_LOGIC_VECTOR (3 downto 0));
21     end component;
22
23     shared variable carry_selector: STD_LOGIC;
24     signal carry_start: STD_LOGIC;
25     signal carry0, carry1: STD_LOGIC_VECTOR(2 downto 0);
26     signal sum_0, sum_1: STD_LOGIC_VECTOR(12 downto 0);
27
28 begin
29     ripplecarry0_0: ripplecarry_4bit PORT MAP (
30         A_4 => A(3 downto 0),
31         B_4 => B(3 downto 0),
32         carry_in => carry_in_start,
33         carry_out => carry_start,

```



```

34     sum_4 => sum(3 downto 0));
35
36 ripplecarry1_0: ripplecarry_4bit PORT MAP (
37     A_4 => A(7 downto 4),
38     B_4 => B(7 downto 4),
39     carry_in => '0',
40     carry_out => carry0(0),
41     sum_4 => sum_0(3 downto 0));
42 ripplecarry1_1: ripplecarry_4bit PORT MAP (
43     A_4 => A(7 downto 4),
44     B_4 => B(7 downto 4),
45     carry_in => '1',
46     carry_out => carry1(0),
47     sum_4 => sum_1(3 downto 0));
48
49 ripplecarry2_0: ripplecarry_4bit PORT MAP (
50     A_4 => A(11 downto 8),
51     B_4 => B(11 downto 8),
52     carry_in => '0',
53     carry_out => carry0(1),
54     sum_4 => sum_0(7 downto 4));
55 ripplecarry2_1: ripplecarry_4bit PORT MAP (
56     A_4 => A(7 downto 4),
57     B_4 => B(7 downto 4),
58     carry_in => '1',
59     carry_out => carry1(1),
60     sum_4 => sum_1(7 downto 4));
61
62 ripplecarry3_0: ripplecarry_4bit PORT MAP (
63     A_4 => A(15 downto 12),
64     B_4 => B(15 downto 12),
65     carry_in => '0',
66     carry_out => carry0(2),
67     sum_4 => sum_0(11 downto 8));
68 ripplecarry3_1: ripplecarry_4bit PORT MAP (
69     A_4 => A(15 downto 12),
70     B_4 => B(15 downto 12),
71     carry_in => '1',
72     carry_out => carry1(2),
73     sum_4 => sum_1(11 downto 8));
74
75 process(carry_start, sum_0, sum_1, carry_start) begin
76     case carry_start is
77         when '0' =>
78             sum( 7 downto 4 ) <= sum_0(3 downto 0);
79             carry_selector := carry0(0);
80         when others =>
81             sum( 7 downto 4 ) <= sum_1(3 downto 0);
82             carry_selector := carry1(0);
83     end case;
84
85     case carry_selector is
86         when '0' =>
87             sum( 11 downto 8 ) <= sum_0(7 downto 4);
88             carry_selector := carry0(1);
89         when others =>
90             sum( 11 downto 8 ) <= sum_1(7 downto 4);

```

```

91     carry_selector := carry1(1);
92 end case;
93
94 case carry_selector is
95     when '0' =>
96         sum( 15 downto 12 ) <= sum_0(11 downto 8);
97         carry_selector := carry0(2);
98     when others =>
99         sum( 15 downto 12 ) <= sum_1(11 downto 8);
100        carry_selector := carry1(2);
101    end case;
102    sum(16) <= carry_selector;
103 end process;
104 end Behavioral;

```

3.2 Schematica

La schematica del carry select adder comprende 7 ripplecarry adder a 4 bit e 6 multiplexer. Degno di nota è che nel codice non è presente alcun multiplexer, questi vengono infatti generati automaticamente a partire dalle istruzioni condizionali.




Figure 5: Circuito Logico del Carry Select Adder

3.3 Testbench

Discorso analogo a quello del Ripple Carry Adder.

6: Codice Carry Select

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity testbench_carryselect is
5  end testbench_carryselect;
6
7  architecture Behavioral of testbench_carryselect is

```

```

8  component carry_select_16bit is
9      Port (
10         A : in STD_LOGIC_VECTOR (15 downto 0);
11         B : in STD_LOGIC_VECTOR (15 downto 0);
12         carry_in_start: in STD_LOGIC;
13         sum : out STD_LOGIC_VECTOR (16 downto 0));
14  end component;
15  signal Ia,Ib: STD_LOGIC_VECTOR (15 downto 0);
16  signal Os: STD_LOGIC_VECTOR (16 downto 0);
17  signal Icin: STD_LOGIC;
18  begin
19      CUT: carry_select_16bit port map(Ia,Ib,Icin,Os);
20
21  process begin
22      -- Test 1: A = 0000000000000000, B = 0000000000000000, carry_in = 0
23      Ia <= (others => '0');
24      Ib <= (others => '0');
25      Icin <= '0';
26      wait for 10 ns;
27      assert (Os = "0000000000000000")
28      report "Test 1 Fallito: La somma di zero deve essere zero." severity
          error;
29
30      -- Test 2: A = 0000000000000000, B = 0000000000000000, carry_in = 1
31      Ia <= (others => '0');
32      Ib <= (others => '0');
33      Icin <= '1';
34      wait for 10 ns;
35      assert (Os = "0000000000000001")
36      report "Test 2 Fallito: La somma di zero e riporto deve essere uno."
          severity error;
37
38      -- Test 3: A = 0111111111111111, B = 0000000000000001, carry_in = 0
39      Ia <= "0111111111111111"; -- 32767
40      Ib <= "0000000000000001"; -- 1
41      Icin <= '0';
42      wait for 10 ns;
43      assert (Os = "1000000000000000")
44      report "Test 3 Fallito: Somma deve essere 32768 (overflow positivo)."
          severity error;
45
46      -- Test 4: A = 0111111111111111, B = 0111111111111111, carry_in = 0
47      Ia <= "0111111111111111"; -- 32767
48      Ib <= "0111111111111111"; -- 32767
49      Icin <= '0';
50      wait for 10 ns;
51      assert (Os = "1111111111111110")
52      report "Test 4 Fallito: Somma deve essere 65534 (overflow positivo)."
          severity error;
53
54      -- Test 5: A = 0000000000000001, B = 0000000000000001, carry_in = 1
55      Ia <= "0000000000000001"; -- 1
56      Ib <= "0000000000000001"; -- 1
57      Icin <= '1';
58      wait for 10 ns;
59      assert (Os = "0000000000000011") report "Test 5 Fallito: Somma deve
          essere 3 con riporto." severity error;

```

```

60
61  -- Test 6: A = 0000000000000000, B = 1111111111111111, carry_in = 0
62  Ia <= "0000000000000000";
63  Ib <= "1111111111111111";  -- 65535
64  Icin <= '0';
65  wait for 10 ns;
66  assert (Os = "0111111111111111") report "Test 6 Fallito: Somma deve
        essere 65535." severity error;
67
68  -- Test 7: A = 1111111111111111, B = 1111111111111111, carry_in = 1
69  Ia <= "1111111111111111";  -- 65535
70  Ib <= "1111111111111111";  -- 65535
71  Icin <= '1';
72  wait for 10 ns;
73  assert (Os = "1111111111111110")
74  report "Test 7 Fallito: Somma deve essere 65535 con overflow e riporto
        ." severity error;
75
76  -- Test 8: A = 1111111111111111, B = 0000000000000001, carry_in = 0
77  Ia <= "1111111111111111";  -- 65535
78  Ib <= "0000000000000001";  -- 1
79  Icin <= '0';
80  wait for 10 ns;
81  assert (Os = "1000000000000000") report "Test 8 Fallito: Somma deve
        essere 0 (overflow)." severity error;
82
83  --Test Finiti
84  report "Tutti i test sono stati completati con successo!" severity
        note;
85  end process;
86  end Behavioral;

```

3.4 Simulazione

Il risultato della testbench sopra indicata è illustrato nella seguente simulazione:




Figure 6: Simulazione Carry Select