计算机组成与结构
—存储系统2

李瑞　　教授
蒋志平　讲师
计算机科学与技术学院

温故

- 简述存储系统金字塔结构
- 简述“存取时间”和“存取周期”，举例对比
- 简述“存取带宽”和“随机访问速度”，举例对比
- 简述”读/写速率比”和“存取粒度”，举例对比
- 简述可靠性MTBF和MTTF两个指标，举例对比
- 按功耗/bit排序，存储系统的功耗排序是?
- SRAM、DRAM是什么？ S与D指代什么内涵?
- SRAM的工作原理?
- DRAM的工作原理?
- 字线的作用？ 位线的作用?

7.2主存储器

主存储器

- 随机读写存储器(RAM)
  - 静态/动态RAM
- 只读存储器(ROM)

随机读写存储器RAM


---- RANDOM ACCESS MEMORY

- *SRAM* 静态随机读写存储器
- *DRAM* 动态随机读写存储器

- 常规**RAM**芯片，其外部有地址引线、数据引线和控制信号引线。
- 地址引线在芯片内部译码，选中芯片内部的相应存储单元。
- 某静态**RAM**芯片上有**n**条地址线时，地址线上所能表示的地址编码就有2^n种。这就意味着该芯片内部有2^n个存储单元。

随机读写存储器RAM


- SRAM，目前主流的实现方式，是基于MOSFET



开关状态时：


b 高电平，e－c 导通


b 低电平，e－c 截止




随机读写存储器RAM

- **SRAM原理图——基本存储单元**





随机读写存储器RAM



6T SRAM基本存储单元

写入‘1’： 字线 高

位线1 低、位线2 高

A点低 B点高

T1 导通、T2截止

写入‘0’： 字线 高

位线1 高、位线2 低

A点高 B点低

T1截止、T2 导通

保持： 字线 低


T1、T2 状态维持

读出： 字线 高


位线1低、位线2高 -- ‘1’

位线1高、位线2低 – ‘0’

随机读写存储器RAM





6T SRAM基本存储单元




4T2R SRAM基本存储单元


随机读写存储器RAM








65 nm [Bai04]




45 nm [Mistry07]




32 nm [Natarajan08]

随机读写存储器RAM


- DRAM的基本存储单元
  - 3T-DRAM






随机读写存储器RAM


- DRAM的基本存储单元
  - 3T-DRAM (reading is non-destructive)





随机读写存储器RAM


- DRAM的基本存储单元
  - 1T-DRAM (reading is destructive)



随机读写存储器RAM


- SRAM v.s DRAM?
  - SRAM基于互锁6T结构，通电时初始保持（静态）；
  - DRAM基于电容，会漏电（动态）需要定时充电；
- 充电如何实现?
  - 读出来再写进去!

随机读写存储器RAM




基本存储单元简图

随机读写存储器RAM




RAM芯片内部的两种译码方式

存储器基本组成



CPU与主存通信




AR 地址寄存器

DR 数据寄存器

Abus 地址总线

DBus 数据总线

CBus 控制总线




（a） （b）

CPU写内存时序 **内存写时序**

- 在选芯片时应留有30%的余量。
- 快速的CPU使用慢速的存储器时，需要采取措施。

6264 SRAM芯片



8K * 8b

A0 ~ A12为13条地址信号线

D0 ~ D7为8条双向数据线

$\overline{CS}$片选信号的引线，当片选信号同时有效时，即$\overline{CS}$=0，时，才能选中该芯片。

$\overline{OE}$为输出允许信号。只有当OE=0，即其有效时，才允许该芯片将某单元的数据送到芯片外部的D0 ~ D7上。


$\overline{WE}$是写允许信号。

当$\overline{WE}$=0时，允许将数据写入芯片；


当$\overline{WE}$=1时，允许芯片的数据读出。

- 拼接多个芯片，构造连续大存储
- 怎么拼?
    - 字扩展
    - 位扩展
    - 字位同时扩展

- 利用 **8K×8bit** 的 **SRAM**，构成 **32KB** 内存。




存储器字扩展连接电路图



存储器字扩展连接电路图

■ 利用 8K×8bit 的 SRAM，构成 8Kx16bit 内存。




内存位扩展连接

8086的内存接口

- 8086 CPU是16位处理器。
- 系统总线的数据线16位，即 D_0 ~ D_{15}。
- 内存奇偶分体。
  - ~BHE(~代表低电位)
  - A_0

~BHE	A0	操作	所用数据线
0	0	从偶地址开始读/写一个字	AD15 ~ AD0
0	1	从奇地址读/写一个字节	AD15 ~ AD8
1	0	从偶地址读/写一个字节	AD7 ~ AD0
1	1	无效	无



简单练习一下

- 将4片6264连接到8086系统，要求其内存范围70000h~77FFFh。


80386/486内存接口

80386、80486 的内存接口

- 32位处理器。
- 地址信号：$A_2 \sim A_{31}$
- 存储体选择信号：$\overline{BE_0} \sim \overline{BE_3}$（对应4个存储体）
- 32位数据信号：$D_0 \sim D_{31}$

80386/486内存接口

在**80486**系统中，利用**4**片容量为**128 K×8 bit**的**SRAM**芯片构成**512 KB**的内存




80386、80486系统中内存分体组织

80386/486内存接口


控制信号编码表示的总线周期

$M/\overline{IO}$	$D/\overline{C}$	$W/\overline{R}$	总线周期
0	0	0	中断响应
0	0	1	停机
0	1	0	I/O读
0	1	1	I/O写
1	0	0	取指令操作码
1	0	1	保留
1	1	0	存储器读
1	1	1	存储器写

80486内存芯片连接图



80486 内存芯片连接图




Pentium处理器内存接口

Pentium处理器的内存组织

- **32**位处理器。
- 地址信号：$A_3 \sim A_{31}$
- 存储体选择信号：$\overline{BE_0} \sim \overline{BE_7}$（对应**8**个存储体）
- **64**位数据信号：$D_0 \sim D_{63}$


DRAM的典型工作形态

- 64K×1bit
- 行地址选定RAS
- 列地址CAS
- 读写切换只使用WE控制
- 工作过程
  - 读
  - 写
  - 刷新




DRAM的典型工作形态

- 64K×1bit
- 行地址选定RAS
- 列地址CAS
- 读写切换只使用WE控制
- 工作过程
  - 读
  - 写
  - 刷新




DRAM的典型工作形态

读数据




DRAM的典型工作形态

写数据




DRAM的典型工作形态



SDRAM: Synchronized DRAM

- 同步机制
  - 同步时钟
  - SDRAM内部采用流水线
  - 减少握手开销
- 内部组织结构
  - 多个存储体(Bank)：2个，4个，……
- 读写方式
  - 突发(Burst)读写功能
    - 连续传输所涉及到存储单元（列）的数量。

SDRAM: Synchronized DRAM




DDR SDRAM: Double Data Rate SDRAM

- 时钟double
- 在信号上升和下降沿都传输信息

- DDR 2 SDRAM
  - 时钟4倍

- DDR 3 SDRAM
  - 时钟8倍
-



其它RAM变种

- PSRAM，Pseudo-static RAM
  - 内置刷新电路，外部伪装成SRAM
- NVRAM, Non-Volatile RAM
  - 基于电池
    - SRAM自带电池...
  - 基于Flash
    - 掉电之前，赶紧写到Flash
  - FeRAM
    - 铁基存储...

SRAM v.s DRAM


- **SRAM**
  - 用稳态电路存信息，不需刷新
  - 相对于**DRAM**，速度快、集成度低、功耗大、成本高
- **DRAM**
  - 用暂态电路（电容）存信息，需刷新
  - 地址采用复用技术，分行列两次加载，$\overline{RAS}$ 、$\overline{CAS}$
  - 相对于**SRAM**，速度慢、集成度高、功耗小、成本低
  - 刷新（再生）方法：集中式、分散式、异步式
  - 刷新控制电路：刷新计数器、刷新/访存裁决、刷新控制逻辑，是**CPU**和**DRAM**的接口


ROM, all kinds of ROMs…

- 特点：存储信息的非易失性。
- 分类：
  - 掩膜型Mask ROM
  - 可编程ROM
OTP-ROM
  - 可擦可编程ROM
    - EPROM
    - E2PROM：并行、串行
  - 闪速(Flash)存储器
    - 或非型（NOR）阵列
    - 与非型（NAND）阵列

Mask ROM

- 工厂使用Mask工艺制造，所以称为Mask ROM
- 有连接，高压被接地，下方测得低电压，代表0
- 反之，代表1






- 水平是字线
- 垂直是位线


Mask ROM

- 一个8x4 ROM的例子
  - word2输出为1010
  - 物理连接在生产时固定，无法修改(ROM)



OTP ROM: One-time Programmable ROM


- 每一个bit位点都有一个fuse
- 根据是否烧熔fuse编程1/0
- 其实，理论上，可以非常多次编程，只是。。。




EPROM: Erasable programmable ROM

- 使用Floating gate Avalanche-injected MOS (FAMOS)
- 正高压(+20v)于Control和Drain，编程0；
- UV照射20分钟，擦除，编程1；
  - 为什么用UV?








Flash Memory


- 是EEPROM的扩展
  - 相同的floating gate结构
  - 相同的读写持久性
- 主要改进
  - 快速擦除（块擦除）
- 分Negate-OR和Negate-AND两类型
  - NOR读取快，擦除慢，容量小
  - NAND容量大，读写速度差小
  - 适合作文件系统


Flash Memory

- 是EEPROM的扩展
  - 相同的floating gate结构
  - 相同的读写持久性
- 主要改进
  - 快速擦除（块擦除）
- Negate-OR和Negate-AND两类型
  - NOR随机读取快，擦除慢，容量小
    - 存储BIOS
    - NVRAM
  - NAND块读取，容量大，读写速度差小
    - 适合作文件系统




EPROM/EEPROM连接





持久性v.s可写性



Storage permanence
Mask-programmed ROM
Ideal memory
OTP ROM
Life of product
Tens of years
EPROM
EEPROM
FLASH
Battery life (10 years)
Nonvolatile
NVRAM
In-system programmable
SRAM/DRAM
Near zero
Write ability
During fabrication only
External programmer, one time only
External programmer, 1,000s of cycles
External programmer OR in-system, 1,000s of cycles
External programmer OR in-system, block-oriented writes, 1,000s of cycles
In-system, fast writes, unlimited cycles

其他存储器

- 多端口存储器
- 多体交叉存储器
- 相联存储器

多端口存储器


- 应用：处理机之间的快速数据交换。
- 分类：
  - 双端口
  - 三端口
  - 四端口
  - ……
- 双端口存储器




多端口存储器

■读/写操作

- 地址信号⇨$AD_0 \sim AD_7$
- $\overline{CS}$下降沿锁存地址于芯片内部。
- 在$\overline{CS}$和$\overline{OE}$同时为低电平时，相应地址单元中的内容被读出。






多端口存储器

■读/写操作


- 允许：
  - 对不同存储单元：
    - 同时读。
    - 同时写。
  - 对同一存储单元：
    - 同时读。
    - 一个端口写，另一端口读。
- 不允许：
  - 两个端口同时对同一存储单元写数据
    - 消除竞争




多端口存储器

■竞争的消除

- 一边只写、一边只读
- 信号灯





某一端口的写过程

多端口存储器

双端口存储器常用的场合：


- **CPU**⟷ **DMA**设备　或
  CPU⟷ **IOP**(**IO**处理机)　} 并行访问内存

- 多机系统：



- **CPU**内部：通用寄存器为运算器的两个输入端同时提供操作数。

- 多级存储体系：**Cache**采用双端口结构。



多体交叉存储器

仅靠一种工艺的单一存储器无法同时满足。

- 多种不同工艺 → 存储体系

  Cache，主存，辅存（系统结构）

  速度、容量、价格


- 并行存储系统（组成）

  提高速度

并行主存系统：把主存储器分为多个存储体交叉或并行工作，在一个主存周期内能读写多个字。

多体交叉存储器


■ 多体交叉访问：



四体交叉访问存储器简化框图

多体交叉存储器

连续读m个数据，需要的时间：$T + (m-1) \cdot \Delta t$



$4 \cdot \Delta t \le T$


四体存储器交叉访问示意图

相联存储器

相联存储器：

其中任一存储项内容作为地址来存取的存储器。

- **格式：**



- **原理：按内容访问**

  把存储单元所存内容的某一部分作为检索项(即关键字项)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。


相联存储器

存放要检索的内容（N位）

将不进行检索的某些位屏蔽掉


2^m个存储单元，每个存储单元N位

也可以按地址访问



相联存储器的构成图

相联存储器



由2^m个N位的数字比较器构成

记录比较器的比较结果（2^m位）

存放比较过程中发现的匹配存储单元的内容

相联存储器的构成图

相联存储器

相联存储器的用途：

快速查找、地址变换

- Cache：Cache的目录表
- 虚拟存储器：

  页表，变换旁视缓冲器(TLB)