
计算机组成与结构
—存储系统3

李瑞　　教授
蒋志平　讲师
计算机科学与技术学院

温故

- SRAM的工作原理?
- DRAM的工作原理?
- DRAM如何实现定时充电?
- 简述一维和二维地址译码机构
- 字线的作用？ 位线的作用?
- 概述6264芯片特点
- 简述3种扩展大存储的方式
- 简述8086系统内存拼接的特殊设计

6264 SRAM芯片



8K * 8b

A0 ~ A12为13条地址信号线

D0 ~ D7为8条双向数据线

$\overline{CS}$片选信号的引线，当片选信号同时有效时，即$\overline{CS}$=0，时，才能选中该芯片。

$\overline{OE}$为输出允许信号。只有当OE=0，即其有效时，才允许该芯片将某单元的数据送到芯片外部的D0 ~ D7上。


$\overline{WE}$是写允许信号。

当$\overline{WE}$=0时，允许将数据写入芯片；


当$\overline{WE}$=1时，允许芯片的数据读出。

- 拼接多个芯片，构造连续大存储
- 怎么拼?
    - 字扩展
    - 位扩展
    - 字位同时扩展

- 利用 **8K×8bit** 的 **SRAM**，构成 **32KB** 内存。




存储器字扩展连接电路图



存储器字扩展连接电路图

■ 利用 8K×8bit 的 SRAM，构成 8Kx16bit 内存。




内存位扩展连接

8086的内存接口

- 8086 CPU是16位处理器。
- 系统总线的数据线16位，即 D_0 ~ D_{15}。
- 内存奇偶分体。
  - ~BHE(~代表低电位)
  - A_0

~BHE	A0	操作	所用数据线
0	0	从偶地址开始读/写一个字	AD15 ~ AD0
0	1	从奇地址读/写一个字节	AD15 ~ AD8
1	0	从偶地址读/写一个字节	AD7 ~ AD0
1	1	无效	无




简单练习一下

- 将4片6264连接到8086系统，要求其内存范围70000h~77FFFh。


DRAM的典型工作形态

- 64K×1bit
- 行地址选定RAS
- 列地址CAS
- 读写切换只使用WE控制
- 工作过程
  - 读
  - 写
  - 刷新




DRAM的典型工作形态

- 64K×1bit
- 行地址选定RAS
- 列地址CAS
- 读写切换只使用WE控制
- 工作过程
  - 读
  - 写
  - 刷新




DRAM的典型工作形态

读数据




DRAM的典型工作形态

写数据




DRAM的典型工作形态



SDRAM: Synchronized DRAM

- 同步机制
  - 同步时钟
  - SDRAM内部采用流水线
  - 减少握手开销
- 内部组织结构
  - 多个存储体(Bank)：2个，4个，……
- 读写方式
  - 突发(Burst)读写功能
    - 连续传输所涉及到存储单元（列）的数量。

SDRAM: Synchronized DRAM




DDR SDRAM: Double Data Rate SDRAM

- 时钟double
- 在信号上升和下降沿都传输信息

- DDR 2 SDRAM
  - 时钟4倍

- DDR 3 SDRAM
  - 时钟8倍
-



其它RAM变种

- PSRAM，Pseudo-static RAM
  - 内置刷新电路，外部伪装成SRAM
- NVRAM, Non-Volatile RAM
  - 基于电池
    - SRAM自带电池...
- 基于Flash
  - 掉电之前，赶紧写到Flash
- FeRAM
  - 铁基存储...

SRAM v.s DRAM


- **SRAM**
  - 用稳态电路存信息，不需刷新
  - 相对于**DRAM**，速度快、集成度低、功耗大、成本高
- **DRAM**
  - 用暂态电路（电容）存信息，需刷新
  - 地址采用复用技术，分行列两次加载，$\overline{RAS}$ 、$\overline{CAS}$
  - 相对于**SRAM**，速度慢、集成度高、功耗小、成本低
  - 刷新（再生）方法：集中式、分散式、异步式
  - 刷新控制电路：刷新计数器、刷新/访存裁决、刷新控制逻辑，是**CPU**和**DRAM**的接口

ROM, all kinds of ROMs…


- 特点：存储信息的非易失性。
- 分类：
  - 掩膜型Mask ROM
  - 可编程ROM
OTP-ROM
  - 可擦可编程ROM
    - EPROM
    - E2PROM：并行、串行
  - 闪速(Flash)存储器
    - 或非型（NOR）阵列
    - 与非型（NAND）阵列

Mask ROM

- 工厂使用Mask工艺制造，所以称为Mask ROM
- 有连接，高压被接地，下方测得低电压，代表0
- 反之，代表1




- 水平是字线
- 垂直是位线




Mask ROM

- 一个8x4 ROM的例子
  - word2输出为1010
  - 物理连接在生产时固定，无法修改(ROM)



OTP ROM: One-time Programmable ROM


- 每一个bit位点都有一个fuse
- 根据是否烧熔fuse编程1/0
- 其实，理论上，可以非常多次编程，只是。。。




EPROM: Erasable programmable ROM

- 使用Floating gate Avalanche-injected MOS (FAMOS)
- 正高压(+20v)于Control和Drain，编程0；
- UV照射20分钟，擦除，编程1；
  - 为什么用UV?








Flash Memory


- 是EEPROM的扩展
  - 相同的floating gate结构
  - 相同的读写持久性
- 主要改进
  - 快速擦除（块擦除）
- 分Negate-OR和Negate-AND两类型
  - NOR读取快，擦除慢，容量小
  - NAND容量大，读写速度差小
  - 适合作文件系统


Flash Memory

- 是EEPROM的扩展
  - 相同的floating gate结构
  - 相同的读写持久性
- 主要改进
  - 快速擦除（块擦除）
- Negate-OR和Negate-AND两类型
  - NOR随机读取快，擦除慢，容量小
    - 存储BIOS
    - NVRAM
  - NAND块读取，容量大，读写速度差小
    - 适合作文件系统




EPROM/EEPROM连接





持久性v.s可写性



Storage permanence
Mask-programmed ROM
Ideal memory
OTP ROM
Life of product
Tens of years
EPROM
EEPROM
FLASH
Battery life (10 years)
Nonvolatile
NVRAM
In-system programmable
SRAM/DRAM
Near zero
Write ability
During fabrication only
External programmer, one time only
External programmer, 1,000s of cycles
External programmer OR in-system, 1,000s of cycles
External programmer OR in-system, block-oriented writes, 1,000s of cycles
In-system, fast writes, unlimited cycles

其他存储器

- 多端口存储器
- 多体交叉存储器
- 相联存储器

多端口存储器


- 应用：处理机之间的快速数据交换。
- 分类：
  - 双端口
  - 三端口
  - 四端口
  - ……
- 双端口存储器




多端口存储器

■读/写操作

- 地址信号⇨$AD_0 \sim AD_7$
- $\overline{CS}$下降沿锁存地址于芯片内部。
- 在$\overline{CS}$和$\overline{OE}$同时为低电平时，相应地址单元中的内容被读出。






多端口存储器

■读/写操作


- 允许：
  - 对不同存储单元：
    - 同时读。
    - 同时写。
  - 对同一存储单元：
    - 同时读。
    - 一个端口写，另一端口读。
- 不允许：
  - 两个端口同时对同一存储单元写数据
    - 消除竞争




多端口存储器

■竞争的消除

- 一边只写、一边只读
- 信号灯





某一端口的写过程

多端口存储器

双端口存储器常用的场合：


- **CPU**⟷ **DMA**设备　或　**CPU**⟷ **IOP**(**IO**处理机)　} 并行访问内存

- 多机系统：



- **CPU**内部：通用寄存器为运算器的两个输入端同时提供操作数。

- 多级存储体系：**Cache**采用双端口结构。



多体交叉存储器

仅靠一种工艺的单一存储器无法同时满足。

- 多种不同工艺 → 存储体系

  Cache，主存，辅存（系统结构）

  速度、容量、价格


- 并行存储系统（组成）

  提高速度

并行主存系统：把主存储器分为多个存储体交叉或并行工作，在一个主存周期内能读写多个字。

多体交叉存储器


- 多体交叉访问：



四体交叉访问存储器简化框图

多体交叉存储器

连续读m个数据，需要的时间：T +(m- 1) ·Δt



$4 \cdot \Delta t \le T$


四体存储器交叉访问示意图

相联存储器

相联存储器：

其中任一存储项内容作为地址来存取的存储器。

- **格式：**



- **原理：按内容访问**

  把存储单元所存内容的某一部分作为检索项(即关键字项)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。


相联存储器

存放要检索的内容（N位）

将不进行检索的某些位屏蔽掉


2^m个存储单元，每个存储单元N位

也可以按地址访问



相联存储器的构成图

相联存储器



由2^m个N位的数字比较器构成

记录比较器的比较结果（2^m位）

存放比较过程中发现的匹配存储单元的内容

相联存储器的构成图

相联存储器

相联存储器的用途：

快速查找、地址变换

- Cache：Cache的目录表
- 虚拟存储器：

  页表，变换旁视缓冲器(TLB)

So, Cache ...

■ **Cache [kæʃ]**

A hiding place used especially for storing provisions.


贮藏处，暗窖：一个隐秘的空间，尤指用于贮存预备货物

■ **Cache**

A cache memory is a small, temporary, but fast memory that the processor uses for information it is likely to need again in the very near future.


All about Cache

- Why？
  - 性能 & 结构两方面因素
- Why it works？
  - 局部性
- 存储系统
- How it works?




Why Cache?

- CPU性能在80386之后远超内存速度
  - 10ns per instruction
  - 60-120ns per memory read



Why Cache?

- 结构冲突
  - 总线占用：CPU和I/O争抢内存访问
  - 访问冲突：指令预取与数据读写
    - 内存方面如何优化?



Why Cache works?

主要依据：程序的局部性原理

两种可预测的主存访问性质（**Two predictable properties of memory references**）：

- 时间局部性：某位置若被访问，则近期内很可能又被访问。

  Temporal Locality: If a location is referenced it is likely to be referenced again in the near future.

- 空间局部性：某位置若被访问，则临近的位置也可能被访问。

  Spatial Locality: If a location is referenced it is likely that locations near it will be referenced in the near future.

```
for (auto i = 0  ; i < 100; i ++) {
    array[i] = i;
}
```

存储系统

- 存储系统

两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件、或软件与硬件相结合的方法连接起来成为一个存储系统。

这个存储系统对应用程序员是透明的，并且，从应用程序员看，它是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等，单位容量的价格接近最便宜的那个存储器。

Cache存储系统：对系统程序员以上均透明

虚拟存储器系统：对应用程序员透明

存储系统

一般计算机系统中主要有两种存储系统：

Cache存储系统： 由**Cache**和主存储器构成；主要目的是提高存储器速度。

虚拟存储系统：由主存储器和磁盘存储器构成；主要目的是扩大存储器容量。

存储系统

存储系统的多层次结构


cache-主存-辅存三级存储体系： 三级存储层次

主存-辅存存储层次： 大容量、低成本；

软硬件结合完成

cache-主存存储层次：高速度、低成本；

纯硬件完成



解决存储系统三个指标：容量、速度、价格/位的矛盾


存储系统

大型工作站、小型服务器中典型的存储层次结构

层次	1	2	3	4
名称	寄存器	Cache	内存	磁盘
典型容量	< 1 KB	< 16 MB	< 512 GB	> 1 TB
实现技术	多端口定制存储器，CMOS	片内或片外，CMOS SRAM	CMOS DRAM	磁盘
访问时间（ns）	0.25 ~ 0.5	0.5 ~ 25	50 ~ 250	5,000,000
带宽（MB/sec）	**50,000～500,000**	**5,000～20,000**	**2500～10000**	**50～500**
管理	编译器	硬件	操作系统	操作系统/ 操作者
下一级	Cache	内存	磁盘	DVD-ROM 或 磁带

How Cache works?

How it works?



1. Cache的工作过程

- 整块缓存、单字输出
- **Cache-**处理机通路

  主存-处理机通路
- 流水处理：地址变换、访问**Cache**

主存地址（来自CPU）

块号B | 块内地址W

主存地址

相联存储表

主存→Cache地址变换

未命中

命中

Cache地址

已满

未满

块号b | 块内地址w

Cache替换策略

高速存储器

替换块

装入块

Cache

主存储器

数据送CPU

主存与Cache的地址映射

- 第一步：地址映象：

  把主存中的数据按照某种规则装入到**Cache**中，并建立主存地址与**Cache**地址之间的对应关系。

- 第二步：地址变换：

  当主存数据已经装入到**Cache**之后，在程序运行过程中，把主存地址变换成**Cache**地址。

- 在选取地址映象方法要考虑的主要因素：
  - 地址变换的硬件高速、低价、易于实现；
  - **Cache**空间利用率要高；
  - 发生块冲突的概率要小。
- 以“块”为单位进行调度。


- 全相联
- 直接映射
- 组相联

全相联映射

- **映射规则：**

  主存的任意一块可以映象到Cache中的任意一块。

全相联映射


由相联存储器组成
目录表
高速SRAM
Cache
主存
00
01
1010
10
1
11
块0
块1
块2
块3
块0
块1
块2
块3
块4
块5
块6
块7
块8
块9
块10
块11
块12
块13
块14
块15
主存块号
Cache
块号
有
效
位
不命中
相联比较
命中
10
Cache地址
Cache块号
块内地址
1010
主存地址
主存块号
块内地址

全相联映射

- **映射规则：**


  主存的任意一块可以映象到Cache中的任意一块。

- **特点：**
  - **块冲突概率低，Cache空间利用率高。**
  - **相联目录表容量大→成本高、查表速度慢。**
    - **why??**

直接映射

- 映射规则：主存的每一块只能映象到Cache的一个特定的块中。
- 整个Cache地址与主存地址的低位部分完全相同

直接映射


目录表
Cache
主存
0
1
2
3
01
1
主存 有效位
区号
块0
块1
块2
块3
区0
区1
区2
区3
不等
相等比较
相等
11
Cache地址
块号
块内地址
01
11
主存地址
区号
块号
块内地址
按地址访问

直接映射


- 映射规则：主存的每一块只能映象到Cache的一个特定的块中。
- 整个Cache地址与主存地址的低位部分完全相同。
- 优点：
  - 硬件简单，不需要相联存储器，只要
    - 容量较小的按地址访问的区号标志表存储器；
    - 少量外比较电路。
  - 访问速度快（无需地址变换）。
- 缺点：
  - Cache块冲突概率高；
  - Cache空间利用率很低。

组相联映射

- 目的：减小相联目录表的容量，降低成本，提高地址变换速度。
- 映射规则：将主存和Cache都机械等分成相同大小的块，并将主存空间按照Cache大小等分成区，再将Cache和主存中的每一区都等分成大小相同的组，让主存各区中的某组中的任何一块均可直接映象装入到Cache中对应组的任何一块上。

从主存的组到Cache的组之间采用直接映象方式，在两个对应的组内部采用全相联映象方式 ——组间直接，组内全相联。

组相联映射


目录表
Cache
主存
组0
组1
0
1
01
1
0
1
块0
块1
块0
块1
组0
组1
区0
区1
区2
区3
主存区号
主存组内块号
Cache组内块号
相联比较
不命中
命中
1
0
组号
组内块号
Cache地址
块内地址
01
1
1
区号
组号
主存组内块号
主存地址
块内地址
按地址访问

组相联映射

- 优点：
  - 块的冲突概率比较低；
  - 块的利用率大幅度提高；
  - 块的失效率明显降低。
- 缺点：

  实现难度和造价比直接映射方式高。

[例1] 直接映射方式的Cache，初始内容为空。

Cache容量为2KB，以128B分块。主存容量为1MB，求：


(1) Cache分为多少块？Cache块号及块内地址各为多少位？为实现地址映像，主存地址应如何划分？

(2) 主存中顺序排列的第129块（即若主存不分区，以第0块开始顺序排列时）内容调入到Cache的哪一块中？

(3) 在上一步的基础上，读写主存地址328CBH时是否命中？


【解】

(1) Cache：2KB/128B = 16块，主存8K块，共512个区。



(2) 129÷16 = 8余1，即主存第8区的第1块，因此应装入Cache的第1块。


(3) 虽然也对应Cache的第1块，但主存区号不同，不命中。



[例2] 组相连：主存1MB；Cache 2KB，128B为一块，一组2块。

→ Cache 16块，共8组；主存8K块，共512个区(每区8组)。

主存地址：40030H



[例3] 组相连：主存64MB；Cache 32KB，4KB为一块，一组4块。

→ Cache 8块，共2组；主存16K块，共2K个区(每区2组)。

主存地址：28B57A4H

