

课程名称：EDA 技术综合设计

设计报告名称：设计五 交通灯控制器

班级：通信 214

姓名：王峤宇

学号：214022

一、设计内容及原理

基础任务

设计任务: 十字路口东西、南北各有红、黄、绿指示灯，其中绿灯、黄灯和红灯的持续时间分别为 40s、5s 和 45s。状态机所包含的状态有四个 (S0, S1, S2, S3) 如下:

S0: 东西绿灯亮，红灯和黄灯灭；南北绿灯和黄灯灭，红灯亮。

S1: 东西绿灯和红灯灭，黄灯亮；南北绿灯和黄灯灭，红灯亮。

S2: 东西绿灯和黄灯灭，红灯亮；南北绿灯亮，红灯和黄灯灭。

S3: 东西绿灯和黄灯灭，红灯亮；南北绿灯和红灯灭，黄灯亮。

其中 S0、S2 状态应该持续 40 秒，S1、S3 状态应该持续 5 秒。该功能采用计数器计时实现，由一个辅助进程来完成，包含一个最大计数值为 39 的计数器和一个最大计数值为 4 的计数器。计数器的使能控制根据当前状态决定，计数器的进位位输出作为状态机的控制输入。东西、南北红、绿、黄灯点亮由状态机的输出控制。由数码管显示输出当前路口两个方向当前灯的剩余时间。

状态机

状态机分为 Moore 型和 Mealy 型状态机, Moore 型状态机的输出由仅有当前状态决定, 而 Mealy 型状态机的输出与当前状态和当前输入有关。

状态机一般指有限状态机 (FSM), 表示系统中的有限个状态以及这些状态间的转移和动作的模型。

Verilog 中的状态机有一段式描述风格、两段式描述风格以及三段式描述风格, 通常主要使用三段式描述风格, 通过三个 always 块描述一个状态机: 状态切换用的时序逻辑电路、次态输出的组合逻辑、信号输出用的时序逻辑。两段式 FSM 与三段式的区别主要是, 其信号输出由组合逻辑负责。三段式描述风格可以使 FSM 做到了同步寄存器输出, 消除了组合逻辑输出的不稳定与毛刺的隐患, 因此本次设计采用三段式描述风格。

基础任务设计的状态机的 ASM 有限状态机描述如图 1所示:




图 1: 基础任务 ASM 图

提高内容

设计任务: 在基础任务的基础上, 加一个检修状态 (由检修信号控制), 从任何状态都可以进入检修状态, 检修时间不定, 但是检修结束后延迟 5 秒进入 S0 状态。

实现检修状态, 添加两个状态, 一个是检修状态, 一个检修退出状态。该任务的 ASM 图如图 2 所示,




图 2: 检修状态 ASM 图

在求解次态输出时, 需要对输入的检修信号进行监听。

拓展任务

任务要求: 在拓展任务的基础上, 东西南北方向都加入附加状态, 由按键或拨码开关控制 (给出信号后收回, 及按键触发后松开, 拨码开关拨上后紧接着拨下, 算是触发一次), 不管当前是什么状态, 只要东西或者南北方向有附加按键触发, 再当前状态结束后, 都不转移到下一个状态, 而是所有状态暂停 30 秒, 30 秒后自动恢复进入下一个即将进入的状态 (实际上是加上了行人过马路的触发状态)

实现附加状态的关键点在于, 其相当于在任意两个相邻转移状态间插入一个状态, 针对该中断触发式的状态, 由于每次进出附加状态的状态都不同, 但种类并不多, 所以采用多个附加状态的形式实现。

实现附加状态后的 ASM 图见 3




图 3: 附加状态 ASM 图

二、设计过程

基础任务

交通灯控制基础任务的源文件如下:

Listing 1: 交通灯控制基础任务源文件

```

1  // `define STIMULATION
2
3  module traffic_light(
4      input sys_clk,                /* 系统100MHz时钟 */
5      input rst,                    /* 高电平，异步复位 */
6      input sig_repair,             /* 检修状态信号，高电平有效 */
7      input sig_break,             /* 30s的附加状态信号，上升沿有效 */
8      output reg [2:0] led_east_west, /* 东西方向红-黄-绿灯 */
9      output reg [2:0] led_north_south, /* 南北方向红-黄-绿灯 */
10     output [7:0] sseg1, sseg2,     /* 八段数码管 */
11     output [3:0] an1, an2         /* 数码管片选信号 */
12 );
13
14 `ifdef STIMULATION
15 assign clk_1Hz = sys_clk;
16 `else
17 wire clk_1Hz;
18 /* 产生1.00117Hz信号 */
19 clk_div_32bit clk_div_32bit_inst (
20     .clk(sys_clk),

```

```

21     .rstn(!rst),
22     .step_freq(32'd43),
23     .clk_out(clk_1Hz)
24 );
25 `endif
26
27 // 交通灯控制器一共有7个状态，使用格雷码指定状态
28 localparam st_s0_GR = 3'b000;      /* 东西绿灯亮，南北红灯亮，40s */
29 localparam st_s1_YR = 3'b001;      /* 东西黄灯亮，南北红灯亮，5s */
30 localparam st_s2_RG = 3'b011;      /* 东西红灯亮，南北绿灯亮，40s */
31 localparam st_s3_RY = 3'b010;      /* 东西红灯亮，南北黄灯亮，5s */
32
33 localparam st_repair = 3'b110;      /* 检修进行状态 */
34 localparam st_repair_close = 3'b111; /* 检修退出状态 */
35 localparam st_addition = 3'b101;    /* 附加状态 */
36
37 /* 状态转换 */
38 reg [2:0] st_cur, st_nxt;
39 always @(posedge clk_1Hz, posedge rst) begin
40     if (rst) begin
41         st_cur <= st_s0_GR;
42     end
43     else begin
44         st_cur <= st_nxt;
45     end
46 end
47
48 /* 40s定时器 */
49 reg [5:0] cnt_40;
50 always @(posedge clk_1Hz) begin
51     if (st_cur == st_s0_GR || st_cur == st_s2_RG) begin
52         cnt_40 <= cnt_40 + 1'b1;
53     end
54     else begin
55         cnt_40 <= 6'b0;
56     end
57 end
58
59 /* 5s定时器 */
60 reg [2:0] cnt_5;
61 always @(posedge clk_1Hz) begin
62     if (st_cur == st_s1_YR || st_cur == st_s3_RY) begin
63         cnt_5 <= cnt_5 + 1'b1;
64     end
65     else begin
66         cnt_5 <= 3'b0;
67     end
68 end
69
70 /* 组合逻辑次态输出 */
71 always @(*) begin
72     case (st_cur)

```

```

73     st_s0_GR: begin
74         if (cnt_40 == 6'd39) begin
75             st_nxt <= st_s1_YR;
76         end
77         else begin
78             st_nxt <= st_s0_GR;
79         end
80     end
81     st_s1_YR: begin
82         if (cnt_5 == 6'd4) begin
83             st_nxt <= st_s2_RG;
84         end
85         else begin
86             st_nxt <= st_s1_YR;
87         end
88     end
89     st_s2_RG: begin
90         if (cnt_40 == 6'd39) begin
91             st_nxt <= st_s3_RY;
92         end
93         else begin
94             st_nxt <= st_s2_RG;
95         end
96     end
97     st_s3_RY: begin
98         if (cnt_5 == 6'd4) begin
99             st_nxt <= st_s0_GR;
100         end
101         else begin
102             st_nxt <= st_s3_RY;
103         end
104     end
105     default: st_nxt <= st_s0_GR;
106 endcase
107 end
108 /* 时序逻辑输出，东西方向的交通灯 */
109 always @(posedge clk_1Hz) begin
110     case (st_nxt)
111         st_s0_GR: begin
112             led_east_west <= 3'b001;
113         end
114         st_s1_YR: begin
115             led_east_west <= 3'b010;
116         end
117         st_s2_RG: begin
118             led_east_west <= 3'b100;
119         end
120         st_s3_RY: begin
121             led_east_west <= 3'b100;
122         end
123         default: led_east_west <= 3'b000;
124     endcase

```

```

125     end
126     /* 时序逻辑输出，南北方向的交通灯 */
127     always @(posedge clk_1Hz) begin
128         case (st_nxt)
129             st_s0_GR: begin
130                 led_north_south <= 3'b100;
131             end
132             st_s1_YR: begin
133                 led_north_south <= 3'b100;
134             end
135             st_s2_RG: begin
136                 led_north_south <= 3'b001;
137             end
138             st_s3_RY: begin
139                 led_north_south <= 3'b010;
140             end
141             default: led_north_south <= 3'b000;
142         endcase
143     end
144     /* 东西方向的倒计时计算 */
145     reg [5:0] countdown_1;
146     always @(*) begin
147         case (st_cur)
148             st_s0_GR: countdown_1 <= 6'd40 - cnt_40;
149             st_s1_YR: countdown_1 <= 6'd5 - {3'b0, cnt_5};
150             st_s2_RG: countdown_1 <= 6'd45 - cnt_40;
151             st_s3_RY: countdown_1 <= 6'd5 - {3'b0, cnt_5};
152             default: countdown_1 <= 6'b0;
153         endcase
154     end
155     /* 南北方向的倒计时计算 */
156     reg [5:0] countdown_2;
157     always @(*) begin
158         case (st_cur)
159             st_s0_GR: countdown_2 <= 6'd45 - cnt_40;
160             st_s1_YR: countdown_2 <= 6'd5 - {3'b0, cnt_5};
161             st_s2_RG: countdown_2 <= 6'd40 - cnt_40;
162             st_s3_RY: countdown_2 <= 6'd5 - {3'b0, cnt_5};
163             default: countdown_2 <= 6'b0;
164         endcase
165     end
166     /* 东西方向倒计时转BCD码 */
167     wire [3:0] bcd_buffer_1[0:1];    /* 东西方向显示缓存 */
168     bin2bcd_8bit bin2bcd_8bit_inst_1 (
169         .bin({2'b0, countdown_1}),
170         .bcd_12bit({bcd_buffer_1[0], bcd_buffer_1[1]})
171     );
172     /* 南北方向倒计时转BCD码 */
173     wire [3:0] bcd_buffer_2[0:1];    /* 南北方向显示缓存 */
174     bin2bcd_8bit bin2bcd_8bit_inst_2 (
175         .bin({2'b0, countdown_2}),
176         .bcd_12bit({bcd_buffer_2[0], bcd_buffer_2[1]})

```

```

177 );
178 /* 第一个四位数码管 */
179 scan_led_hex_disp_4 scan_led_hex_disp_4_inst_1 (
180     .clk(sys_clk), .rst(rst),
181     .hex0(bcd_buffer_1[0]), .hex1(bcd_buffer_1[1]), .hex2(4'd10), .hex3(4'd10), .dp(4'b0000),
182     .an(an1), .sseg(sseg1)
183 );
184 /* 第二个四位数码管 */
185 scan_led_hex_disp_4 scan_led_hex_disp_4_inst_2 (
186     .clk(sys_clk), .rst(rst),
187     .hex0(4'd10), .hex1(4'd10), .hex2(bcd_buffer_2[0]), .hex3(bcd_buffer_2[1]), .dp(4'b0000),
188     .an(an2), .sseg(sseg2)
189 );
190 endmodule

```

数码管源文件如下:

Listing 2: 数码管源文件

```

1 module scan_led_hex_disp_4(
2     input clk, rst,
3     input [3:0] hex0, hex1, hex2, hex3, /* 显存 */
4     input [3:0] dp,
5     output reg [3:0] an,
6     output reg [7:0] sseg
7 );
8
9     localparam N = 16 + 2;          /* 100MHz时钟分频, 100Mhz/ 2^16 */
10    reg [N-1:0] regN;
11
12    always @(posedge clk, posedge rst) begin
13        if (rst)
14            regN <= 0;
15        else
16            regN <= regN + 1;
17    end
18
19    always @(*) begin
20        case (regN[N-1:N-2])
21            2'b00: begin
22                an <= 4'b0001;
23                sseg[6:0] <= dt_translate(hex0);
24                sseg[7] <= dp[3];
25            end
26            2'b01: begin
27                an <= 4'b0010;
28                sseg[6:0] <= dt_translate(hex1);
29                sseg[7] <= dp[2];
30            end
31            2'b10: begin
32                an <= 4'b0100;
33                sseg[6:0] <= dt_translate(hex2);
34                sseg[7] <= dp[1];

```



```

35         end
36         2'b11: begin
37             an <= 4'b1000;
38             sseg[6:0] <= dt_translate(hex3);
39             sseg[7] <= dp[0];
40         end
41     endcase
42 end
43
44 function [6:0] dt_translate;
45     input [3:0] data;
46     begin
47         case(data)
48             4'd0: dt_translate = 7'b1111110;    //number 0 -> 0x7e
49             4'd1: dt_translate = 7'b0110000;    //number 1 -> 0x30
50             4'd2: dt_translate = 7'b1101101;    //number 2 -> 0x6d
51             4'd3: dt_translate = 7'b1111001;    //number 3 -> 0x79
52             4'd4: dt_translate = 7'b0110011;    //number 4 -> 0x33
53             4'd5: dt_translate = 7'b1011011;    //number 5 -> 0x5b
54             4'd6: dt_translate = 7'b1011111;    //number 6 -> 0x5f
55             4'd7: dt_translate = 7'b1110000;    //number 7 -> 0x70
56             4'd8: dt_translate = 7'b1111111;    //number 8 -> 0x7f
57             4'd9: dt_translate = 7'b1111011;    //number 9 -> 0x7b
58             default: dt_translate = 7'b0000000; //不显示
59         endcase
60     end
61 endfunction
62 endmodule

```

二进制转 BCD 码源文件如下:

Listing 3: bin2bcd 源文件

```

1 module bin2bcd_8bit(
2     input [7:0] bin,
3     output [11:0] bcd_12bit /* 高中低BCD结果 */
4 );
5
6 integer i;
7 reg [19:0] bcd_temp;
8 always @(*) begin
9     // 初始化，直接移位三次
10    bcd_temp = {9'b0, bin, 3'b0};
11    // 逐位移位法
12    for (i = 0; i < 5; i = i + 1'b1) begin
13        // 如果BCD的每一部分 > 4，加3
14        if (bcd_temp[11:8] > 4)
15            bcd_temp[11:8] = bcd_temp[11:8] + 3;
16        if (bcd_temp[15:12] > 4)
17            bcd_temp[15:12] = bcd_temp[15:12] + 3;
18        if (bcd_temp[19:16] > 4)
19            bcd_temp[19:16] = bcd_temp[19:16] + 3;
20        // 左移1位

```

```

21         bcd_temp = {bcd_temp[18:0], 1'b0};
22     end
23 end
24 assign bcd_12bit = bcd_temp[19 -: 12];
25 endmodule

```

任意频率时钟生成源文件如下:

Listing 4: 任意频率生成源文件

```

1 module clk_div_32bit(
2     input clk,
3     input rstn,
4     input [31:0] step_freq,
5     output clk_out
6 );
7 /* 相位累加器 */
8 reg [31:0] cnt = 32'b0;
9 always@(posedge clk or negedge rstn) begin
10     if(!rstn)
11         cnt <= 32'b0;
12     else
13         cnt <= cnt + step_freq;
14 end
15 /* 相位波形输出，由于实现的是分频，输出为50占空比的方波 */
16 reg cnt_equal;
17 always @(posedge clk or negedge rstn) begin
18     if (!rstn) begin
19         cnt_equal <= 1'b0;
20     end else if (cnt < 32'h8000_0000) begin
21         cnt_equal <= 1'b0;
22     end else begin
23         cnt_equal <= 1'b1;
24     end
25 end
26 assign clk_out = cnt_equal;
27 endmodule

```

频率控制字计算如下:

$$K = \frac{f_o}{0.023283} = 43$$

$$f_o = f_c = \frac{f_c * K}{N} = 0.023283 * 43 = 1.001169Hz$$

交通灯基础任务的仿真文件如下:

Listing 5: 基础任务仿真文件

```

1 module traffic_light_tb;
2     reg sys_clk;
3     reg rst;
4     reg sig_repair;
5     reg sig_break;

```

```

6      wire [7:0] sseg1, sseg2;
7      wire [3:0] an1, an2;
8      wire [2:0] led_east_west;
9      wire [2:0] led_north_south;
10     initial begin
11         sys_clk = 0;
12         rst = 0;
13         #10;
14         rst = 1;
15         #10;
16         rst = 0;
17     end
18
19     /* 例化模块 */
20     traffic_light traffic_light_inst (
21         .sys_clk(sys_clk),
22         .rst(rst),
23         .sig_repair(sig_repair),
24         .sig_break(sig_break),
25         .led_east_west(led_east_west),
26         .led_north_south(led_north_south),
27         .sseg1(sseg1), .sseg2(sseg2),
28         .an1(an1),
29         .an2(an2)
30     );
31
32     always #5 sys_clk = !sys_clk ;
33 endmodule

```

交通灯的控制基础任务的约束文件如下:

Listing 6: 交通灯控制约束文件

```

1  /* 时钟和复位 */
2  set_property -dict {PACKAGE_PIN P17 IOSTANDARD LVCMOS33} [get_ports sys_clk]
3  set_property -dict {PACKAGE_PIN R11 IOSTANDARD LVCMOS33} [get_ports rst]
4  /* 东西方向交通灯 */
5  set_property -dict {PACKAGE_PIN F6 IOSTANDARD LVCMOS33} [get_ports {led_east_west[2]}]
6  set_property -dict {PACKAGE_PIN G4 IOSTANDARD LVCMOS33} [get_ports {led_east_west[1]}]
7  set_property -dict {PACKAGE_PIN G3 IOSTANDARD LVCMOS33} [get_ports {led_east_west[0]}]
8  /* 南北方向交通灯 */
9  set_property -dict {PACKAGE_PIN J3 IOSTANDARD LVCMOS33} [get_ports {led_north_south[2]}]
10 set_property -dict {PACKAGE_PIN J2 IOSTANDARD LVCMOS33} [get_ports {led_north_south[1]}]
11 set_property -dict {PACKAGE_PIN K2 IOSTANDARD LVCMOS33} [get_ports {led_north_south[0]}]
12 /* 检修状态 */
13 set_property -dict {PACKAGE_PIN P5 IOSTANDARD LVCMOS33} [get_ports sig_repair]
14 /* 附加状态控制 */
15 set_property -dict {PACKAGE_PIN R1 IOSTANDARD LVCMOS33} [get_ports sig_break]
16 /* 数码管显示 */
17 set_property -dict {PACKAGE_PIN G2 IOSTANDARD LVCMOS33} [get_ports {an1[0]}]
18 set_property -dict {PACKAGE_PIN C2 IOSTANDARD LVCMOS33} [get_ports {an1[1]}]
19 set_property -dict {PACKAGE_PIN C1 IOSTANDARD LVCMOS33} [get_ports {an1[2]}]
20 set_property -dict {PACKAGE_PIN H1 IOSTANDARD LVCMOS33} [get_ports {an1[3]}]

```

```

21 set_property -dict {PACKAGE_PIN G6 IOSTANDARD LVCMOS33} [get_ports {an2[3]}]
22 set_property -dict {PACKAGE_PIN E1 IOSTANDARD LVCMOS33} [get_ports {an2[2]}]
23 set_property -dict {PACKAGE_PIN F1 IOSTANDARD LVCMOS33} [get_ports {an2[1]}]
24 set_property -dict {PACKAGE_PIN G1 IOSTANDARD LVCMOS33} [get_ports {an2[0]}]
25 set_property -dict {PACKAGE_PIN D5 IOSTANDARD LVCMOS33} [get_ports {sseg1[7]}]
26 set_property -dict {PACKAGE_PIN B4 IOSTANDARD LVCMOS33} [get_ports {sseg1[6]}]
27 set_property -dict {PACKAGE_PIN A4 IOSTANDARD LVCMOS33} [get_ports {sseg1[5]}]
28 set_property -dict {PACKAGE_PIN A3 IOSTANDARD LVCMOS33} [get_ports {sseg1[4]}]
29 set_property -dict {PACKAGE_PIN B1 IOSTANDARD LVCMOS33} [get_ports {sseg1[3]}]
30 set_property -dict {PACKAGE_PIN A1 IOSTANDARD LVCMOS33} [get_ports {sseg1[2]}]
31 set_property -dict {PACKAGE_PIN B3 IOSTANDARD LVCMOS33} [get_ports {sseg1[1]}]
32 set_property -dict {PACKAGE_PIN B2 IOSTANDARD LVCMOS33} [get_ports {sseg1[0]}]
33 set_property -dict {PACKAGE_PIN H2 IOSTANDARD LVCMOS33} [get_ports {sseg2[7]}]
34 set_property -dict {PACKAGE_PIN D4 IOSTANDARD LVCMOS33} [get_ports {sseg2[6]}]
35 set_property -dict {PACKAGE_PIN E3 IOSTANDARD LVCMOS33} [get_ports {sseg2[5]}]
36 set_property -dict {PACKAGE_PIN D3 IOSTANDARD LVCMOS33} [get_ports {sseg2[4]}]
37 set_property -dict {PACKAGE_PIN F4 IOSTANDARD LVCMOS33} [get_ports {sseg2[3]}]
38 set_property -dict {PACKAGE_PIN F3 IOSTANDARD LVCMOS33} [get_ports {sseg2[2]}]
39 set_property -dict {PACKAGE_PIN E2 IOSTANDARD LVCMOS33} [get_ports {sseg2[1]}]
40 set_property -dict {PACKAGE_PIN D2 IOSTANDARD LVCMOS33} [get_ports {sseg2[0]}]

```

提高任务

添加检修状态后的源文件如下:

Listing 7: 检修状态源文件

```

1  // `define STIMULATION
2
3  module traffic_light(
4      input sys_clk,                /* 系统100MHz时钟 */
5      input rst,                    /* 高电平，异步复位 */
6      input sig_repair,             /* 检修状态信号，高电平有效 */
7      input sig_break,              /* 30s的附加状态信号，上升沿有效 */
8      output reg [2:0] led_east_west, /* 东西方向红-黄-绿灯 */
9      output reg [2:0] led_north_south, /* 南北方向红-黄-绿灯 */
10     output [7:0] sseg1, sseg2,     /* 八段数码管 */
11     output [3:0] an1, an2          /* 数码管片选信号 */
12 );
13
14 `ifdef STIMULATION
15     assign clk_1Hz = sys_clk;
16 `else
17     wire clk_1Hz;
18     /* 产生1.00117Hz信号 */
19     clk_div_32bit clk_div_32bit_inst (
20         .clk(sys_clk),
21         .rstn(!rst),
22         .step_freq(32'd43),
23         .clk_out(clk_1Hz)
24     );

```

```

25     `endif
26
27 // 交通灯控制器一共有7个状态，使用格雷码指定状态
28 localparam st_s0_GR = 3'b000;      /* 东西绿灯亮，南北红灯亮，40s */
29 localparam st_s1_YR = 3'b001;      /* 东西黄灯亮，南北红灯亮，5s */
30 localparam st_s2_RG = 3'b011;      /* 东西红灯亮，南北绿灯亮，40s */
31 localparam st_s3_RY = 3'b010;      /* 东西红灯亮，南北黄灯亮，5s */
32
33 localparam st_repair = 3'b110;      /* 检修进行状态 */
34 localparam st_repair_close = 3'b111; /* 检修退出状态 */
35 localparam st_addition = 3'b101;    /* 附加状态 */
36
37 /* 状态转换 */
38 reg [2:0] st_cur, st_nxt;
39 always @(posedge clk_1Hz, posedge rst) begin
40     if (rst) begin
41         st_cur <= st_s0_GR;
42     end
43     else begin
44         st_cur <= st_nxt;
45     end
46 end
47
48 /* 40s定时器 */
49 reg [5:0] cnt_40;
50 always @(posedge clk_1Hz) begin
51     if (st_cur == st_s0_GR || st_cur == st_s2_RG) begin
52         cnt_40 <= cnt_40 + 1'b1;
53     end
54     else begin
55         cnt_40 <= 6'b0;
56     end
57 end
58
59 /* 5s定时器 */
60 reg [2:0] cnt_5;
61 always @(posedge clk_1Hz) begin
62     if (st_cur == st_s1_YR || st_cur == st_s3_RY || st_cur == st_repair_close) begin
63         cnt_5 <= cnt_5 + 1'b1;
64     end
65     else begin
66         cnt_5 <= 3'b0;
67     end
68 end
69
70 /* 组合逻辑次态输出 */
71 always @(*) begin
72     /* 优先处理检修状态信号 */
73     if (sig_repair == 1'b1) begin
74         st_nxt <= st_repair;
75     end
76     else begin

```

```

77         case (st_cur)
78             st_s0_GR: begin
79                 if (cnt_40 == 6'd39) begin
80                     st_nxt <= st_s1_YR;
81                 end
82                 else begin
83                     st_nxt <= st_s0_GR;
84                 end
85             end
86             st_s1_YR: begin
87                 if (cnt_5 == 6'd4) begin
88                     st_nxt <= st_s2_RG;
89                 end
90                 else begin
91                     st_nxt <= st_s1_YR;
92                 end
93             end
94             st_s2_RG: begin
95                 if (cnt_40 == 6'd39) begin
96                     st_nxt <= st_s3_RY;
97                 end
98                 else begin
99                     st_nxt <= st_s2_RG;
100                 end
101             end
102             st_s3_RY: begin
103                 if (cnt_5 == 6'd4) begin
104                     st_nxt <= st_s0_GR;
105                 end
106                 else begin
107                     st_nxt <= st_s3_RY;
108                 end
109             end
110             st_repair: begin
111                 st_nxt <= st_repair_close;
112             end
113             st_repair_close: begin
114                 if (cnt_5 == 6'd4) begin
115                     st_nxt <= st_s0_GR;
116                 end
117                 else begin
118                     st_nxt <= st_repair_close;
119                 end
120             end
121             default: st_nxt <= st_s0_GR;
122         endcase
123     end
124 end
125 /* 时序逻辑输出，东西方向的交通灯 */
126 always @(posedge clk_1Hz) begin
127     case (st_nxt)
128         st_s0_GR: begin

```

```

129         led_east_west <= 3'b001;
130     end
131     st_s1_YR: begin
132         led_east_west <= 3'b010;
133     end
134     st_s2_RG: begin
135         led_east_west <= 3'b100;
136     end
137     st_s3_RY: begin
138         led_east_west <= 3'b100;
139     end
140     default: led_east_west <= 3'b000;
141 endcase
142 end
143 /* 时序逻辑输出，南北方向的交通灯 */
144 always @(posedge clk_1Hz) begin
145     case (st_nxt)
146         st_s0_GR: begin
147             led_north_south <= 3'b100;
148         end
149         st_s1_YR: begin
150             led_north_south <= 3'b100;
151         end
152         st_s2_RG: begin
153             led_north_south <= 3'b001;
154         end
155         st_s3_RY: begin
156             led_north_south <= 3'b010;
157         end
158         default: led_north_south <= 3'b000;
159     endcase
160 end
161 /* 东西方向的倒计时计算 */
162 reg [5:0] countdown_1;
163 always @(*) begin
164     case (st_cur)
165         st_s0_GR: countdown_1 <= 6'd40 - cnt_40;
166         st_s1_YR: countdown_1 <= 6'd5 - {3'b0, cnt_5};
167         st_s2_RG: countdown_1 <= 6'd45 - cnt_40;
168         st_s3_RY: countdown_1 <= 6'd5 - {3'b0, cnt_5};
169         st_repair_close: countdown_1 <= 6'd5 - {3'b0, cnt_5};
170         default: countdown_1 <= 6'b0;
171     endcase
172 end
173 /* 南北方向的倒计时计算 */
174 reg [5:0] countdown_2;
175 always @(*) begin
176     case (st_cur)
177         st_s0_GR: countdown_2 <= 6'd45 - cnt_40;
178         st_s1_YR: countdown_2 <= 6'd5 - {3'b0, cnt_5};
179         st_s2_RG: countdown_2 <= 6'd40 - cnt_40;
180         st_s3_RY: countdown_2 <= 6'd5 - {3'b0, cnt_5};

```

```

181         st_repair_close: countdown_2 <= 6'd5 - {3'b0, cnt_5};
182         default: countdown_2 <= 6'b0;
183     endcase
184 end
185 /* 东西方向倒计时转BCD码 */
186 wire [3:0] bcd_buffer_1[0:1]; /* 东西方向显示缓存 */
187 bin2bcd_8bit bin2bcd_8bit_inst_1 (
188     .bin({2'b0, countdown_1}),
189     .bcd_12bit({bcd_buffer_1[0], bcd_buffer_1[1]})
190 );
191 /* 南北方向倒计时转BCD码 */
192 wire [3:0] bcd_buffer_2[0:1]; /* 南北方向显示缓存 */
193 bin2bcd_8bit bin2bcd_8bit_inst_2 (
194     .bin({2'b0, countdown_2}),
195     .bcd_12bit({bcd_buffer_2[0], bcd_buffer_2[1]})
196 );
197 /* 第一个四位数码管 */
198 scan_led_hex_disp_4 scan_led_hex_disp_4_inst_1 (
199     .clk(sys_clk), .rst(rst),
200     .hex0(bcd_buffer_1[0]), .hex1(bcd_buffer_1[1]), .hex2(4'd10), .hex3(4'd10), .dp(4'b0000),
201     .an(an1), .sseg(sseg1)
202 );
203 /* 第二个四位数码管 */
204 scan_led_hex_disp_4 scan_led_hex_disp_4_inst_2 (
205     .clk(sys_clk), .rst(rst),
206     .hex0(4'd10), .hex1(4'd10), .hex2(bcd_buffer_2[0]), .hex3(bcd_buffer_2[1]), .dp(4'b0000),
207     .an(an2), .sseg(sseg2)
208 );
209 endmodule

```

添加检修状态后的仿真文件如下:

Listing 8: 检修状态仿真文件

```

1 module traffic_light_tb;
2     reg sys_clk;
3     reg rst;
4     reg sig_repair;
5     reg sig_break;
6     wire [7:0] sseg1, sseg2;
7     wire [3:0] an1, an2;
8     wire [2:0] led_east_west;
9     wire [2:0] led_north_south;
10    initial begin
11        sys_clk = 0;
12        rst = 0;
13        #10;
14        rst = 1;
15        #10;
16        rst = 0;
17        #100;
18        sig_repair = 1'b1;
19        #100;

```



```

20     sig_repair = 1'b0;
21     #100;
22     $finish;
23 end
24
25 /* 例化模块 */
26 traffic_light traffic_light_inst (
27     .sys_clk(sys_clk),
28     .rst(rst),
29     .sig_repair(sig_repair),
30     .sig_break(sig_break),
31     .led_east_west(led_east_west),
32     .led_north_south(led_north_south),
33     .sseg1(sseg1), .sseg2(sseg2),
34     .an1(an1),
35     .an2(an2)
36 );
37
38 always #5 sys_clk = !sys_clk ;
39 endmodule

```

约束文件同基础任务。

拓展任务

添加附加状态后交通灯控制电路的源文件如下:

Listing 9: 添加附加状态的交通灯控制电路源文件

```

1  `define STIMULATION
2
3  module traffic_light(
4      input sys_clk,                /* 系统100MHz时钟 */
5      input rst,                    /* 高电平，异步复位 */
6      input sig_repair,             /* 检修状态信号，高电平有效 */
7      input sig_break,              /* 30s的附加状态信号，上升沿有效 */
8      output reg [2:0] led_east_west, /* 东西方向红-黄-绿灯 */
9      output reg [2:0] led_north_south, /* 南北方向红-黄-绿灯 */
10     output [7:0] sseg1, sseg2,     /* 八段数码管 */
11     output [3:0] an1, an2          /* 数码管片选信号 */
12 );
13
14 `ifdef STIMULATION
15 assign clk_1Hz = sys_clk;
16 `else
17 wire clk_1Hz;
18 /* 产生1.00117Hz信号 */
19 clk_div_32bit clk_div_32bit_inst (
20     .clk(sys_clk),
21     .rstn(!rst),
22     .step_freq(32'd43),
23     .clk_out(clk_1Hz)

```

```

24 );
25 `endif
26
27 // 交通灯控制器一共有7个状态，使用格雷码指定状态
28 localparam st_s0_GR = 4'b0000; /* 东西绿灯亮，南北红灯亮，40s */
29 localparam st_s1_YR = 4'b0001; /* 东西黄灯亮，南北红灯亮，5s */
30 localparam st_s2_RG = 4'b0011; /* 东西红灯亮，南北绿灯亮，40s */
31 localparam st_s3_RY = 4'b0010; /* 东西红灯亮，南北黄灯亮，5s */
32 /* 检修状态 */
33 localparam st_repair = 4'b0110; /* 检修进行状态 */
34 localparam st_repair_close = 4'b0111; /* 检修退出状态 */
35 /* 附加状态 */
36 localparam st_addition_0 = 4'b0101; /* 附加状态 */
37 localparam st_addition_1 = 4'b0100; /* 附加状态 */
38 localparam st_addition_2 = 4'b1100; /* 附加状态 */
39 localparam st_addition_3 = 4'b1101; /* 附加状态 */
40 /* 状态转换 */
41 reg [3:0] st_cur, st_nxt;
42 always @(posedge clk_1Hz, posedge rst) begin
43     if (rst) begin
44         st_cur <= st_s0_GR;
45     end
46     else begin
47         st_cur <= st_nxt;
48     end
49 end
50
51 /* st_addition */
52 assign st_addition = (st_cur == st_addition_0) || (st_cur == st_addition_1) ||
53                     (st_cur == st_addition_2) || (st_cur == st_addition_3);
54
55 /* 附加模式缓冲 */
56 reg sig_break_buffer;
57 always @(posedge clk_1Hz or posedge rst) begin
58     if (rst == 1'b1 || st_addition == 1'b1) begin
59         sig_break_buffer <= 1'b0;
60     end
61     else if (sig_break == 1'b1) begin
62         sig_break_buffer <= 1'b1;
63     end
64     else begin
65         sig_break_buffer <= sig_break_buffer;
66     end
67 end
68
69 /* 40s定时器 */
70 reg [5:0] cnt_40;
71 always @(posedge clk_1Hz) begin
72     if (st_cur == st_s0_GR || st_cur == st_s2_RG) begin
73         cnt_40 <= cnt_40 + 1'b1;
74     end
75     else begin

```

```

76         cnt_40 <= 6'b0;
77     end
78 end
79 /* 30s 定时器 */
80 reg [4:0] cnt_30;
81 always @(posedge clk_1Hz) begin
82     if (st_addition == 1'b1) begin
83         cnt_30 <= cnt_30 + 1'b1;
84     end
85     else begin
86         cnt_30 <= 5'b0;
87     end
88 end
89 /* 5s 定时器 */
90 reg [2:0] cnt_5;
91 always @(posedge clk_1Hz) begin
92     if (st_cur == st_s1_YR || st_cur == st_s3_RY || st_cur == st_repair_close) begin
93         cnt_5 <= cnt_5 + 1'b1;
94     end
95     else begin
96         cnt_5 <= 3'b0;
97     end
98 end
99
100 /* 组合逻辑次态输出 */
101 always @(*) begin
102     /* 优先处理检修状态信号 */
103     if (sig_repair == 1'b1) begin
104         st_nxt <= st_repair;
105     end
106     else begin
107         case (st_cur)
108             st_s0_GR: begin
109                 if (cnt_40 == 6'd39) begin
110                     if (sig_break_buffer == 1'b1) begin
111                         st_nxt <= st_addition_0;
112                     end
113                     else begin
114                         st_nxt <= st_s1_YR;
115                     end
116                 end
117                 else begin
118                     st_nxt <= st_s0_GR;
119                 end
120             end
121             st_s1_YR: begin
122                 if (cnt_5 == 3'd4) begin
123                     if (sig_break_buffer == 1'b1) begin
124                         st_nxt <= st_addition_1;
125                     end
126                     else begin
127                         st_nxt <= st_s2_RG;

```

```

128         end
129     end
130     else begin
131         st_nxt <= st_s1_YR;
132     end
133 end
134 st_s2_RG: begin
135     if (cnt_40 == 6'd39) begin
136         if (sig_break_buffer == 1'b1) begin
137             st_nxt <= st_addition_2;
138         end
139         else begin
140             st_nxt <= st_s3_RY;
141         end
142     end
143     else begin
144         st_nxt <= st_s2_RG;
145     end
146 end
147 st_s3_RY: begin
148     if (cnt_5 == 3'd4) begin
149         if (sig_break_buffer == 1'b1) begin
150             st_nxt <= st_addition_3;
151         end
152         else begin
153             st_nxt <= st_s0_GR;
154         end
155     end
156     else begin
157         st_nxt <= st_s3_RY;
158     end
159 end
160 st_repair: begin
161     st_nxt <= st_repair_close;
162 end
163 st_repair_close: begin
164     if (cnt_5 == 3'd4) begin
165         st_nxt <= st_s0_GR;
166     end
167     else begin
168         st_nxt <= st_repair_close;
169     end
170 end
171 st_addition_0: begin
172     if (cnt_30 == 5'd29) begin
173         st_nxt <= st_s1_YR;
174     end
175     else begin
176         st_nxt <= st_addition_0;
177     end
178 end
179 st_addition_1: begin

```

```

180         if (cnt_30 == 5'd29) begin
181             st_nxt <= st_s2_RG;
182         end
183         else begin
184             st_nxt <= st_addition_1;
185         end
186     end
187     st_addition_2: begin
188         if (cnt_30 == 5'd29) begin
189             st_nxt <= st_s3_RY;
190         end
191         else begin
192             st_nxt <= st_addition_2;
193         end
194     end
195     st_addition_3: begin
196         if (cnt_30 == 5'd29) begin
197             st_nxt <= st_s0_GR;
198         end
199         else begin
200             st_nxt <= st_addition_3;
201         end
202     end
203     default: st_nxt <= st_s0_GR;
204 endcase
205 end
206 end
207 /* 时序逻辑输出，东西方向的交通灯 */
208 always @(posedge clk_1Hz) begin
209     case (st_nxt)
210         st_s0_GR: begin
211             led_east_west <= 3'b001;
212         end
213         st_s1_YR: begin
214             led_east_west <= 3'b010;
215         end
216         st_s2_RG: begin
217             led_east_west <= 3'b100;
218         end
219         st_s3_RY: begin
220             led_east_west <= 3'b100;
221         end
222         default: led_east_west <= 3'b000;
223     endcase
224 end
225 /* 时序逻辑输出，南北方向的交通灯 */
226 always @(posedge clk_1Hz) begin
227     case (st_nxt)
228         st_s0_GR: begin
229             led_north_south <= 3'b100;
230         end
231         st_s1_YR: begin

```

```

232         led_north_south <= 3'b100;
233     end
234     st_s2_RG: begin
235         led_north_south <= 3'b001;
236     end
237     st_s3_RY: begin
238         led_north_south <= 3'b010;
239     end
240     default: led_north_south <= 3'b000;
241 endcase
242 end
243 /* 东西方向的倒计时计算 */
244 reg [5:0] countdown_1;
245 always @(*) begin
246     case (st_cur)
247         st_s0_GR: countdown_1 <= 6'd40 - cnt_40;
248         st_s1_YR: countdown_1 <= 6'd5 - {3'b0, cnt_5};
249         st_s2_RG: countdown_1 <= 6'd45 - cnt_40;
250         st_s3_RY: countdown_1 <= 6'd5 - {3'b0, cnt_5};
251         st_repair_close: countdown_1 <= 6'd5 - {3'b0, cnt_5};
252         st_addition_0, st_addition_1, st_addition_2, st_addition_3: begin
253             countdown_1 <= 6'd30 - {1'b0, cnt_30};
254         end
255         default: countdown_1 <= 6'b0;
256     endcase
257 end
258 /* 南北方向的倒计时计算 */
259 reg [5:0] countdown_2;
260 always @(*) begin
261     case (st_cur)
262         st_s0_GR: countdown_2 <= 6'd45 - cnt_40;
263         st_s1_YR: countdown_2 <= 6'd5 - {3'b0, cnt_5};
264         st_s2_RG: countdown_2 <= 6'd40 - cnt_40;
265         st_s3_RY: countdown_2 <= 6'd5 - {3'b0, cnt_5};
266         st_repair_close: countdown_2 <= 6'd5 - {3'b0, cnt_5};
267         st_addition_0, st_addition_1, st_addition_2, st_addition_3: begin
268             countdown_2 <= 6'd30 - {1'b0, cnt_30};
269         end
270         default: countdown_2 <= 6'b0;
271     endcase
272 end
273 /* 东西方向倒计时转BCD码 */
274 wire [3:0] bcd_buffer_1[0:1]; /* 东西方向显示缓存 */
275 bin2bcd_8bit bin2bcd_8bit_inst_1 (
276     .bin({2'b0, countdown_1}),
277     .bcd_12bit({bcd_buffer_1[0], bcd_buffer_1[1]})
278 );
279 /* 南北方向倒计时转BCD码 */
280 wire [3:0] bcd_buffer_2[0:1]; /* 南北方向显示缓存 */
281 bin2bcd_8bit bin2bcd_8bit_inst_2 (
282     .bin({2'b0, countdown_2}),
283     .bcd_12bit({bcd_buffer_2[0], bcd_buffer_2[1]})

```

```

284 );
285 /* 第一个四位数码管 */
286 scan_led_hex_disp_4 scan_led_hex_disp_4_inst_1 (
287     .clk(sys_clk), .rst(rst),
288     .hex0(bcd_buffer_1[0]), .hex1(bcd_buffer_1[1]), .hex2(4'd10), .hex3(4'd10), .dp(4'b0000),
289     .an(an1), .sseg(sseg1)
290 );
291 /* 第二个四位数码管 */
292 scan_led_hex_disp_4 scan_led_hex_disp_4_inst_2 (
293     .clk(sys_clk), .rst(rst),
294     .hex0(4'd10), .hex1(4'd10), .hex2(bcd_buffer_2[0]), .hex3(bcd_buffer_2[1]), .dp(4'b0000),
295     .an(an2), .sseg(sseg2)
296 );
297 endmodule

```

对附加状态添加附加状态后交通灯控制电路进行仿真，仿真文件如下：

Listing 10: 附加状态的仿真文件

```

1 module traffic_light_tb;
2     reg sys_clk;
3     reg rst;
4     reg sig_repair;
5     reg sig_break;
6     wire [7:0] sseg1, sseg2;
7     wire [3:0] an1, an2;
8     wire [2:0] led_east_west;
9     wire [2:0] led_north_south;
10    initial begin
11        sys_clk = 0;
12        rst = 0;
13        sig_repair = 1'b0;
14        sig_break = 1'b0;
15        #10;
16        rst = 1;
17        #10;
18        rst = 0;
19        #100;
20        sig_break = 1'b1;
21        #20;
22        sig_break = 1'b0;
23        #1000;
24        $finish;
25    end
26
27    /* 例化模块 */
28    traffic_light traffic_light_inst (
29        .sys_clk(sys_clk),
30        .rst(rst),
31        .sig_repair(sig_repair),
32        .sig_break(sig_break),
33        .led_east_west(led_east_west),
34        .led_north_south(led_north_south),

```

```

35     .sseg1(sseg1), .sseg2(sseg2),
36     .an1(an1),
37     .an2(an2)
38 );
39
40     always #5 sys_clk = !sys_clk ;
41 endmodule

```

对应的约束文件与基础任务和提高任务相同。最终使用资源如图 4所示。

Graph | Table

Resource	Utilization	Available	Utilization %
LUT	136	20800	0.65
FF	75	41600	0.18
IO	33	210	15.71
BUFG	1	32	3.13

图 4: 资源使用情况

三、仿真结果

基础任务




图 5: 仿真结果 1




图 6: 仿真结果 2

具体的仿真结果见图 5和图 6所示, 为了便于仿真, 系统运行基准时钟选择 100MHz, 分析状态机工作过程, 满足基本设计要求的四个状态, 状态时间满足 40s 和 5s 的要求, 并通过组合逻辑电路实现交通灯控制信号的输出和倒计时, 倒计时也准确无误。

提高任务




图 7: 检修状态仿真结果

提高任务中, 添加检修状态的仿真结果见图 7, 当检测到检修信号为高电平时, 次态进入检修状态, 当检测到检修信号取消, 进入退出状态, 倒计时 5s 后进入 s0 状态。

拓展任务

拓展任务之中, 针对附加状态的仿真结果见图 8, 在该仿真结果中, 添加了三个 Marker, 分别是该系统检测到输入的附加状态上升沿, 通过 buffer 缓存该输入信号, 当当前状态即将结束进入下一状态时, 系统进入附加状态 0, 此时 buffer 自己清空, 之后经过 30s 的倒计时后, 系统按顺序进入刚才即将进入的状态 st_s1。




图 8: 附加状态仿真结果

四、硬件验证结果

基础任务




图 9: 基础任务硬件验证结果

基础任务实现的硬件验证结果如图 9所示, 左三 LED 和右三 LED 分别作为东西方向和南北方向的红、黄和绿灯, 其上数码管显示的倒计时对应其时间。

提高任务

如图 10所示为系统进入检修状态, 左下角开关 SW 置 1, 红绿灯全灭, 倒计时固定为 00 和 00, 图 11所示为开关 SW7 拨下, 系统进入退出检修状态, 倒计时 5s 之后进入 s0 状态。




图 10: 检修状态




图 11: 检修退出状态

拓展任务




图 12: 拓展任务硬件验证结果

基础任务实现的硬件验证结果如图 12所示, 设置拨码开关后, 当前状态结束后进入附加模式, 在附加模式下开始 30s 的倒计时, 同时红绿灯控制为全灭, 倒计时结束, 进入退出循环前的下一个状态。

五、问题解决

100MHz 时钟的 100M 分频仿真时间过大

开始的时候直接考虑了, 在仿真的时候改变该工作基准时钟, 采用系统时钟作为工作时钟, 观察状态机工作过程即可。但在仿真和综合间来回切换代码较为繁琐, 此时可以通过与 C 语言宏定义类似的方法实现代码的快速更改, 如下所示:

Listing 11: 编译指令应用

```
1  `ifndef STIMULATION
2  assign clk_1Hz = sys_clk;
3  `else
4  wire clk_1Hz;
5  /* 产生1.00117Hz信号 */
6  clk_div_32bit clk_div_32bit_inst (
7      .clk(sys_clk),
8      .rstn(!rst),
9      .step_freq(32'd43),
10     .clk_out(clk_1Hz)
11 );
12 `endif
```

确认约束文件无误, 但布局布线时提示有端口 `sig_break` 没有连接




图 13: RTL 原理图




图 14: 综合结果

针对该报错检查 RTL 分析原理图 13, 确定在进行描述时无误, 再检查综合结果, 综合结果见图 14, 可以看到在 RTL 中设计无误的 `sig` 信号被综合工具优化掉, 该端口没有连接任何信息。检查 Warning 信息, 可以看到如下 Warning

1 [Synth 8-7129] Port `sig_break` in module `traffic_light` is either unconnected or has no load

通过对综合结果的分析, 最终将问题锁定到对 `sig_break` 信号的缓存模块, `sig_break` 信号作为该时序逻辑中 `if` 的判断条件的同时, 作为了时序逻辑的边沿触发条件, 相同的应用有 `rst` 接口, 但是通过综合结果可以看到, 综合工具对 `rst` 信号有单独的处理, 同样是使触发器清零, `st_addition` 就是通过赋值的方式清零, 但是 `rst` 信号是直接连接到了触发器的复位端上, 所以 `sig_break` 信号无法像 `rst` 一样, 即在敏感列表又在条件判断, 综合工具认为其没有被使用而将其优化掉了。

错误代码如下:

Listing 12: 综合不理想代码

```
1  /* 附加模式缓存 */
2  reg sig_break_buffer;
3  always @(posedge clk_1Hz or posedge rst or posedge sig_break) begin
4      if (rst == 1'b1 || st_addition == 1'b1) begin
5          sig_break_buffer <= 1'b0;
6      end
7      else if (sig_break == 1'b1) begin
8          sig_break_buffer <= 1'b1;
9      end
10     else begin
11         sig_break_buffer <= sig_break_buffer;
12     end
13 end
```

写状态机过程中出现仿真正确但硬件验证结果混乱, 无规律可循

当输出无规律可循时, 一般是由于综合的过程中产生了锁存器 (latch), latch 的输入状态可能多次变化, 容易产生毛刺, 为整个电路带来严重的不确定性。除非设计需求, 在设计时应该极力避免 latch 的产生。

在初次发现问题时, 一直进行的行为仿真和时序仿真的仿真结果无误, 但是硬件验证结果与仿真结果严重偏移, 通过 ILA 核进行板上调试会发现数据错误, 但毫无规律可循。该问题无法明确找到对应的解决方案, 因此到图书馆查阅更多资料进行系统性学习, 偶然在《Verilog 传奇-从电路出发的 HDL 代码设计》一书中看到专门针对 latch 危害的讨论, 在理解其危害后自检代码发现问题, 问题出现在三段状态机中求解下一个状态的**组合逻辑电路**中, 由于条件判断的 if-else 结构不完整, 导致 Vivado 综合出了 latch, 直接导致状态机的状态混乱。

进一步查阅资料, 这种情况仅发生在组合逻辑电路中, 当组合逻辑中的条件分支语句不完整 (不收敛) 一般会综合产生 latch, 而时序逻辑中的变量, 其本身就具有存储功能, 所以不会产生该问题。

在了解了以上内容后, 再回到 Vivado 之中, 甚至可以看到综合工具会进行 Warning 提醒: ”综合产生了一个 latch。”

会综合产生 latch 的几种情况 (组合逻辑):if-else 结构不完整、case 结构不完整、信号幅值的等号右侧有其本身、always 块的敏感列表没有列全。

本质上, 综合产生 latch 是因为综合工具判断该组合逻辑需要存储功能, 如 if-else 结构不完整的话, 综合工具默认缺省的 else 的分支下待赋值的信号值不变, 信号不变就意味着需要存储单元, 导致其被综合成 latch 结构。

六、心得体会

通过对三层任务分级, 基本掌握简单的三段式状态机设计。本次设计中最重要的是养成了一种思维习惯, 以往在进行通用计算机或者 MCU 上的程序设计时, 是以一种串行执行的思路, 通过堆砌条件控制语句、中断控制、多线程等方式实现复杂的系统, 而在 FPGA 的硬件设计中, 主要是通过 FSM 去实现复杂的系统, 在进行交通灯控制器的设计过程中, 逐渐学会如何以不同状态看待一个复杂系统的实现, 将一个复杂的任务分解为 FSM 的不同状态和不同输出。

同时也深刻的体会到 FPGA 技术的优越性, 数电课程中设计一个基础任务就要经过反复的化简、建模和绘制时序图, 但在 Verilog 语言的帮助下, 通过成熟的三段式 FSM 描述方法, 不仅可以快速的实现一个 FSM, 还可以保证其稳定性, 并且直接进行时序仿真可以高效的从时序图中发现时序逻辑电路的问题。