

Tytuł: OptiBolt - Protocol and Evaluation

Autorzy: **Sebastian Zoń (SZ), Tomasz Więclawski (TW)**

Ostatnia modyfikacja: 31.08.2026

1.	Repozytorium git.....	1
2.	Wstęp	2
3.	Specyfikacja	2
3.1.	Opis ogólny algorytmu	2
3.2.	Tabela zdarzeń	3
4.	Architektura	4
4.1.	Moduł: top	4
4.1.1.	Schemat blokowy	4
4.1.2.	Porty	4
a)	VGA – wyjście VGA, output	4
b)	PS/2 – klawiatura, inout używany jako input.....	4
c)	7seg – wyświetlacz 7-segmentowy, output	5
d)	OptiBolt_rx – input.....	5
e)	OptiBolt_tx – output	5
4.1.3.	Interfejsy	5
a)	eval_proto – evaluation to CDC bridge	5
b)	proto_eval – CDC bridge to evaluation	5
c)	bridge_proto – CDC bridge to protocol	6
d)	proto_bridge – protocol to CDC bridge	6
e)	proto_eval_carrier – carrier detector to evaluation	6
4.2.	Rozprowadzenie sygnału zegara.....	6
4.3.	Architektura protokołu.....	7
5.	Implementacja	9
5.1.	Lista zignorowanych ostrzeżeń Vivado.	9
5.2.	Wykorzystanie zasobów	10
5.3.	Marginesy czasowe.....	10
6.	Konfiguracja sprzętu	10
7.	Film.	11

1. Repozytorium git

Adres repozytorium GITa:

<https://github.com/Ziemniaczeka/OptiBolt-protocol-and-evaluation>

2. Wstęp

Pomysł wziął się z powodu braku konsumenckich protokołów hybrydowych (łączących połączenie miedziane i światłowodowe). Miał za zadanie zaprezentować możliwości i ograniczenia tego typu transmisji.


Projekt polega na zaimplementowaniu dwukierunkowej komunikacji światłowodowej oraz emulacji połączenia elektrycznego między dwoma układami FPGA Basys3. Opiera się on na dwóch głównych połączonych blokach:

- 1) ewaluacja - obsługująca komendy z klawiatury, wyświetlanie informacji na monitorze VGA, a także procesowanie i wysyłanie informacji do protokołu: wiadomości tekstowe, bitmapy, testy prędkości i poprawności transmisji.
- 2) protokół - samodzielnie opracowany i zaprojektowany moduł komunikacji w postaci transceivera. Potrafi nadawać z różnymi częstotliwościami i różnymi wartościami oversamplingu oraz posiada koder i dekoder kodu manchester. Kodowanie Manchester zostało zastosowane z uwagi na jego ciągłą zmianę stanów logicznych, która potrzebna była ze względu na użycie odbiornika TOSLINK ze sprzężeniem AC.

3. Specyfikacja

3.1. Opis ogólny algorytmu

Ze względu na charakter projektu, algorytm nie jest prosty do zdefiniowania. Generalnym działaniem jest nawiązanie komunikacji pomiędzy dwoma płytkami i gotowość na wykonywanie różnego rodzaju transmisji i testów.



3.2. Tabela zdarzeń


Zdarzenie	Kategoria	Reakcja systemu
Włączenie zasilania / wciśnięcie przycisku btnC	Start/Reset	Wyzerowanie rejestrów, oczekiwanie na stabilizację zegarów (locked), wyczyszczenie buforów konsoli i pamięci BRAM.
Brak sygnału optycznego w odbiorniku RX	Detekcja nośnej optycznej	Moduł optical_carrier_detector nie wykrywa impulsów; przejście do stanu DISCONNECTED, wyświetlenie czerwonego monitu ostrzegawczego na ekranie VGA.
Wykrycie ciągłości impulsów świetlnych w torze RX	Detekcja nośnej optycznej	Zgłoszenie flagi proto_eval_rx_carrier; wybudzenie automatu link_handshake i przejście do procedury autoryzacji.
Rozpoczęcie procedury autoryzacji łącza	Procedura Handshake	Wygenerowanie przez PRNG 8-bitowego losowego tokenu i nadawanie pakietu MSG_CAPABILITIES.
Odebranie pakietu z identycznym własnym tokenem	Analiza odebranego tokenu	Wykrycie podłączenia światłowodu w pętli własnej (Loopback); przełączenie do trybu LOOPBACK, odblokowanie lokalnych testów.
Odebranie tokenu zdalnego od drugiej płytki	Analiza odebranego tokenu	Odesłanie pakietu potwierdzenia MSG_ACCEPT; ustanowienie łącza w trybie CONNECTED (pełny duplex) i przejście do stanu IDLE.
Wpisanie tekstu do konsoli i wciśnięcie klawisza Enter	Zdarzenie użytkownika/odbiór ramki	Pobranie znaków ASCII z bufora edycji i wysłanie ich sekwencyjnie w ramach MSG_TEXT do kolejki FIFO nadajnika.
Wpisanie komendy /ping lub kliknięcie przycisku Ping	Zdarzenie użytkownika/odbiór ramki	Nadanie pakietu kontrolnego MSG_REQUEST (0xA5), start 32-bitowego licznika cykli zegara; po odbiorze odpowiedzi (0x5A lub 0xA5 w loopback) wyliczenie czasu RTT i wypisanie wyniku w konsoli.
Wpisanie komendy /sweep lub kliknięcie przycisku Sweep	Zdarzenie użytkownika/odbiór ramki	Wysłanie pakietu inicjującego test, automatyczna sekwencyjna zmiana prędkości (od 100 kbps do 25 Mbps), transmisja pakietów MSG_SWEEP, analiza odpowiedzi, wyświetlanie rezultatów.
Wpisanie komendy /bitmap send lub kliknięcie Send BMP	Zdarzenie użytkownika/odbiór ramki	Generacja i wysyłanie losowo generowanych wartości pixeli z headerem MSG_BITMAP. Pojedynczy pixel zajmuje 2 bajty.
Wpisanie komendy /baud <wartość> w konsoli	Zdarzenie użytkownika/odbiór ramki	Wysłanie ramki rekonfiguracji MSG_REQUEST; po otrzymaniu potwierdzenia (acknowledge) przełączenie prędkości.
Wpisanie komendy /power ready w konsoli	Zdarzenie użytkownika/odbiór ramki	Wymiana ról (Wall/Battery/Sink) za pomocą ramek MSG_POWER, przesyłanie wspieranych wartości napięcia i prądu i zawarcie kontraktu.
Przerwanie toru optycznego / wyciągnięcie kabla	Zdarzenie użytkownika/odbiór ramki	Wykrycie przerwania odbiornika poprzez optical carrier detector bądź nadajnika poprzez brak otrzymywania ramek MSG_CAPABILITIES / MSG_ACCEPT, przejście do stanu DISCONNECTED.

4. Architektura

4.1. Moduł: top

Moduł top.sv składa się z dwóch głównych modułów: top_evaluation.sv oraz optibolt_controller.sv. Poza nimi zawiera moduł optibolt_cdc_bridge.sv przez który sygnały przechodzą pomiędzy domenami zegarowymi.

4.1.1. Schemat blokowy



4.1.2. Porty

a) VGA – wyjście VGA, output

nazwa portu	opis
vs	Impuls synchronizacji pionowej VGA (Vertical Sync)
hs	Impuls synchronizacji poziomej VGA (Horizontal Sync)
[3:0] r	składowa koloru czerwonego
[3:0] g	składowa koloru zielonego
[3:0] b	składowa koloru niebieskiego

b) PS/2 – klawiatura, inout używany jako input

nazwa portu	opis
ps2_clk	Sygnał zegarowy generowany przez klawiaturę PS/2
ps2_data	Szeregowa linia danych wejściowych z kodami naciśniętych/zwolnionych klawiszy

c) 7seg – wyświetlacz 7-segmentowy, output

nazwa portu	opis
[3:0] an	Sterowanie anodami wyświetlacza, wybieranie cyfry
[6:0] seg	Sterowanie katodami segmentów wyświetlacza
dp	sterowanie kropką

d) OptiBolt_rx – input

nazwa portu	opis
OptiBolt_rx	Cyfrowy sygnał wejściowy ze scalonego odbiornika światłowodowego TOSLINK (ze sprzężeniem AC)

e) OptiBolt_tx – output

nazwa portu	opis
OptiBolt_tx	Cyfrowy sygnał wyjściowy sterujący diodą nadajnika światłowodowego TOSLINK

4.1.3. Interfejsy**a) eval_proto – evaluation to CDC bridge**

nazwa sygnału	opis
eval_proto_baud_rate[3:0]	Żądana przez ewaluację prędkość transmisji
eval_proto_oversampling[3:0]	Żądana przez ewaluację wartość nadpróbkowania
eval_proto_tx_valid	Flaga(strob) zapisu danych do FIFO nadajnika
eval_proto_tx_type[2:0]	Wysyłany nagłówek (typ wiadomości)
eval_proto_tx_data[7:0]	Wysyłany bajt danych

b) proto_eval – CDC bridge to evaluation

nazwa sygnału	opis
proto_eval_tx_full	Flaga zapełnienia kolejki FIFO nadajnika (wstrzymanie nadawania)
proto_eval_tx_empty	Flaga całkowitego opróżnienia bufora FIFO nadajnika
proto_eval_rx_valid	Flaga obecności wiadomości w FIFO odbiornika
proto_eval_rx_type[2:0]	Typ nagłówka odebranego pakietu
proto_eval_rx_data[7:0]	Odebrany bajt danych
proto_eval_parity_error	Flaga wykrycia błędu parzystości w odebranej ramce
proto_eval_manchester_code_error	Flaga wykrycia niedozwolonej kombinacji w kodzie Manchester
proto_eval_preamble_error	Flaga błędu synchronizacji preambuły

c) *bridge_proto – CDC bridge to protocol*

nazwa sygnału	opis
baud_rate_200[3:0]	Zsynchronizowana do 200 MHz żądana prędkość transmisji
oversampling_200[3:0]	Zsynchronizowana do 200 MHz żądana wartość nadpróbkowania
rx_enable_200	Zezwolenie na zapis odebranego bajtu do kolejki FIFO odbiornika
tx_enable_200	Sygnał zezwolenia na odczyt słowa z FIFO nadajnika i rozpoczęcie transmisji
tx_type_200[2:0]	Zsynchronizowany do 200 MHz nagłówki wiadomości
tx_data_200[7:0]	Zsynchronizowane do 200 MHz wysyłane dane

d) *proto_bridge – protocol to CDC bridge*

nazwa sygnału	opis
tx_full_200	Flaga zajętości nadajnika
tx_empty_200	Flaga pustego bufora nadajnika
tx_idle_200	Flaga bezczynności linii nadawczej
rx_empty_200	Flaga braku danych w rejestrze odbiorczym
rx_type_200[2:0]	Odebrany nagłówek
rx_data_200[7:0]	Odebrany bajt danych
parity_error_200	Flaga wykrycia błędu parzystości w odebranej ramce
manchester_error_200	Flaga wykrycia niedozwolonej kombinacji w kodzie Manchester
preamble_error_200	Flaga błędu synchronizacji preambuły

e) *proto_eval_carrier – carrier detector to evaluation*

nazwa sygnału	opis
proto_eval_rx_carrier	Sygnał potwierdzający fizyczną obecność zmiennego sygnału świetlnego w odbiorniku

4.2. Rozprowadzenie sygnału zegara


W projekcie znajdują się 3 zegary:

- 1) 74.25MHz (clk74p25) – podłączony do „karty graficznej” top_draw.sv, dostosowany do przesyłania sygnału VGA w rozdzielczości 1280x720p@60fps
- 2) 100MHz (clk100) – główny zegar logiki ewaluacji, kompatybilny z modułem obsługującym sygnały PS/2
- 3) 200MHz (clk200) – zegar używany w protokole, podwyższone taktowanie pomaga utrzymać nadpróbkowanie przy wyższych prędkościach

Globalny, asynchroniczny reset całego układu jest zależny od sygnałów locked z generatorów zegara, co gwarantuje start dopiero po ustabilizowaniu się wszystkich zegarów.

Niemożliwe było otrzymanie zegara 74.25MHz z tego samego bloku zegarowego co zegar 100 i 200MHz. Nie generuje jednak to problemów ponieważ domena 74.25MHz odpowiada wyłącznie za wyświetlanie, dane do niej są przesyłane poprzez ciągłe ustalenie wartości na linii lub przez pamięć dual port BRAM. Ze względu na powolne odświeżanie ekranu, stany przejściowe są niezauważalne.

Rozprowadzenie sygnałów zegarowych i resetu w projekcie



4.3. Architektura protokołu

Idea działania protokołu:

Kodowanie: Używamy standardu Manchester. Polega ono na przypisaniu zboczu rosnącemu wartości 0, a zboczu opadającemu wartości 1. Przejście to następuje zawsze w połowie bitu. Na granicach bitu występują tak zwane zbocza wyrównawcze, które powracają do odpowiedniego poziomu logicznego. Oznacza to, że w dalszej części dokumentu każde logiczne 0 odpowiada fizycznemu 01, a każda logiczna 1 to fizyczne 10.

Idle: Docelowo jest to ciąg 111111, ale moduł manchester_decoder może zgubić synchronizację i odczytywać ten stan jako 000000 jeśli złapie zbocze wyrównawcze jako zbocze użyteczne. Nie wpływa to na poprawność działania układu dzięki zastosowaniu preambuły.

Preambuła i bity startu (6+2 bity) 01010100: Preambuła celowo składa się z ciągu 0 i 1, ponieważ w kodowaniu manchester taki ciąg nie potrzebuje zboczy wyrównawczych, co pozwala na złapanie odpowiedniego zbocza użytecznego. Otrzymanie preambuły wybudza układ, ale potrzebne jest zatrzaśnięcie tylko 4 bitów: 0101, ponieważ 2 pierwsze mogą być źle zinterpretowane ze względu na wcześniej opisany problem. Bity startu oznaczają start komunikacji.

Header (3 bity):

- 000 MSG_CAPABILITIES - nawiązywanie połączenia, weryfikacja łącza i detekcja pętli zwrotnej
- 001 MSG_REQUEST - żądania kontrolne łącza, komendy systemowe i negocjacja prędkości
- 010 MSG_ACCEPT - pozytywne potwierdzenie nawiązania połączenia / ACK
- 011 MSG_DENIED - odmowa, odrzucenie komendy / NACK (nieużywany)
- 100 MSG_TEXT - standardowa komunikacja tekstowa
- 101 MSG_BITMAP - strumieniowanie dynamicznej grafiki w formacie RGB

- 110 MSG_POWER - wymiana informacji i negocjacja parametrów zasilania
- 111 MSG_SWEEP - weryfikacja łącza poprzez sprzętowy test przemiatania częstotliwości

Dane (8 bitów):

- Handshake (MSG_CAPABILITIES / MSG_ACCEPT):
 - 8-bitowy losowy token autoryzacyjny wygenerowany przez PRNG oraz jego echo.
- Komendy systemowe (MSG_REQUEST):
 - A5 - Żądanie pomiaru opóźnienia RTT (Ping)
 - 5A - Odpowiedź na pomiar Ping
 - E0 - Start testu Sweep
 - E1 - Koniec testu Sweep
 - B1 - Potwierdzenie wynegocjowanej prędkości (Speed ACK)
- Negocjacja prędkości (MSG_REQUEST):
 - Zbitka {OS[3:0], BAUD[3:0]} - 4 bity indeksu oversamplingu i 4 bity indeksu częstotliwości.
- Wiadomość tekstowa (MSG_TEXT):
 - 8-bitowy kod znaku w standardzie ASCII.
- Grafika (MSG_BITMAP):
 - Pierwszy bajt piksela: {1'b0, R[3:0], G[3:1]}
 - Drugi bajt piksela: {1'b1, G[0], B[3:0], 2'b00}
- Zasilanie (MSG_POWER):
 - Handshake: Rola urządzenia (źródło lub odbiornik) jest determinowana przez terminal ewaluacji, połączenie ze sobą dwóch układów tego samego typu powoduje natychmiastowy komunikat błędu.
 - Zbitka {role[1:0], volt_id[1:0], amps[3:0]}
 - Rola: 00=NONE, 01=WALL, 10=BATTERY, 11=SINK
 - Napięcie: 00=5V, 01=9V, 10=12V, 11=20V
 - Prąd: 0-9A
 - Komendy systemowe zasilania (MSG_POWER):
 - FE - Zerwanie kontraktu (Teardown)
 - FD - Potwierdzenie (ACK)
 - FC - Konflikt zasilania
- Test łącza (MSG_SWEEP):
 - Zbitka {sweep_step[3:0], sweep_tx_count[3:0]} określająca numer kroku testowego i lokalny licznik sekwencji.

Bit parzystości (1 bit): Przyjmuje wartość 0 w przypadku parzystej liczby jedynek w danych (even parity) lub 1 w przypadku ich nieparzystej liczby

Bit stopu (1 bit): Zawsze przyjmuje wartość 1

Synchronizacja: Wykonywana jest przy każdym bicie na podstawie impulsów z modułu `sampling_tick_generator`, zapewniając 8 lub 16-krotne nadpróbkowanie (oversampling). Zbocze użytecznego sygnału powinno występować idealnie w połowie trwania bitu, więc w celu synchronizacji w protokole działa wewnętrzny timer który koryguje się zawsze do połowy kiedy wykryte zostanie zbocze.

Weryfikacja stanu: Próbkowanie odbywa się dwóch oknach czasowych, przed i za połową. Zbieranie są próbki i następuje majority voting które determinuje stan logiczny. Zestaw stanów 0 i 1 dekodowany jest jako 0, natomiast 1 i 0 dekodowany jest jako 1, po czym czysty bit jest przesyłany na linii `rx_binary` wraz z jednocyklowym impulsem `bit_valid`. Wystąpienie stanów 1 i 1 lub 0 i 0 sygnalizuje błąd i powoduje przerwanie odbioru.

5. Implementacja

5.1. Lista zignorowanych ostrzeżeń Vivado.

Identyfikator ostrzeżenia	Liczba wystąpień	Uzasadnienie
Synth 8-6014	26	Unused sequential element .../... was removed Usunięcie nieużywanych rejestrów, optymalizacja.
Synth 8-3848	3	Net ...bram\... in module/entity ... does not have driver. Informacja o niepodłączonych sygnałach pamięci BRAM.
Synth 8-7129	100	Port ..._... in module ... is either unconnected or has no load Warning mówi o nieużytych połączeniach, które są w modułach korzystających z interfejsu. Nie wszystkie moduły, które używają danych interfejsów (np. <code>vga_if</code>) potrzebują wszystkich połączeń.
Synth 8-3332	4	Sequential element (FSM_onehot_state_reg[9]) is unused and will be removed from module Ps2Interface. Usunięcie nieużywanych stanów w Ps2Interface (stany te służą nadawaniu przez PS/2 czego projekt nie wykorzystuje).
Synth 8-5835	1	Resources of type BRAM have been overutilized. Used = 130, Available = 100. Will try to implement using LUT-RAM. Przeniesienie wielu małych pamięci (np. <code>string</code>) z dedykowanego bloku BRAM do pamięci LUT-BRAM, optymalizacja.
Netlist 29-345	6	The value of SIM_DEVICE on instance 'u_clk_wiz_.../inst/clk..._buf' of type 'BUFGCE' is 'ULTRASCALE'; it is being changed to match '7SERIES'. Automatyczna zmiana typu bufora zegara na pasujący do architektury.
Power 33-332	1	Found switching activity that implies high-fanout reset nets being asserted for excessive periods of time which may result in inaccurate power analysis. Założenie uproszczenia przy kalkulacji konsumpcji energii w stanie reset, nie wpływa na generację bitstreamu.
DRC REQ-1839 / CHECK-3	21	RAMB36 async control check: The RAMB36E1 u_top/.../u_dyn_bmp_ram/ has an input control pin which is driven by a register that has an active asynchronous set or reset. Sygnały sterujące i adresowe pamięci BRAM dynamicznej bitmapy pochodzą z rejestrów z asynchronicznym resetem. Reset jest aktywowany wyłącznie przy włączeniu zasilania lub naciśnięciu przycisku <code>btnC</code> co wyklucza ryzyko uszkodzenia danych podczas

		normalnej pracy. CHECK-3 – występuje ich ponad 20 ale 20 jest wyświetlonych.
DRC DPIP-1 / DPOP-1 / DPOP-2	19	Input/PREG Output/MREG Output pipelining: is not pipelined Rekomendacja włączenia stopni potokowych (PREG=1, MREG=1) w blokach mnożących DSP48 w modułach graficznych. Marginesy czasowe są spełnione więc nie ma konieczności zmian.
Synth 8-5856	1	3D RAM history_buf_reg for this pattern/configuration is not supported. This will most likely be implemented in registers Raportowany wyłącznie na starszej wersji Vivado (v2021.2) Informacja o implementacji historii komend CLI w rejestrach zamiast w dedykowanym bloku BRAM, optymalizacja.
Synth 8-3917	8	design evaluation_controller___... has port color_... driven by constant 1/0 Raportowany wyłącznie na starszej wersji Vivado (v2021.2) Informacja o optymalizacji w postaci przypisania niektórym bitom szyny stałej wartości logicznej '1' lub '0' (wśród 12-bitowych predefiniowanych kolorów RGB pasków telemetryi wybrane bity pozostają stałe).

5.2. Wykorzystanie zasobów

Tabela z wykorzystaniem zasobów z Vivado

Name	Slice LUTs	Slice Registers (41600)	F7 Muxes (16300)	F8 Muxes (8150)	Slice (8150)	LUT as Logic (20800)	LUT as Memory (9600)	Block RAM Tile (50)	DSPs (90)	Bonded IOB (106)	OLOGIC (106)	BUFGCTRL (32)	MMCMEZ_ADV (5)	BUFHCE (72)
top_basys3	19754	9218	889	170	5769	19014	740	30	6	33	1	5	2	3
u_top (top)	19753	9194	889	170	5766	19013	740	30	6	0	0	0	0	0
u_top_evaluation (top_evaluation)	19380	8892	889	170	5678	18672	708	30	6	0	0	0	0	0
u_top_display (top_display)	9308	2621	278	7	2792	8892	416	24	6	0	0	0	0	0
u_top_draw (top_draw)	7555	2543	278	7	2479	7139	416	24	6	0	0	0	0	0
u_draw_bg (draw_bg)	1785	53	0	0	757	1785	0	0	0	0	0	0	0	0
u_eval_ctrl (evaluation_controller)	8561	5235	395	147	2568	8549	12	0	0	0	0	0	0	0
u_eval_ci_input (eval_ci_input)	6061	3137	219	80	1694	6061	0	0	0	0	0	0	0	0
u_eval_cmd_exec (eval_cmd_exec)	1683	1501	176	67	702	1683	0	0	0	0	0	0	0	0
u_eval_diagnostics (eval_diagnostics)	231	123	0	0	86	231	0	0	0	0	0	0	0	0
u_err_window_counter (counter)	71	27	0	0	32	71	0	0	0	0	0	0	0	0
u_eval_console_buffer (eval_console_buffer)	205	125	0	0	73	205	0	0	0	0	0	0	0	0
u_pwr_nego (power_negotiator)	126	81	0	0	68	126	0	0	0	0	0	0	0	0
u_optibolt_link_manager (optibolt_link_manager)	97	117	0	0	79	97	0	0	0	0	0	0	0	0
u_top_keyboard (top_keyboard)	925	594	72	16	310	925	0	0	0	0	0	0	0	0
u_kbd_dec (keyboard_decoder)	816	574	72	16	232	816	0	0	0	0	0	0	0	0
u_kbd_ctrl (keyboard_controller)	109	20	0	0	87	109	0	0	0	0	0	0	0	0
u_console_ram (bram_tdp)	296	16	144	0	81	40	256	0	0	0	0	0	0	0
u_link_hs (link_handshake)	149	136	0	0	100	149	0	0	0	0	0	0	0	0
u_cdc_ui_sync (cdc_sync_parameterized2)	76	240	0	0	90	76	0	0	0	0	0	0	0	0
u_optibolt_cdc_bridge (optibolt_cdc_bridge)	197	142	0	0	111	181	16	0	0	0	0	0	0	0
u_optibolt_controller (optibolt_controller)	157	136	0	0	60	141	16	0	0	0	0	0	0	0

5.3. Marginesy czasowe

Marginesy czasowe (WNS) dla setup i hold.

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 0.143 ns	Worst Hold Slack (WHS): 0.037 ns	Worst Pulse Width Slack (WPWS): 1.250 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 23443	Total Number of Endpoints: 23443	Total Number of Endpoints: 10480


All user specified timing constraints are met.

6. Konfiguracja sprzętu

Obydwie płytki Basys3 posiadają wpięte moduły OptiBolt w złącze PMOD JB. Aby rozpocząć komunikację, należy połączyć moduły dwoma światłowodami TOSLINK łącząc TX z RX.

Wyświetlacz VGA wyświetla interfejs ewaluacji, który jest obsługiwany z poziomu klawiatury (podpięta przez USB, konwertowana przez płytkę na sygnał PS/2 do FPGA). Wyświetlacz siedmiosegmentowy wyświetla dane diagnostyczne klawiatury (znak ASCII i keycode).

Schemat Blokowy Połączeń



7. Film.

Link do ściągnięcia filmu:

<https://drive.google.com/file/d/1vUBw9nmXiMlx2mHQAUqG-cwQEbXssFfV/view?usp=sharing>