


SOMMAIRE

- Il était une fois : les CPU
- C'est quoi un FPGA?
- Comment programmer un FPGA?
- Un exemple : SimpleVGA
- Déboguer un circuit
- Et maintenant?

IL ÉTAIT UNE FOIS : LES CPU

15,5 mètres



constantes

unité de traitement

entrées/sorties

mémoire de données

unité de contrôle mémoire d'instructions

HARVARD MARK I, 1944

MÉMOIRE



INSTRUCTIONS




UNITÉ DE CONTRÔLE




DONNÉES

UNITÉ DE TRAITEMENT




ARCHITECTURE HARVARD

MÉMOIRE




ARCHITECTURE DE VON NEUMANN

MÉMOIRE




ÉVITONS LES PROCESSEURS PASSE-PLAT!



SOULAGEONS LE BUS DE DONNÉES




ACCÉLÉRER UNE 2CV N'EN FAIT PAS UNE FUSÉE



LES FRÉQUENCES STAGNENT DEPUIS 2005

Creative Commons Attribution 4.0 International Public License, 15/02/2018 nttps://github.com/karlrupp/microprocessor-trend-data Source: Karl Rupp, microprocessor trend data



LA LOI DE MOORE A PERDURÉ JUSQU'EN 2017



16,7 milliards de dollars

ALTERA

XILINX

MICRO SEMI

2 1 3

EN 2015 INTEL ABSORBE ALTERA POUR 16,7 MILLIARDS \$

C'EST QUOI UN FPGA?

in situ programmable portes logiques réseau
















IMAGINEZ DES COMPOSANTS ÉLECTRONIQUES




 $https://produktinfo.conrad.com/datenblaetter/175000-199999/192230-an-01-fr-LERNPAKET_25_ELEKTRONIK_EXPERIMENTE.pdf$

ILS PEUVENT FORMER UN RETARDATEUR




UN CAPTEUR DE TEMPÉRATURE



https://produktinfo.conrad.com/datenblaetter/175000-199999/192230-an-01-fr-LERNPAKET_25_ELEKTRONIK_EXPERIMENTE.pdf

UN CAPTEUR DE LUMIÈRE



https://produktinfo.conrad.com/datenblaetter/175000-199999/192230-an-01-fr-LERNPAKET_25_ELEKTRONIK_EXPERIMENTE.pdf

OU ENCORE UNE LED CLIGNOTANTE


QUELQUES REMARQUES

- Le câblage définit le fonctionnement du circuit
- Les composants
 - restent fixes entre les différents schémas
 - ne sont pas tous utilisés pour un schéma donné
- C'est le principe d'un FPGA!


RÉSEAU DE PORTES LOGIQUES PROGRAMMABLE IN SITU

- Un FPGA a 3 éléments constitutifs
 - des élément logiques (ALM/CLB, mémoire, DSP...)
 - un réseau de pistes
 - une mémoire de configuration
- Le réseau de pistes est figé
 - un FPGA reste un circuit intégré
 - toutes les combinaisons ne sont pas possibles
 - il est reconfigurable à volonté grâce à la mémoire

LE DEO-NANO-SOC




LA PLATEFORME D'INITIATION DEO-NANO-SOC




ARM Cortex-A9


2 cœurs 925 MHz

AU CŒUR DU DEO-NANO-SOC : LE CYCLONE V





MODULAIRE ET EXTRÊMEMENT PARALLÈLE



PIPELINE, TRAVAIL À LA CHAÎNE

COMMENT PROGRAMMER UN FPGA?


LES OUTILS DISPONIBLES

- Chaque fabricant a ses propres outils
 - Xilinx → Vivado/ISE
 - Intel → Quartus Prime
 - Lattice → Diamond
 - etc.
- Ils sont indispensables pour générer l'image bitstream
 - ils sont gratuits pour les cartes d'initiation
 - les outils libres ne couvrent pas tout le flot de conception

dessiner un schéma

utiliser un HDL ou langage de description de matériel

utiliser OpenCL




```
always @(posedge clk) begin
    if (draw) begin
        pixel <= 1'b1;
    end else begin
        pixel <= 1'b0;
    end
end</pre>
```




avec des portes logiques, des composants électroniques pour décrire le comportement du circuit souhaité pour utiliser un langage de haut niveau

3 FAÇONS DE PROGRAMMER UN FPGA




LE FLOT DE CONCEPTION


UN EXEMPLE: SIMPLEVGA




GÉNÉRATION D'UN SIGNAL VIDÉO VGA




LA PRISE VGA





UN SIGNAL VIDÉO HÉRITÉ DES TUBES CATHODIQUES



ÉCRITURE DU CODE VERILOG

- 1) Déclaration du module
- 2) Synchronisation horizontale
- 3) Synchronisation verticale
- 4) Damier rouge et bleu

```
module SimpleVGA (
        input wire clk.
        output wire hsync,
        output wire vsvnc.
        output reg red,
        output reg green,
        output reg blue
reg [10:0] xpos = 0;
always @(posedge clk)
        if (xpos == 1039) xpos <= 0;
                           xpos \le xpos + 1;
assign hsync = xpos < 856 || xpos >= 976;
reg [9:0] ypos = 0;
always @(posedge clk)
        if (xpos == 1039) begin
                if (ypos == 665) ypos <= 0;
                                  ypos <= ypos + 1;</pre>
assign vsync = ypos < 637 || ypos >= 643;
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin</pre>
                red <= ~xpos[5] ^ ypos[5];</pre>
                green <= 0
                blue <= xpos[5] ^ ypos[5];
                 red <= 0;
                green <= 0;
                blue <= 0:
```



DÉCLARATION DU MODULE

```
module SimpleVGA (
                                           input wire clk,
  3,3 v
                  ← clk
                                           output wire hsync,
                  → rouge
 masse
         Simple
                                           output wire vsync,
hsync ← □
                 → vert
          VGA
                                           output reg
                                                        red,
                  → bleu
vsync ← I
                                           output reg
                                                        green,
                                           output reg
                                                        blue
                                   );
```

CRÉATION DU CIRCUIT INTÉGRÉ, HORLOGE

```
module SimpleVGA (
                                           input wire clk,
  3,3 v
                 ■ ← clk
                                           output wire hsync,
                  → rouge
 masse
         Simple
                                           output wire vsync,
hsync ←
                 ■ → vert
          VGA
                                           output reg
                                                        red,
                 → bleu
vsync ←
                                           output reg
                                                        green,
                                           output reg
                                                        blue
                                   );
```

CRÉATION DU CIRCUIT INTÉGRÉ, SYNCHRONISATION


```
module SimpleVGA (
                                            input wire clk,
  3,3 v
                  ← clk
                                            output wire hsync,
 masse |
          Simple
                                            output wire vsync,
hsync ← ■
                   → vert
           VGA
                                            output reg
                                                         red,
vsync ← I
                   → bleu
                                            output reg
                                                         green,
                                            output reg blue
                                    );
```

CRÉATION DU CIRCUIT INTÉGRÉ, COULEURS



SYNCHRONISATION HORIZONTALE





DÉCLENCHEMENT DE LA SYNCHRONISATION HORIZONTALE

CODE GÉNÉRANT LA SYNCHRONISATION HORIZONTALE

```
registre de 11 bits = valeurs de 0 à 2047
         reg [10:0] xpos = 0;
         always @(posedge clk)
                  if (xpos == 1039) xpos <= 0;
                  else
                                    xpos \le xpos + 1;
         assign hsync = xpos < 856 \mid \mid xpos >= 976;
```

DÉCLARATION D'UN REGISTRE DE 11 BITS

```
■ ← 50 MHz
         3,3 v
        masse
                   → rouge
  synchro horiz. ←
                   ■ → vert
                   ■ → bleu
   synchro vert. ←
                                                        50 MHz
reg [10:0] xpos = 0;
always @(posedge clk)=
          if (xpos == 1039) xpos <= 0;
          else
                                 xpos \le xpos + 1;
assign hsync = xpos < 856 \mid \mid xpos >= 976;
```


EXÉCUTION À CHAQUE FRONT MONTANT

```
signal
                                                               synchro
reg [10:0] xpos = 0;
always @(posedge clk)
         if (xpos == 1039) xpos <= 0;
         else
                              xpos <= xpos + 1;</pre>
assign hsync = xpos < 856 \mid \mid xpos >= 976;
```

REMISE À ZÉRO APRÈS 1040 POINTS

```
assign hsync = xpos < 856 || xpos >= 976;
```

COMPTAGE DE 0 À 1039



GÉNÉRATION DE LA SYNCHRONISATION HORIZONTALE



SYNCHRONISATION VERTICALE

CODE GÉNÉRANT LA SYNCHRONISATION VERTICALE

```
registre de 10 bits = valeurs de 0 à 1023

reg [9:0] ypos = 0;

always @(posedge clk)

if (xpos == 1039) begin

if (ypos == 665) ypos <= 0;

else ypos <= ypos + 1;

end
```

DÉCLARATION D'UN REGISTRE DE 10 BITS

assign vsync = ypos $< 637 \mid \mid$ ypos >= 643;

```
signal
                                                                synchro
                                                                     1040
reg [9:0] ypos = 0;
always @(posedge clk) /
         if (xpos == 1039) begin
                  if (ypos == 665) ypos <= 0;
                  else
                                     ypos <= ypos + 1;</pre>
         end
assign vsync = ypos < 637 \mid \mid ypos >= 643;
```

CALCUL À CHAQUE FIN DE LIGNE

```
reg [9:0] ypos = 0;
always @(posedge clk)
        if (xpos == 1039) begin
                 if (ypos == 665) ypos <= 0;
                 else
                                    ypos <= ypos + 1;</pre>
         end
assign vsync = ypos < 637 \mid \mid ypos >= 643;
                                                               666
```

REMISE À ZÉRO APRÈS 666 LIGNES

```
reg [9:0] ypos = 0;
always @(posedge clk)
        if (xpos == 1039) begin
                 if (ypos == 665) ypos <= 0;
                 else
                                   ypos <= ypos + 1; -
        end
assign vsync = ypos < 637 \mid \mid ypos >= 643;
                                                             666
```

COMPTAGE DE 0 À 665

```
reg [9:0] ypos = 0;
always @(posedge clk)
          if (xpos == 1039) begin
                     if (ypos == 665) ypos <= 0;
                    else
                                           ypos <= ypos + 1;</pre>
          end
assign vsync = ypos < 637 \mid \mid ypos >= 643;
                                                                          637
                           3.3 v
                                     ■ ← 50 MHz
                          masse
                    synchro horiz. ← ■
                                      → vert
                    synchro vert. ←

    ⇒ bleu
```

GÉNÉRATION DE LA SYNCHRONISATION VERTICALE



DAMIER ROUGE ET BLEU



```
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue \leq xpos[5] ^ ypos[5];
        end else begin
                red <= 0;
                green <= 0;
                blue <= 0;
        end
```

CODE GÉNÉRANT LE DAMIER ROUGE ET BLEU

```
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue <= xpos[5] ^ ypos[5];
        end else begin
                red
                      <= 0;
                green <= 0;
                blue <= 0;
        end
```

TEST DE LA ZONE VISIBLE

```
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue <= xpos[5] ^ ypos[5];
        end else begin
                      <= 0;
                red
                green <= 0;
                blue <= 0;
        end
```

les 3 calculs et affectations sont exécutés en parallèle

UN FPGA TRAVAILLE EN PARALLÈLE

```
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue <= xpos[5] ^ ypos[5];
        end else begin
                                                                32
                                                                      64
                                           0
                 red
                      <= 0;
                 green <= 0;
                                   0 0
                                       0 0 0 1 1 1 1
                                                     1 = 31
                                                                        32
                 blue <= 0;
                                       0 0 1 0
                                               0
                                                     0 = 32
        end
                                       0 0 1
```

ALTERNER LES CARRÉS ROUGES

```
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue <= xpos[5] ^ ypos[5];
        end else begin
                red <= 0;
                green <= 0;
                blue <= 0;
        end
```

LE VERT N'EST JAMAIS UTILISÉ

```
always @(posedge clk)
        if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue <= xpos[5] ^ ypos[5];
        end else begin
                                                       32
                red <= 0;
                green <= 0;
                blue <= 0;
                                                               32
        end
                                                               -64 <
```

ALTERNER LES CARRÉS BLEUS

```
always @(posedge clk)
       if (xpos < 800 && ypos < 600) begin
                red <= ~xpos[5] ^ ypos[5];
                green <= 0;
                blue <= xpos[5] ^ ypos[5];
       end else begin
                red <= 0;
                green <= 0;
                blue <= 0;
        end
```


AUCUNE COULEUR EN DEHORS DE LA ZONE VISIBLE

REMARQUES ET PIÈGES


- Verilog n'est pas un langage procédural
- Un bit peut avoir 4 états
 - 0, 1, X et Z → faux, vrai, inconnu, impédance haute
- Vous êtes responsables des délais de propagation
- Générer une image « bitstream » est long...
- Tous les codes HDL ne sont pas synthétisables




GÉNÉRATION DE L'IMAGE « BITSTREAM »




À L'EXTÉRIEUR DU FPGA : AFFECTATION DES BROCHES






ENVOI DE L'IMAGE « BITSTREAM »

DÉBOGUER UN CIRCUIT



DÉBOGUER PHYSIQUEMENT

```
Icarus Verilog
 module SimpleVGA (
       input wire clk,
       output wire hsync,
        output wire vsync,
       output reg red,
       output reg green,
       output reg blue
                                                        module SimpleVGA_tb;
                                                               reg clk = 0;
                                                               always #1 clk = !clk;
reg [10:0] xpos = 0;
always @(posedge clk)
                                                               wire hsync;
       if (xpos == 1039) xpos <= 0;
                        xpos <= xpos + 1;
                                                               SimpleVGA testbench(
                                                                       .clk (clk),
assign hsync = xpos < 856 || xpos >= 976;
                                                                       .hsync (hsync)
                                                                Banc d'essai
                                                                       $dumpvars(0, testbench);
                               ypos <= ypos + 1;
                                                                       #1385280 $finish;
assign vsync = ypos < 637 || ypos >= 643;
                                                               reg [24:0] counter = 0;
always @(posedge clk)
                                                               always @(negedge hsync) begin
       if (xpos < 800 && ypos < 600) begin
                                                                       counter = counter + 1;
               red <= xpos[5] ^ ypos[5];
                                                                      $display("HSYNC = %0d @ %0t ns", counter, $time);
               blue <= ~xpos[5] ^ ypos[5];
              red <= 0;
               green <= 0;
               blue <= 0;
```




SIMULER POUR DÉBOGUER

ORGANISATION DU BANC D'ESSAI

- 1) Génération d'une horloge
- 2) Instanciation de SimpleVGA
- 3) Lancement de la simulation
- 4) Création d'un compteur

```
`timescale 10ns / 10ns
module SimpleVGA_tb;
       reg clk = 0;
       always #1 clk = !clk;
       wire hsync;
       SimpleVGA testbench(
               .hsync (hsync)
       initial begin
               $dumpfile("SimpleVGA_tb.vcd");
               $dumpvars(0, testbench);
               #1385280 $finish;
       reg [24:0] counter = 0;
       always @(negedge hsync) begin
               counter = counter + 1;
               $display("HSYNC = %0d @ %0t ns", counter, $time);
```



GÉNÉRATION D'UNE HORLOGE

INSTANCIATION DE SIMPLEVGA

```
initial begin
$dumpfile("SimpleVGA_tb.vcd");
$dumpvars(0, testbench);

#1385280 $finish;
```

end

bloc exécuté une seule fois tâche système

sauve tous les signaux de testbench

termine la simulation après
20 ns × 1040 × 666 = 13 852 800 ns
$$\sim \frac{1}{20}$$
 s

LANCEMENT DE LA SIMULATION

CRÉATION D'UN COMPTEUR

Ligne de commande

\$ iverilog -o SimpleVGA_tb SimpleVGA_tb.v SimpleVGA.v


COMPILATION DU BANC D'ESSAI

```
Ligne de commande
 iverilog -o SimpleVGA tb SimpleVGA tb.v SimpleVGA.v
 ./SimpleVGA_tb
VCD info: dumpfile SimpleVGA_tb.vcd opened for output.
HSYNC = 1 @ 1711 ns
HSYNC = 2 @ 3791 ns
HSYNC = 3 @ 5871 ns
HSYNC = 664 @ 1380751 ns
HSYNC = 665 @ 1382831 ns
HSYNC = 666 @ 1384911 ns
```


EXÉCUTION DE LA SIMULATION

```
Ligne de commande
$ iverilog -o SimpleVGA tb SimpleVGA tb.v SimpleVGA.v
$ ./SimpleVGA_tb
VCD info: dumpfile SimpleVGA_tb.vcd opened for output.
HSYNC = 1 @ 1711 ns
HSYNC = 2 @ 3791 ns
HSYNC = 3 @ 5871 ns
HSYNC = 664 @ 1380751 ns
HSYNC = 665 @ 1382831 ns
HSYNC = 666 @ 1384911 ns
$ gtkwave SimpleVGA_tb.vcd
```

LANCEMENT DE GTKWAVE




ÉVOLUTION DES SIGNAUX (FRAME)



ÉVOLUTION DES SIGNAUX (LIGNE)





1 cycle = 20 ns / 50 MHz = 1 pixel


ÉVOLUTION DES SIGNAUX (HORLOGE)

ET MAINTENANT?




QUELQUES EXEMPLES D'UTILISATION






effets en temps réel



mixage de nombreuses entrées

TABLE DE MIXAGE BEHRINGER X32




SWITCH CISCO

traitement d'image après acquisition




traitement des données brutes

IMAGERIE MÉDICALE : IRM



SYSTÈME ANTI-DDOS D'OVHCLOUD




ÉMULATION FINE D'ANCIENNES PLATEFORMES



PAR OÙ COMMENCER?





AVEC UN BUDGET DE 20€



AVANTAGES/INCONVÉNIENTS DES FPGA



INCONVÉNIENTS DES FPGA

- Autre façon de programmer
 - paradigme
 - temps de compilation
 - débogage
- Positionnement
 - ASIC
 - GPU
 - microcontrôleur

- Ticket d'entrée
 - coût des logiciels
 - coût des circuits
- Écosystème limité
 - open source peu présent
 - disponibilité des compétences
 - OpenCL

AVANTAGES DES FPGA

- Plus proche de l'électron
 - flexibilité des entrées/sorties
 - moins de composants
 - consommation électrique
- Puissance de calcul

- Précision du signal
 - comportement déterministe
 - faible latence
- Reconfigurable
- Sécurité
 - pas de dépassement
 - offuscation?



Merci de votre attention!

Merci à

Virginie Férey Rochefeuille, Rémi Passerieu, David Glaude, Thoma Hauc, Tristan Groléat (OVHcloud), Francis Trautmann, Sébastien Dupire, Loïc "Iooner", Pascale Lambert-Charreteur, Échelle Inconnue et l'équipe du Devfest Nantes

LICENCES

- Présentation sous Licence CC-BY 4.0
 - textes, images, gabarits... sauf mention contraire
 - https://creativecommons.org/licenses/by/4.0/ legalcode.fr
- Les polices suivantes ont été utilisées
 - IBM Plex™, licence OFL
 - Bebas Neue, licence OFL

LOGICIELS

- Logiciels
 - Intel[®] Quartus[®] Prime Lite
 - ModelSim ASE
 - Icarus Verilog GPL
 - GTKWave GPL

- Présentation
 - Inkscape Free Software



LibreOffice Impress MPL V2.0




LibreOffice Writer MPL V2.0



LibreOffice Calc MPL V2.0



JabRef



- Coolors.co (FREEWARE)
- TinyVGA (FREEWARE)

BIBLIOGRAPHIE