

UNIVERSITATEA NAȚIONALĂ DE ȘTIINȚĂ ȘI TEHNOLOGIE
POLITEHNICA BUCUREȘTI

FACULTATEA DE ELECTRONICĂ, TELECOMUNICAȚII ȘI
TEHNOLOGIA INFORMAȚIEI

LUCRARE DE DIZERTAȚIE

**Amplificator audio multicanal cu
procesor digital de semnal
programabil**

Conducător științific:

Ș.L. dr. ing. Victor POPA

Absolvent:

Zglimbea Andrei

BUCUREȘTI

2026

Cuprins

Lista acronimelor	iii
Introducere	1
Motivație	1
Obiective	1
Aplicabilitate	1
1 Aspecte teoretice	2
1.1 Procesarea digitală a semnalului (DSP)	2
1.2 Semnale balansate vs. nebalansate	2
1.3 Amplificarea în Clasa D	2
2 Proiectarea Arhitecturii Hardware	3
2.1 Interfața de intrare și preamplificarea	3
2.1.1 Etajul de intrare balansat și nebalansat	3
2.1.2 Selectarea câștigului (+4dBu / -10dBV)	3
2.2 Procesarea Digitală a Semnalului (DSP)	5
2.2.1 Condiționarea intrărilor ADC	5
2.2.2 Configurarea frecvenței de eșantionare	5
2.3 Etajele de ieșire	5
2.4 Sistemul de alimentare și managementul masei	5
3 Implementarea Practică a Sistemului pe Perfboard	6
3.1 Strategia de layout și asamblare	6
3.2 Realizarea modulelor individuale	6
3.3 Probleme întâmpinate la implementare	6
4 Testarea Sistemului și Analiza Performanțelor	7
4.1 Setup-ul de testare	7
4.2 Măsurători experimentale	7
4.3 Validarea funcționării programatorului și a algoritmilor DSP	7
4.4 Concluzii și direcții viitoare	7

Listă de figuri

2.1	Schema electronică a amplificatorului	4
-----	---	---

Lista acronimelor

DSP Digital Signal Processor

ADC Analog-to-Digital Converter

DAC Digital-to-Analog Converter

CMRR Common Mode Rejection Ratio

SNR Signal-to-Noise Ratio

THD Total Harmonic Distortion

I2C Inter-Integrated Circuit

Introducere

Motivație

Obiective

Aplicabilitate

Capitolul 1

Aspecte teoretice

1.1 Procesarea digitală a semnalului (DSP)

1.2 Semnale balansate vs. nebalansate

1.3 Amplificarea în Clasa D

Capitolul 2

Proiectarea Arhitecturii Hardware

În acest capitol este detaliată proiectarea modulelor componente ale amplificatorului audio multicanal, pornind de la condiționarea semnalelor de intrare și terminând cu etajele de putere și sistemul de management al alimentării. Arhitectura generală a sistemului este prezentată în schema electrică din Figura 2.1.

2.1 Interfața de intrare și preamplificarea

Pentru a asigura o compatibilitate maximă cu standardele audio profesionale și de larg consum, interfața de intrare a fost proiectată pentru a accepta atât semnale echilibrate (balansate), cât și neechilibrate, conform principiilor descrise de Douglas Self [1].

2.1.1 Etajul de intrare balansat și nebalansat

Sistemul utilizează amplificatoare operaționale de înaltă performanță **OPA2134** [2], recunoscute pentru zgomotul redus și distorsiunile armonice minime.

- **Intrarea Balansată:** Utilizează un amplificator diferențial pentru a elimina zgomotul de mod comun indus pe cablurile lungi. Respingerea de mod comun (CMRR) este optimizată prin utilizarea unor rezistențe cu toleranță de 0.1%.
- **Intrarea Nebalansată:** Utilizează un buffer cu impedanță ridicată ($>10k\Omega$) pentru a nu încărca sursa de semnal.

2.1.2 Selectarea câștigului (+4dBu / -10dBV)

Pentru a adapta nivelurile de semnal, a fost implementat un etaj de amplificare cu câștig selectabil. Acest lucru permite aducerea semnalului la un nivel nominal de aproximativ 1Vrms, indiferent dacă sursa este un echipament profesional (+4dBu) sau unul consumer (-10dBV). Comutarea se realizează prin modificarea raportului de feedback în etajul de preamplificare.




Figura 2.1: Schema electronică a amplificatorului

2.2 Procesarea Digitală a Semnalului (DSP)

Nucleul sistemului este procesorul **ADAU1701** [3]. Acesta integrează două ADC-uri (Analog-to-Digital Converters) și patru DAC-uri (Digital-to-Analog Converters), permițând procesarea în timp real la 24 de biți.

2.2.1 Condiționarea intrărilor ADC

ADC-urile integrate în ADAU1701 sunt de tip *current-input*. Pentru a converti tensiunea de la preamplificator în curent, s-au utilizat rezistențe serie de **18k Ω** . Împreună cu rezistența internă de 2k Ω , acestea formează o impedanță de 20k Ω , ceea ce setează nivelul de full-scale (0dBFS) la 2V_{rms}. Această configurație oferă un headroom de 6dB față de semnalul nominal de intrare.

2.2.2 Configurarea frecvenței de eșantionare

Pentru o funcționare optimă la 48kHz, pinul **ADC_RES** a fost conectat la masă printr-o rezistență externă de 18k Ω . Această valoare este critică pentru stabilitatea conversiei și calitatea audio.

2.3 Etajele de ieșire

Sistemul dispune de două tipuri de ieșiri:

- **Ieșiri de linie balansate:** Patru canale destinate conectării la alte echipamente de procesare sau monitoare active.
- **Ieșiri de putere (Clasa D):** Patru canale de putere eficiente, capabile să acționeze direct incinte acustice de 4 sau 8 Ω .

2.4 Sistemul de alimentare și managementul masei

Întregul sistem este alimentat de la o sursă de **12V DC**. Pentru a permite funcționarea amplificatoarelor operaționale alimentate asimetric, s-a proiectat un circuit de **masă virtuală** ($V_{cc}/2$) utilizând un amplificator operațional TL072 în configurație de buffer de putere.

Acest design asigură o referință stabilă pentru semnalele audio, minimizând zgomotul de comutație și interferențele între etajele analogice și cele digitale.

Capitolul 3

Implementarea Practică a Sistemului pe Perfboard

3.1 Strategia de layout și asamblare

Text în lucru...

3.2 Realizarea modulelor individuale

Text în lucru...

3.3 Probleme întâmpinate la implementare

Text în lucru...

Capitolul 4

Testarea Sistemului și Analiza Performanțelor

4.1 Setup-ul de testare

Text în lucru...

4.2 Măsurători experimentale

Text în lucru...

4.3 Validarea funcționării programatorului și a algoritmilor DSP

Text în lucru...

4.4 Concluzii și direcții viitoare

Text în lucru...

Bibliografie

- [1] Douglas Self. *Small Signal Audio Design*. Focal Press, 2nd edition, 2010.
- [2] Texas Instruments. *OPA2134: SoundPlus High Performance Audio Operational Amplifiers*, 2015. Data Sheet, SBOS058A.
- [3] Analog Devices. *ADAU1701: SigmaDSP 28-/56-Bit Audio Processor with Two ADCs and Four DACs*, 2016. Data Sheet, Rev. C.