# OO MUCLEI

# Nuclei™ N200 系列 处理器内核快速集成手册

# 版权声明

版权所有 © 2018-2019 芯来科技(Nuclei System Technology)有限公司。保留所有权利。

Nuclei™是芯来科技公司拥有的商标。本文件使用的所有其他商标为各持有公司所有。

本文件包含芯来科技公司的机密信息。使用此版权声明为预防作用,并不意味着公布或披露。未经芯来科技公司书面许可,不得以任何形式将本文的全部或部分信息进行复制、传播、转录、存储在检索系统中或翻译成任何语言。

本文文件描述的产品将不断发展和完善; 此处的信息由芯来科技提供, 但不做任何担保。

本文件仅用于帮助读者使用该产品。对于因采用本文件的任何信息或错误使用产品造成的任何损失或损害, 芯来科技概不负责。

# 联系我们

若您有任何疑问,请通过电子邮件 support@nucleisys.com 联系芯来科技。

# 修订历史

版本号	修订日期	修订的章节	修订的内容
1.0	2019/5/10	N/A	1. 初始版本

# 目录

版权声明	明	0
联系我们	们	0
修订历史	史	
表格清单	单	3
	单	
	」 1200 系列交付简介	
1.1.	N200 系列交付文档	5
1.2.	N200 系列交付代码	
2. N2	J200 系列文件包详细介绍	7
2.1.	文件包层次结构	7
2.2.	Core 源代码的命名规则	8
2.3.	Core 的模块层次结构	8
2.4.	CPU 项层集成	9
<b>2.</b> 4	.4.1. 时钟关系	9
2.4	.4.2. 接口关系	9
2.4	.4.3. 地址映射	9
2.5.	配套 SoC 原型	9
2.6.	配套 FPGA 原型	
2.7.	配套基于 Linux 的 SDK	
2.8.	配套基于 Windows 的 IDE	11
2.9.	查看和编译 RTL 代码	11
2.10.	. 运行 Verilog 仿真测试	12
2.1	.10.1. 自测试用例简介	
2.1	.10.2. 自测试用例文件	
2.1	.10.3. 测试平台简介	
2.1	.10.4. 运行测试用例	
2.1	.10.5. 运行 C/C++程序	
9 11	逻辑综合 VERLIOG 代码	10



# 表格清单

表 1-1	交付配套文档	. 5
表 1-2	交付文件压缩包介绍	6



# 图片清单

图 2-1	N201 处理器内核的设计模块结构	8
图 2-2	N200 系列处理器内核(以 N201 为例)的配套 SoC 结构	. 10
图 2-3	RISCV-TESTS 测试用例 ADD.S 片段	. 13
图 2-4	RV32UI-P-ADDI 的反汇编文件内容片段	. 15
图 2-5	VERILOG 的 READMEMH 函数可读入文件内容片段	. 15
图 2-6	TESTBENCH 中打印测试用例的结果	. 17

# 1. N200 系列交付简介

Nuclei N200 系列处理器的特性简介如下:

- N200 系列处理器核采用 2 级流水线结构,通过一流的处理器架构设计,实现业界最高的能效比与最低的成本。
- N200 系列处理器核支持 RISC-V 指令集,支持 RV32I/M/A/C/F/D 等指令子集的配置组合。
- N200 系列处理器核提供标准的 JTAG 调试接口,以及成熟的软件调试工具。
- N200 系列处理器核提供标准的 RISC-V 的 GCC 编译工具链,以及 Linux 与 Windows 图形化软件开发工具。
- N200 系列处理器核配套的原型 SoC 提供紧耦合系统 IP 模块,包括 UART、QSPI、PWM等,以及 Ready-to-Use 的 SoC 平台与 FPGA 原型演示系统。

有关 Nuclei N200 系列的详细介绍请参见《Nuclei N200 系列简明数据手册》。

### 1.1. N200 系列交付文档

Nuclei N200 系列交付的配套文档可通过芯来公司的网站下载或者与芯来公司取得联系授权获得。Nuclei N200 系列交付的配套文档如表 1-1 中所示。

编号	文档名称	内容简介
0	《Nuclei_N200 系列快速集成手册》	本文档,介绍 N200 系列处理器内核 IP 进行 交付后快速集成的使用说明。
1	《Nuclei_N200 系列简明数据手册》	介绍Nuclei N200系列处理器内核 IP 的详细内容。
2	《Nuclei_N200 系列指令架构手册》	介绍 Nuclei N200 系列处理器内核支持的指令集和架构详细内容。
3	《Nuclei_N200 系列快速应用手册》	介绍 Nuclei N200 系列处理器内核如何快速 地进行应用程序开发。

表 1-1 交付配套文档

4	《Nuclei_N200 系列配套 SoC 介绍》	介绍 Nuclei N200 系列处理器内核配套的原	
		型 SoC 详细内容。	
5	《Nuclei_N200 系列配套 FPGA 实现》	介绍 Nuclei N200 系列处理器内核配套的原	
		型 FPGA 开发板详细内容。	
6	《Nuclei_N200 系列 SDK 使用说明》	介绍 Nuclei N200 系列处理器内核配套的基	
		于 Linux 环境的软件开发套件(Software	
		Development Kit).	
7	《Nuclei_N200 系列 IDE 使用说明》	介绍 Nuclei N200 系列处理器内核配套的基	
		于 Windows 环境的 Eclipse IDE。	
8	《Nuclei_N200 系列 NICE 使用说明》	介绍 Nuclei N200 系列处理器内核如何进行	
		自定义指令的扩展和使用。	

# 1.2. N200 系列交付代码

N200 交付的文件内容为一个文件压缩包,简介如表 1-2 所示。

文件包	内容简介	详细内容
n200_rls_pkg.tar.gz	包含交付 Verilog RTL 源代码,配套	详细内容介绍请参见本文档
	Testbench、配套原型 SoC、仿真环境	第2章。
	与 FPGA 原型的源码文件压缩包。	

表 1-2 交付文件压缩包介绍

Nuclei N200 系列交付的文件压缩包可通过与芯来公司取得联系授权获得。用户在得到压缩包后,可使用如下命令在 Linux 系统中进行解压,生成 n200\_rls\_pkg 文件夹:

tar -xzvf n200 rls pkg.tar.gz

# 2. N200 系列文件包详细介绍

本章将介绍 Nuclei N200 系列交付的 n200 rls pkg 文件压缩包的详细内容。

#### 2.1. 文件包层次结构

n200\_rls\_pkg 文件包的文件层次结构如下所示(以 N201 内核为例)。

```
n200 rls_pkg
                            // 存放 RTL 的目录
   |---rtl
                            // N201 核和配套原型 SoC 的 RTL 目录
      I----n201
                            // 存放 N201 Core 的 RTL 代码
          |---core
          |----fab
                            // 存放配套 SoC 总线 bus fabric 的 RTL 代码
                            // 存放配套 Soc 子系统文件的 RTL 代码
          |---subsys
                            // 存放配套 SoC 的 memory 模块的 RTL 代码
          |---mems
                            // 存放配套 SoC 外设 peripherals 模块的 RTL 代码
          |----perips
                            //存放配套 Soc 顶层文件的 RTL 代码
          |---soc
                            // 存放 Verilog TestBench (测试平台) 的目录
   1----tb
                            // 简单的 Verilog TestBench 顶层文件
      |----tb *.v
   |---vsim
                            // 运行 Verilog 仿真的目录。
                               参见第 2.10 节了解如何进行 Verilog 仿真。
                            // 存放脚本的文件夹子
      I----bin
                            // 运行的 Makefile
      |----Makefile
      |----run
                            // 运行目录
                            // 存放 FPGA 项目和脚本的目录
   |----fpga
                               参见第 2.6 节了解如何进行 FPGA 重现整个原型 SoC。
   |----riscv-tools
                           // 存放一些测试用例的目录
       |----riscv-tests
```

#### 注意:

■ 在上述 rtl 目录的文件夹(譬如 n201)里面包含了大量的 RTL 源代码,其中包含了处理 器内核和配套原型 SoC 的所有可综合 Verilog RTL 源代码。如果仅仅需要内核相关的代码,则仅需关注 core 这个目录下的源代码。

#### 2.2. Core 源代码的命名规则

N200 系列不同型号的 Core 的源代码文件名前缀不一样,譬如 N201 内核的文件名和模块名的前缀均为"n201",其他型号的核前缀同理。

#### 2.3. Core 的模块层次结构

以 N201 处理器内核为例, 其模块层次的划分如图 2-1 所示, 要点如下。

- n201 core 为整个处理器内核的顶层。
- n201\_ucore 位于 n201\_core 层次之下,为处理器内核的主体逻辑部分。
- 除了 n201 ucore 之外,在 n201 core 层次结构之下还包含了如下主要组件:
  - n201 clk ctrl: 用于控制处理器各个主要组件的自动时钟门控。
  - n201\_rst\_ctrl: 用于将外界的异步复位信号进行同步使之变成"异步置位同步释放" 的复位信号。
  - n201\_dbg\_top: 处理 JTAG 接口和相关的调试功能。
  - n201\_clic\_top: 内核私有的中断控制单元。
  - n201\_tmr\_top: 内核计时器单元。



图 2-1 N201 处理器内核的设计模块结构

#### 2.4. CPU 顶层集成

本节对 N200 系列处理器内核集成至 SoC 中需要注意的若干方面进行简要介绍。

#### 2.4.1. 时钟关系

有关 N200 系列处理器内核的时钟关系,请参见《Nuclei\_N200 系列简明数据手册》中的"N200 系列时钟域介绍"章节。

#### 2.4.2. 接口关系

有关 N200 系列处理器内核的接口描述,请参见《Nuclei\_N200 系列简明数据手册》中的"N200 系列接口简介"章节。

#### 2.4.3. 地址映射

有关 N200 系列处理器内核的存储器地址映射分配,请参见《Nuclei\_N200 系列简明数据手册》中的"N200 系列地址空间分配"章节。

# 2.5. 配套 SoC 原型

如果仅仅交付处理器内核而没有配套 SoC,那么为了能够使用该内核,用户需要花费不少精力来构建完整的 SoC 平台、FPGA 平台。为了方便用户快速地上手使用,N200 系列内核配套了完整的简单原型 SoC,如图 2-2 所示(以 N201 内核为例)。基于此原型 SoC,可以快速实现完整的MCU 原型 SoC 平台,有关此配套 SoC 的详细介绍请参见单独文档《Nuclei\_N200 系列配套 SoC介绍》。




图 2-2 N200 系列处理器内核(以 N201 为例)的配套 SoC 结构

#### 2.6. 配套 FPGA 原型

基于上节描述的配套原型 SoC, N200 系列定制了专用的 FPGA 开发板。N200 系列和配套原型 SoC 可以被整体实现在 FPGA 开发板上成为 MCU 原型平台。N200 系列还定制了专用的 JTAG 调试器,用于在 FPGA 开发板上对 N200 系列进行调试。

有关 N200 系列定制的专用 JTAG 调试器和专用 FPGA 开发板的详细介绍请参见参见单独文档《Nuclei\_N200 系列配套 FPGA 实现》。

# 2.7. 配套基于 Linux 的 SDK

基于配套的原型 SoC, N200 系列提供基于 Linux 的软件开发套件(SDK, Software Development Kit),详细介绍请参见参见单独文档《Nuclei\_N200 系列 SDK 使用说明》。

#### 2.8. 配套基于 Windows 的 IDE

基于上述配套的原型 SoC,提供基于 Windows 的图形化集成开发环境(IDE, Integrated Development Environment),详细介绍请参见参见单独文档《Nuclei N200 系列 IDE 使用说明》。

#### 2.9. 查看和编译 RTL 代码

make verilog core CORE=n201

假设用户想快速查看 N200 系列处理器核的源代码,可以使用如下步骤进行。注意:下列步骤以 N201 为例,因此命令行中使用 CORE=n201。如果是其他型号的 Core (譬如 N205),则仅需更改 CORE 的参数,譬如 CORE=n205。

```
// 步骤一: 将 n200 rls pkg 解压至本机 Linux 环境中。
// 步骤二: 生成并编译 RTL 代码, 使用如下命令:
cd n200 rls pkg/vsim
      // 进入到 n200 rls pkg 目录文件夹下面的 vsim 目录。
make clean
      // 首先清除当前目录,以保证干净的工作目录。
make install CORE=n201
      // 运行该命令会在 vsim 目录下生成一个 install 子文件夹,在其中放置所需的 testbench
      // 文件, 且将 testbench 中的关键字设置为 n201。
      //
      // 注意:
          (1) 该命令会在 vsim 目录下生成一个 run 子文件夹, 在此文件夹下生成一个名为
               "rtlonly flist" 的文件, 里面列举了所有的 Core 相关的 RTL 源代码文件。
      //
// 步骤三: 查看 RTL 代码, 使用如下命令:
make verilog CORE=n201
      // 查看所有的 Verilog 源代码,该命令会自动加载所有的 Testbench 和 Verilog 源代码(例
化了整个配套 SoC, 包含处理器内核)。
```

```
// 查看仅仅 Core 的源代码,该命令会自动加载 run 目录下的 core_flist // 文件列表以查看 Core 的源代码。
```

#### // 步骤四:编译 RTL 代码,使用如下命令:

```
// 如果想编译仅仅 Core 的 RTL 源代码,则使用如下命令: make compile_core CORE=n201
```

#### 2.10. 运行 Verilog 仿真测试

#### 2.10.1. 自测试用例简介

所谓自测试用例(Self-Check Testcase)是一种具备自我检测运行成功还是失败的测试程序, 存放于以下目录。

```
n200_rls_pkg
|----riscv-tools
|----riscv-tests
|----isa // 存放一些测试用例的目录
```

这些测试程序均由汇编语言编写,里面用某些宏定义组织成程序点,测试指令集架构中定义的指令,如图 2-3 所示,测试 add 指令(源代码文件为 isa/rv64ui/add.S),通过让 add 指令执行两个数据的相加(譬如 oxooooooo3 和 oxooooooo),设定它期望的结果(譬如 oxoooooooa)。然后使用比较指令加以判断,假设 add 指令的执行结果的确与期望的结果相等则程序继续执行,假设与期望的结果不相等则程序直接使用 jump 指令跳到 TEST\_FAIL 地址。假设所有的测试点都通过了,则程序一直执行到 TEST\_PASS 地址。

图 2-3 riscv-tests 测试用例 add.S 片段

在 TEST\_PASS 的地址,程序将设置 x3 寄存器的值为 1,而在 TEST\_FAIL 的地址,程序将 x3 寄存器的值设置为非 1 值。因此最终可以通过判断 x3 的值来界定程序的运行结果到底是成功了还是失败了。

#### 2.10.2. 自测试用例文件

riscv-tests 中的这些指令集架构(ISA)测试用例都是使用汇编语言编写,为了在仿真阶段能够被处理器执行,需要将这些汇编程序编译成二进制代码。在 n200\_rls\_pkg 的以下目录(generated 文件夹)下,已经预先上传了一组编译成的可执行文件和反汇编文件,以及能够被 Verilog 的 readmemh 函数读入的文件。

#### 反汇编文件(譬如 rv32ui-p-addi.dump)的内容如图 2-4 所示。

```
file format elf32-littleriscv
rv32ui-p-add:
Disassembly of section .text.init:
80000000 <_start>:
80000000:
                a081
                                                      80000040 <reset vector>
80000002:
                0001
80000004 <trap_vector>:
80000004: 34202f73
                                          csrr    t5,mcause
    li    t6,8
beq t5,t6,80000036 <write_tohost>
    li    t6,9
beq t5,t6,80000036 <write_tohost>
    li    t6,11
beq t5,t6,80000036 <write_tohost>
auipc    t5,0x80000
addi    t5,t5,-26 # 0 <_start-0x80000000>
beqz    t5,80000028 <trap_vector+0x24>
    ir    t5
                4fal
03ff0663
80000008:
8000000a:
8000000e:
80000010:
                4fa5
                03ff0363
80000014:
                4fad
80000016:
                03ff0063
8000001a:
                80000f17
8000001e:
                fe6f0f13
80000022:
                000f0363
                8f02
34202f73
80000026:
                                                     t5
80000028:
                                                     t5,mcause
t5,80000032 <handle_exception>
                                           csrr
8000002c:
                000f5363
                                           bgez
80000030:
                                                      80000032 <handle_exception>
                a009
80000032 <handle_exception>:
80000032:
               5391e193
                                           ori gp,gp,1337
80000036 <write_tohost>:
80000036: 00001f17
                                                     t5,0x1
                                           auipc
                fc3f2523
8000003a:
                                           sw gp,-54(t5) # 80001000 <tohost>
8000003e:
                bfe5
                                                     80000036 <mrite_tohost>
80000040 <reset_vector>:
                f1402573
80000040:
                                                     a0,mhartid
80000044:
                e101
                                                bnez a0,80000044 <reset vector+0x4>
                                                     gp,0
t0,0x0
80000046:
                4181
                                                li
80000048:
                00000297
                                           auipc
                fbc28293
30529073
                                                     t0,t0,-68 # 80000004 <trap_vector>
mtvec,t0
8000004c:
                                           addi
80000050:
                                           csrw
80000054:
                80000297
                                                      t0,0x80000
                                           auipc
80000058:
8000005c:
                                                      t0,t0,-84 # 0 <_start-0x80000000>
                fac28293
                                           addi
                                                      t0,80000078 <reset_vector+0x38>
                00028e63
                                           beqz
80000060:
                                                      stvec, t0
```

#### 图 2-4 rv32ui-p-addi 的反汇编文件内容片段

Verilog 的 readmemh 函数能够读入的文件(譬如 rv32ui-p-addi.verilog)内容如图 2-5 所示。




图 2-5 Verilog 的 readmemh 函数可读入文件内容片段



#### 2.10.3. 测试平台简介

在 n200\_rls\_pkg 的如下目录已经创建了一个简单的由 Verilog 编写的 TestBench 测试平台。

在测试平台中主要的功能如下:

- 例化 DUT 文件, 生成 clock 和 reset 信号。
- 根据运行命令解析出测试用例的名称, 并使用 Verilog 的 readmemh 函数读入相应的文件(譬如 rv32ui-p-addi.verilog)内容,然后使用文件中的内容初始化 SoC 的 Instruction Memory(由 Verilog 编写的二维数组充当 SRAM 行为模型)。
- 在运行结束后分析该测试用例是否执行成功,在 Testbench 的源文件中对 x3 寄存器的值进行判断,如果 x3 的值为 1,则意味着通过,向终端上将打印 PASS 字样,否则将打印 FAIL 字样。如图 2-6 所示。

注意:用户在将 N200 系列集成在不同产品的 SoC 之中时,也可以将相关 tb\_\*.v 也集成在 SoC 中,以便于在 SoC 环境之中运行自测试用例。

```
@(pc write to host cnt == 32'd8)
     $display(
     $display(
     $display(
                                    Test Result Summary
     $display(
     $display("~~~~~~~~
$display("~TESTCASE: %s
                                                    ", testcase);
                             ~~~~Total cycle_count value: %d
~The valid Instruction Count: %d
                                                                                           cycle_count);
valid_ir_cycle);
     $display(
     $display(
                                                                                          pc_write_to_host_cycle);
x3);
                       ~The test ending reached at cycle:
~~~~~The final x3 Reg value:
     $display(
     $display(
     $display(
    (x3 == 1) begin
     $display(
                                       TEST PASS
     $display(
     $display(
     $display(
     $display(
     $display(
     $display(
     $display(
     $display(
end
else begin
     $display(
                                       TEST FAIL
     $display(
     $display(
                              ######
     $display(
     $display(
                              #####
     $display(
                                        ######
     $display(
     $display(
                                                            ######
     $display(
```

图 2-6 Testbench 中打印测试用例的结果

#### 2.10.4. 运行测试用例

假设用户想使用 N200 系列内核源代码运行基于 Verilog 的仿真测试程序,可以使用如下步骤进行。注意:下列步骤以 N201 为例,因此命令行中使用 CORE=n201。如果是其他型号的 Core(譬如 N205),则仅需更改 CORE 的参数,譬如 CORE=n205。

```
// 文件, 且将 testbench 中的关键字设置为 n201。
make compile CORE=n201
      // 编译所有的 Verilog 代码
// 步骤三: 运行默认的一个 testcase (测试用例), 使用如下命令:
make run test CORE=n201 TESTNAME=rv32ui-p-add
      // 注意: make run test 将执行
      // riscv-tests/isa/generated 目录中的一个 testcase "rv32ui-p-add"。
      // 如果希望运行所有的回归测试,请参见步骤四。
      // 如果想查看该 test 执行后的波形,使用如下命令
make wave CORE=n201 TESTNAME=rv32ui-p-add
// 步骤四: 运行回归 (regression) 测试集, 使用如下命令:
make regress run CORE=n201
      // 注意: 这使用 riscv-tests/isa/generated
      // 目录中 N201 Core 的 testcases, 逐个的运行 testcase。
// 步骤五: 查看回归测试结果:
make regress collect CORE=n201
      // 该命令将收集步骤四中运行的测试集的结果,将打印若干行的结果,每一行对应一个测
      // 试用例,如果那个测试用例运行通过,那一行则打印的 PASS,如果运行失败,那一行则
      // 打印的 FAIL。
```

注意:以上的回归测试只是运行 riscv-tests 中提供的非常基本的自测试汇编程序,并不能达到充分验证处理器核的效果,因此如果用户修改了处理器的 Verilog 源代码而仅仅运行以上的回归测试将无法保证处理器的功能完备正确性。

#### 2.10.5. 运行 C/C++程序

假设用户想在仿真环境中运行 C/C++语言编写的程序,那么需要借助 n200-sdk 进行。有关 n200-sdk 的详细介绍请参见《Nuclei N200 系列 SDK 使用说明》。

以示例程序(Demo ECLIC)为例,可以使用如下步骤进行。注意:下列步骤以 N201 为例,

因此命令行中使用 CORE=n201。如果是其他型号的 Core (譬如 N205),则仅需更改 CORE 的参数,譬如 CORE=n205。

// 步骤一: 进入 n200-sdk 目录。

// 步骤二: 在 n200-sdk 目录下对用于仿真的示例程序进行编译, 使用如下命令:

make dasm PROGRAM=demo eclic CORE=n201 DOWNLOAD=ilm SIMULATION=1

// 步骤三: 进入 n200\_rls\_pkg 目录, 将上述步骤生成的 software/demo\_eclic 文件夹拷贝到 n200\_rls\_pkg/vsim 目录中, 命令如下:

cp n200-sdk/software/demo eclic n200 rls pkg/vsim -rf

// 步骤四: 在 n200 rls\_pkg 的 vsim 目录下对测试程序进行仿真。

cd n200 rls pkg/vsim

make run\_test TESTCASE=\$PWD/demo\_eclic/demo\_eclic
//运行拷贝过来的 demo eclic 示例程序

# 2.11. 逻辑综合 Verilog 代码

如果需要对 N200 系列进行逻辑综合,在进行综合之前,需注意如下事项:

- 以 N201 内核为例, n201\_core 层次下完全为数字逻辑。但是用户需要将源代码文件中的门控时钟逻辑替代成为具体工艺库下的门控时钟单元。
  - 以 N201 内核为例,时钟门控单元的源代码位于源文件 n200\_rls\_pkg/rtl/n201/core/n201\_clkgate.v 中。