

# เอกสารการออกแบบ (BotBot)

# จัดทำโดย


นายพชรพล	โชคคุณ	63010631	
นางสาวภัทราณิษฐ์	เทศเจริญ	63010727	Sec 1
นายมาเหนือเมฆ	ประดิษฐพงษ์	63010789	Sec 1

#### เสนอ

รศ.ดร เจริญ วงษ์ชุ่มเย็น

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ภาคเรียนที่ 2 ปีการศึกษา 2565





# **BotBot**

หุ่นยนต์บังคับไร้สายด้วยบอร์ด FPGA และ ESP32

#### ไอเดีย



#### อุปกรณ์

- FPGA
- NodeMCU ESP32
- Motor และล้อ
- แหล่งจ่ายพลังงาน
- โครงสร้างอื่น ๆ เช่น อะคริลิค

# ที่มาละความสำคัญ

ปฏิเสธไม่ได้เลยว่าเทคโนโลยีการสื่อสาร และเครือข่ายไร้สายในปัจจุบันค่อนข้างก้าวหน้าไป ไกล ซึ่งเทคโนโลยีดังกล่าวนี้ก็ได้ทำให้เกิดหุ่น ยนต์ควบคุมแบบไร้สายขึ้น โดยที่หุ่นยนต์ควบคุม แบบไร้สายนั้นช่วยเพิ่มประสิทธิภาพในหลาย ๆ ด้าน ไม่ว่าจะเป็นด้านการผลิต หรือแม้แต่ด้านการ ดูแลสุขภาพ โดยหุ่นยนต์เหล่านี้ยังสามารถนำไป ทดลองร่วมกับอัลกอริทึมใหม่ได้ง่าย และปรับ แต่งระบบต่าง ๆ ได้โดยที่ไม่ต้องทำหุ่นยนต์ซ้ำ

### ประโยชน์

- 1. หุ่นยนต์ที่พัฒนาขึ้นสามารถต้นแบบให้กับ การประยุกต์ใช้งานในรูปแบบอื่น ๆ ในอนาคต
- 2. หุ่นยนต์ที่พัฒนาขึ้นสามารถลดความเสี่ยงที่ อาจจะเกิดขึ้นจากพื้นที่ที่เป็นอันตรายได้

# วิธีใช้งาน

บังคับทิศทางของหุ่นยนต์ผ่านรีโมทไร้สาย

#### คำนำ

เอกสารการออกแบบเล่มนี้จัดเป็นส่วนหนึ่งในรายวิชา 01076023 COMPUTER HARDWARE DESIGN การออกแบบฮาร์ดแวร์คอมพิวเตอร์ โดยจัดทำขึ้นเพื่ออธิบายถึงที่มาที่ไป หลักการและเหตุผล วัตถุประสงค์ ประโยชน์ หลักการใช้งาน หลักการออกแบบ และรายละเอียดต่าง ๆ ของ BotBot ที่ถูกออกแบบควบคู่ไปกับการ ประยุกต์ใช้ภาษา VHDL

หวังเป็นอย่างยิ่งว่าเอกสารการออกแบบเล่มนี้จะเป็นประโยชน์แก่ผู้สนใจศึกษาเกี่ยวก่อนการออกแบบ ฮาร์ดแวร์ฮาร์ดแวร์คอมพิวเตอร์ ร่วมกับภาษา VHDL และหากมีข้อผิดพลาดประการใดทางคณะผู้จัดทำก็ขออภัย มา ณ ที่นี่ด้วย

คณะผู้จัดทำ

30 เมษายน พ.ศ. 2566

# สารบัญ

เรื่อง	หน้า
คำนำ	ก
บทที่ 1 ที่มาและความสำคัญ	
ที่มาและความสำคัญ	1
วัตถุประสงค์	1
ขอบเขตขอบของการศึกษา	1
ประโยชน์	1
บทที่ 2 หลักการใช้งาน	
อุปกรณ์ที่ใช้	2
รายละเอียดและความสามารถของอุปกรณ์แต่ละชิ้น	4
ภาพรวมของชิ้นงาน	8
หลักการใช้งาน	8
หลักการทำงาน	8
บทที่ 3 หลักการออกแบบ	
หลักการออกแบบ	9
ภาพรวมการออกแบบเบื้องต้น	9
รายละเอียดของการออกแบบ	9
Top-Down design	9
เทคนิค กระบวนการออกแบบ	12
Code และคำอธิบาย	13
บทที่ 4 ผลการทดสอบ	
วิธีการทดสอบ	17
ขั้นตอนการทดสอบ	17
ผลการทดสอบ	18

เรื่อง	หน้า
บทที่ 5 อภิปรายและข้อเสนอแนะ	
สรุปผล	20
ปัญหาที่พบ	20
วิธีการแก้ไขปัญหา	20
ข้อเสนอแนะ	21
สิ่งที่จะพัฒนาต่อในอนาคต	22
บรรณานุกรม	31
ภาคผนวก	

## บทที่ 1

# ที่มาและความสำคัญ

## ที่มาและความสำคัญ

ปฏิเสธไม่ได้เลยว่าเทคโนโลยีการสื่อสารและเครือข่ายไร้สายในปัจจุบันค่อนข้างก้าวหน้าไปไกล ซึ่ง เทคโนโลยีดังกล่าวนี้ก็ได้ทำให้เกิดหุ่นยนต์ควบคุมแบบไร้สายขึ้น โดยที่หุ่นยนต์ควบคุมแบบไร้สายนั้นมีข้อได้เปรียบ มากมายและมีความสำคัญอย่างมากในด้านต่าง ๆ เนื่องจากสามารถทำงานจากระยะไกลผ่านเทคโนโลยีการสื่อสาร ไร้สาย เช่น Wi-Fi หรือคลื่นความถี่วิทยุ อีกทั้งการควบคุมหุ่นยนต์แบบไร้สายก็ยังช่วยเพิ่มความปลอดภัยและ ประสิทธิภาพอย่างมากในสภาพแวดล้อมที่เป็นอันตราย หุ่นยนต์เหล่านี้จะช่วยลดความเสี่ยงของการบาดเจ็บหรือ เสียชีวิตได้ จากการลดความจำเป็นในการแสดงตัวของมนุษย์ในสถานการณ์อันตราย เช่น การจัดการสารพิษหรือ การทำงานในพื้นที่ ที่มีความเสี่ยง นอกจากนี้หุ่นยนต์ที่ควบคุมแบบไร้สายยังช่วยเพิ่มประสิทธิภาพใน ภาคอุตสาหกรรมต่าง ๆ ด้วย ไม่ว่าจะเป็นด้านการผลิต หรือแม้แต่ด้านการดูแลสุขภาพ โดยหุ่นยนต์เหล่านี้จะ สามารถตั้งโปรแกรมให้ทำงานซ้ำๆ หรืองานที่ใช้แรงงานมากได้อย่างแม่นยำและสม่ำเสมอ ซึ่งนำไปสู่อัตราการผลิต ที่เพิ่มขึ้นและต้นทุนที่ลดลง ด้วยการทำให้กระบวนการเป็นอัตโนมัติ อีกทั้งหุ่นยนต์ควบคุมแบบไร้สายยังส่งเสริม ความก้าวหน้าในการวิจัยและพัฒนาอีกด้วย เนื่องจากสามารถนำไปใช้ซ้ำหรือต่อยอดใหม่ได้ นำไปทดลองร่วมกับ อัลกอริทึมใหม่ได้ง่าย และปรับแต่งระบบต่าง ๆ ได้โดยที่ไม่ต้องทำหุ่นยนต์ซ้ำ

#### วัตถุประสงค์

- 1. เพื่อเป็นต้นแบบให้กับการประยุกต์ใช้งานในรูปแบบอื่น ๆ ในอนาคต
- 2. เพื่อลดความเสี่ยงที่อาจจะเกิดขึ้นจากพื้นที่ที่เป็นอันตราย

#### ขอบเขตขอบของการศึกษา


เป็นเพียงการศึกษาการควบคุมไร้สายด้วย FPGA ร่วมกับ NodeMCU ESP32 เท่านั้น ประโยชน์

- 1. หุ่นยนต์ที่พัฒนาขึ้นสามารถต้นแบบให้กับการประยุกต์ใช้งานในรูปแบบอื่น ๆ ในอนาคต
- 2. หุ่นยนต์ที่พัฒนาขึ้นสามารถลดความเสี่ยงที่อาจจะเกิดขึ้นจากพื้นที่ที่เป็นอันตรายได้

# บทที่ 2 หลักการใช้งาน

# อุปกรณ์ที่ใช้

1. FPGA 1 บอร์ด



รูปที่ 1 FPGA

# 2. NodeMCU ESP32 2 บอร์ด



รูปที่ 2 NodeMCU ESP32

# 3. Motor และล้อ 2 ชุด



# 4. joystick shield



รูปที่ 4 joystick shield

# 5. แหล่งจ่ายพลังงาน



รูปที่ 5 แหล่งจ่ายพลังงาน

# 6. โครงสร้างอื่น ๆ เช่น อะคริลิค




รูปที่ 6 โครงสร้าง

## รายละเอียดและความสามารถของอุปกรณ์แต่ละชิ้น

#### 1. FPGA

เป็นวงจรรวมที่มีฟังก์ชันลอจิกที่ตั้งโปรแกรมได้ ช่วยให้นักออกแบบสร้างวงจรและระบบดิจิทัล แบบกำหนดเองได้ FPGA เป็นที่รู้จักในด้านความสามารถในการตั้งโปรแกรมซ้ำ ซึ่งช่วยให้สามารถแก้ไข การกำหนดค่าลอจิกต่างภายในได้โดยไม่จำเป็นต้องเปลี่ยนฮาร์ดแวร์ มีโครงสร้างหลัก เป็น Configurable Logic Blocks (CLBs) ซึ่งมี look-up table (LUT) และ flip-flop CLB ซึ่งสามารถกำหนดค่าเพื่อใช้ ฟังก์ชันลอจิกต่างๆ และสามารถตั้งโปรแกรมการเชื่อมต่อโครงข่ายระหว่าง CLB เพื่อสร้างวงจรดิจิทัลที่ ซับซ้อนได้ FPGA ช่วยให้สามารถประมวลผลประสิทธิภาพสูงและประมวลผลตามเวลาจริง ทำให้เหมาะ สำหรับการใช้งานที่ต้องการพลังในการคำนวณสูง FPGA สามารถตั้งโปรแกรมโดยใช้ภาษาคำอธิบาย ฮาร์ดแวร์ (HDL) เช่น VHDL หรือ Verilog ช่วยให้นักออกแบบสามารถอธิบายลักษณะการทำงานที่ ต้องการของวงจรในระดับนามธรรมที่สูงขึ้น ระดับนามธรรมนี้ช่วยเพิ่มประสิทธิภาพของกระบวนการ ออกแบบ นอกจากนี้ยังสามารถใช้ FPGA เพื่อเร่งความเร็วงานหรืออัลกอริทึมเฉพาะได้โดยใช้ตัวเร่ง ฮาร์ดแวร์ ซึ่งให้การปรับปรุงประสิทธิภาพเมื่อเทียบกับการใช้งานบนซอฟต์แวร์ FPGA มีเวลาแฝงต่ำและ ปริมาณงานสูงเนื่องจากความสามารถในการประมวลผลแบบขนานและการออกแบบฮาร์ดแวร์ที่ปรับให้ เหมาะสมกับการประมวลผลข้อมูลจำนวนมากแบบเรียลไทม์ได้อย่างมีประสิทธิภาพ ทำให้เหมาะสำหรับ การใช้งานต่าง ๆ เช่น การสตรีมข้อมูล และการประมวลผลสัญญาณตามเวลาจริง อีกทั้งยังสามารถใช้ ้เครื่องมือตรวจแก้จุดบกพร่องในระบบเพื่อตรวจสอบและวิเคราะห์พฤติกรรมของวงจรแบบเรียลไทม์ เพื่อ ช่วยอำนวยความสะดวกในกระบวนการตรวจแก้จุดบกพร่องและการตรวจสอบระหว่างการพัฒนาได้อีก




รูปที่ 7 FPGA on BotBot

#### 2. NodeMCU ESP32

NodeMCU ESP32 เป็นบอร์ดเอนกประสงค์นี้มีความสามารถที่หลากหลาย เช่น การรองรับการ เชื่อมต่อ Wi-Fi และ Bluetooth ช่วยให้ผสานรวมกับเครือข่ายไร้สายและการสื่อสารกับอุปกรณ์อื่น ๆ ได้ อย่างราบรื่น นอกจากนี้ยังมีตัวเลือกอินพุตและเอาต์พุตที่หลากหลาย รองรับภาษาโปรแกรมและเฟรม เวิร์กที่หลากหลาย สามารถเขียนโปรแกรมได้ผ่าน Arduino IDE, MicroPython หรือภาษาสคริปต์ NodeMCU Lua ยิ่งไปกว่านั้น NodeMCU ESP32 ยังมีคุณสมบัติในตัวมากมาย เช่น หน่วยความจำ แฟลชออนบอร์ด พอร์ต micro USB สำหรับจ่ายไฟและตั้งโปรแกรม มีขนาดกะทัดรัดและใช้งานง่าย หรือ แม้แต่ตัวควบคุมแรงดันไฟฟ้าเพื่อการทำงานที่เสถียร โดยสรุปแล้ว NodeMCU ESP32 มีความ หลากหลายที่ดีทั้งในด้านตัวอุปกรณ์ที่มีความสามารถที่ค่อนข้างครอบคลุม หรือแม้แต่การรองรับหลาย ภาษา หลายเฟรมเวิร์ม



รูปที่ 8 ESP32 on joystick



รูปที่ 9 ESP32 on BotBot

#### 3. Motor และล้อ

มอเตอร์เป็นอุปกรณ์เครื่องกลไฟฟ้าที่เปลี่ยนพลังงานไฟฟ้าเป็นพลังงานกล ทำให้สามารถทำงาน ได้หลากหลายขึ้นอยู่กับประเภทการใช้งานและการออกแบบ ความสามารถหลักประการหนึ่งของมอเตอร์ คือความสามารถในการสร้างการเคลื่อนที่แบบหมุน ด้วยการใช้กระแสไฟฟ้ากับขดลวดของมอเตอร์ สนามแม่เหล็กจะถูกสร้างขึ้น ทำให้เกิดแรงบิดที่ทำให้เพลาของมอเตอร์หมุน ซึ่งในที่นี้เมื่อนำล้อเข้ามาต่อ กับมอเตอร์ก็จะทำหน้าที่ไม่ต่างอะไรกับล้อรถยนต์ที่สามารถเคลื่อนที่ได้ด้วยการจ่ายไฟฟ้าเข้า



รูปที่ 10 Motor และล้อ on BotBot

#### 4. joystick shield

แผงจอยสติ๊กเป็นโมดูลเสริมที่ช่วยลดชีดจำกัดของไมโครคอนโทรลเลอร์ให้สามารถควบคุมและ ปรับเปลี่ยนตำแหน่งตามแกนต่าง ๆ ได้ง่ายขึ้น เช่น ขึ้น/ลง และซ้าย/ เหมาะสำหรับการทำหุ่นยนต์ เกม จอยสติ๊กกับไมโครคอนโทรลเลอร์ด้วย เพราะมักจะใช้ SPI หรือ I2C เพื่อทำการสื่อสาร ซึ่งสิ่งนี้ช่วยให้ สามารถควบคุมจอยสติ๊กได้ง่ายโดยที่ไม่ต้องใช้การเดินสายไฟให้ซับซ้อน โดยสรุปแล้วแผงจอยสติ๊กจะมี ความสำคัญหรือจำเป็นก็ต่อเมื่อมีความต้องการที่จะเพิ่มการควบคุมให้กับอุปกรณ์อื่น ๆ



รูปที่ 11 joystick in BotBot


# 5. แหล่งจ่ายพลังงาน

# เป็นแหล่งจ่ายพลังงานเพื่อให้ชิ้นงานสารมารถทำงานได้โดยไม่ต้องต้องไฟจากอาคาร



รูปที่ 12 แหล่งจ่ายพลังงานของ BotBot

# 6. โครงสร้างอื่น ๆ เช่น อะคริลิค ใช้สำหรับเป็นประกอบทำเป็นชิ้นงาน



รูปที่ 13 โครงสร้างของ BotBot

# ภาพรวมของชิ้นงาน

ภาพรวมของชิ้นงานก็คือเป็นหุ่นยนต์บังคับไร้สายสามารถควบคุมให้เดินหน้า ถอยหลัง เลี้ยวซ้าย หรือ เลี้ยวขวาได้อิสระตามที่ต้องการ

#### หลักการใช้งาน

หลักการใช้งานของชิ้นงานคือการบังคับตัวหุ่นยนต์จากห้องควบคุมโดยจะดูผ่านกล้องวงจรปิด หรืออาจจะ เป็นการควบคุมจากระยะไกลที่สายตายังมองเห็นเพื่อสำรวจพื้นที่ที่อาจจะเป็นอันตรายหรือมีความเสี่ยง อีกทั้งยัง สามารถนำไปประยุกต์ใช้งานต่อได้อยากหลากหลายและต้องเสียเวลาจัดทำตัวหุ่นยนต์ขึ้นใหม่

#### หลักการทำงาน

หลักการทำงานคือจะเป็นการควบคุมการหมุนของล้องผ่านการควบคุมจาก joystick shield โดยตัว FPGA ก็จะประมวลผลว่าจอยคันโยกใดถูกกด ถ้าหากจอยคันโยกที่ใช้สำหรับเดินหน้าถูกกดมอเตอร์ก็จะหมุนไป ด้านหน้า ถ้าหากจอยคันโยกที่ใช้สำหรับเดินถอยหลังถูกกดมอเตอร์ก็จะหมุนกลับมาอีกด้าน หรือถ้าจอยคันโยกที่ใช้ สำหรับควบคุมการเลี้ยวซ้ายมอเตอร์ด้านขวาก็จะหมุนเดินหน้าและมอเตอร์ซ้ายก็จะหมุนถอยหลัง ในทางกลับกัน ถ้ากดจอยคันโยกที่ใช้สำหรับควบคุมการเลี้ยวขวามอเตอร์ด้านซ้ายก็จะหมุนเดินหน้าแทนและมอเตอร์ขวาก็จะหมุน กลับด้าน

## บทที่ 3

## หลักการออกแบบ

#### หลักการออกแบบ

หลักการออกแบบของ BotBot ไม่มีอะไรมาก โดยเริ่มแรกก่อนที่จะออกแบบได้ก็ต้องมาแจกแจงออกมา ก่อนว่าต้องการให้ BotBot มีฟังก์ชันอะไรบ้าง อยากให้ทำอะไรบ้าง ทำได้แค่ไหน มีเงื่อนไขอะไรบ้าง อยากจะใช้ วิธีการสื่อสารแบบไหน ถ้าใช้แบบนี้ควรจะเลือกใช้อะไร เช่น หากต้องการให้ตัว BotBot มีการติดต่อสื่อสารกันด้วย WiFi เพื่อให้สามารถนำไปประยุกต์ใช้กับการทำ IoT ได้ง่ายขึ้นการใช้การสื่อสารด้วย nRF ก็อาจจะไม่เหมาะสม เป็นต้น


#### ภาพรวมการออกแบบเบื้องต้น

BotBot เป็นหุ่นยนต์ที่ขับเคลื่อน 2 ล้อ จากการควบคุมด้วย joystick โครงสร้างทำมาจากอะคริลิค ตัว ประมวลผลประกอบด้วย NodeMCU ESP32 2 บอร์ด โดยที่บอร์ดแรกจะเอาไว้ใช้สำหรับรับค่าจาก joystick แล้ว ส่งค่าไปให้บอร์ดตัวที่สองด้วยการสื่อสารแบบ WiFi หลังจากนั้นบอร์ด ESP32 ตัวที่สองก็จะทำการแมพค่าที่ได้จาก ESP32 ตัวแรกไปให้ FPGA ผ่านการสื่อสารด้วย UART จากนั้นตัว FPGA ก็จะทำการประมวลผลและควบคุมว่า มอเตอร์ไหนที่ควรจะทำงาน

#### รายละเอียดของการออกแบบ

#### Top-Down design


Layer 0



Layer 1 Car\_Control




รูปที่ 15 Layer 1 Car\_Control of BotBot




รูปที่ 16 Layer 2 Car\_Control of BotBot

Layer 3 rx\_inst




รูปที่ 17 Layer 3 rx\_inst of BotBot

Layer 3 PWR\_3\_o\_data[7]\_equal\_5\_o<7>\_imp:1



รูปที่ 18 Layer 3 PWR\_3\_o\_data[7]\_equal\_5\_o<7>\_imp:1of BotBot

Layer 4 Clk\_Count[15]\_GND7\_equal\_3\_o<15>\_imp:1



รูปที่ 19 Layer 4 Clk\_Count[15]\_GND7\_equal\_3\_o<15>\_imp:1 of BotBot

#### เทคนิค และกระบวนการออกแบบ

#### การติดต่อสื่อสารระหว่าง FPGA และ NodeMCU ESP32 ด้วย UART

การเชื่อมต่อ UART ในไมโครคอนโทรลเลอร์ ESP32 กับ FPGA นั้นเกี่ยวข้องกับการสร้างการ เชื่อมต่อทางกายภาพและการตรวจสอบการกำหนดค่าที่เหมาะสมสำหรับการสื่อสารระหว่างอุปกรณ์ทั้ง สอง ขั้นแรก ระบุพิน UART ทั้งบน ESP32 และ FPGA ซึ่งโดยปกติจะระบุว่าเป็น TX (ส่ง) และ RX (รับ) ในทำนองเดียวกัน FPGA ควรมีพิน UART ที่สอดคล้องกันสำหรับการส่งและรับข้อมูลเช่นกัน จากนั้นให้ เชื่อมต่อพิน TX ของ ESP32 เข้ากับพิน RX ของ FPGA สุดท้ายเพื่อให้แน่ใจว่ามีการซิงโคร่ในซ์และส่ง ข้อมูลที่ถูกต้อง จำเป็นต้องเขียนโปรแกรมเฟิร์มแวร์ ESP32 เพื่อจัดการกับการสื่อสาร UART และทดสอบ การเชื่อมต่อ UART ว่าสามารถทำงานได้หรือไม่

#### ติดต่อสื่อสารระหว่าง NodeMCU ESP32 ด้วย WiFi

การเชื่อมต่อไมโครคอนโทรลเลอร์ ESP32 สองตัวผ่าน Wi-Fi ช่วยให้สามารถสื่อสารไร้สาย ระหว่างอุปกรณ์ได้ ช่วยอำนวยความสะดวกในการแลกเปลี่ยนข้อมูลและฟังก์ชันการทำงานร่วมกัน โดยใน การสร้างการเชื่อมต่อ Wi-Fi จำเป็นต้องตั้งค่าอุปกรณ์ ESP32 หนึ่งเครื่องเป็นจุดเชื่อมต่อ (AP) ในขณะที่ อุปกรณ์ ESP32 อีกเครื่องหนึ่งทำหน้าที่เป็นสถานีที่เชื่อมต่อกับจุดเชื่อมต่อ จุดเชื่อมต่อ ESP32 สร้าง เครือข่าย Wi-Fi ด้วย SSID (ชื่อเครือข่าย) และรหัสผ่านเฉพาะ สถานี ESP32 จะสแกนหาเครือข่ายที่มีอยู่ และเชื่อมต่อกับจุดเชื่อมต่อโดยใช้ข้อมูลประจำตัวที่ให้มา เมื่ออุปกรณ์ ESP32 ทั้งสองเชื่อมต่อกับเครือข่าย Wi-Fi เดียวกัน ก็จะเกิดการเชื่อมต่อ TCP/IP ระหว่างอุปกรณ์ทั้งสองขึ้น โดยที่ ESP32 ตัวหนึ่งทำหน้าที่ เป็นเชิร์ฟเวอร์ ในขณะที่อีกตัวหนึ่งทำหน้าที่เป็นไคลเอนต์ และเมื่อสร้างการเชื่อมต่อ TCP/IP แล้ว อุปกรณ์ ESP32 จะสามารถแลกเปลี่ยนข้อมูลและสื่อสารกันได้

#### Code และคำอธิบาย

Code ส่วน nodeMCU ESP32

Code ส่วนของตัวหุ่นยนต์ (สามารถดูเพิ่มเติมได้จาก google drive ที่แนบ)

```
imicuse diffi.bo
princise diffisorver.bo

const char* ssid = "Farnemeretab";

interest = 1234; // Port number to receive data

wificlient client;

production:

| IPAddress local_IP(192, 168, 1, 112);
| / Serial.segin(2480);
| IPAddress submet(255, 255, 0, 0);
| veid.setup() {
| Serial.segin(2480);
| primode(2,00)** |
| digit.selin.gein(2480);
| f(Nifi.config[Ocal_IP, gateway, submet)) {
| Serial.println(StAT.failed to configure");
| / Serial.println(StAT.failed to configure");
| while (spir.status) | = ML.commecTED) {
| delay(1000);
| serial.println("Connecting to Nifi...");
| serial.println("Connected to Ni-Fi");
| serial.println("Connected to Ni-Fi");
| Serial.println("Connected to Ni-Fi");
| serial.println("Connected to Ni-Fi");
| serial.println("Server started");
| serial.println("Server started");
```

รูปที่ 20 Code ส่วนของตัวหุ่นยนต์

#### คำอธิบาย

เป็น code ในส่วนเชื่อมต่อ WiFi และ Host ตัวเองเป็น Server ในวง Subnet นั้น คอยรับ ข้อมูลทิศทางจากตัวส่งสัญญาณ แล้วจึงส่ง Flag ผ่านทางช่อง Serial เข้าบอร์ด FPGA Code ส่วนของรีโมท (สามารถดูเพิ่มเติมได้จาก google drive ที่แนบ)

```
rinclude cNiFi.ho

const chart skid = "Hardwaretab";
const chart skid = "Hardwaretab";
const chart skid = "Hardwaretab";
const chart passanet = "Navladoos";
const chart passanet = "Navladoos";
const chart passanet = "Navladoos";
const int threshold = 100;
int receiverPart = 1234; // Fort number to send data

const int threshold = 100;
int receiverPart = 1234; // Fort number to send data

produces local_JT(922, 168, 1, 113);

| Produces local_JT(922, 168, 1, 13);
| Produces pateway(192, 168, 1, 1);
| Produces pateway(192, 168, 1, 1);
| Produces submet(255, 255, 0, 0);
| cold sctup() (1
| Serial.pein(1)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig(local_JP, gateway, submet)) {
| serial.pein(n)("SAF Faliced to configure");
| // if (bidi.inconfig
```

```
70     client.stop();
71     } else {
72         Serial.println("Failed to connect to the receiver");
73     }
74         Serial.println(data[0]);
75         Serial.println(data[1]);
76         delay(100);
77     }
78
```

รูปที่ 21 Code ส่วนของรีโมท

#### คำอธิบาย

เป็น code ในส่วนเชื่อมต่อ WiFi แล้วเชื่อมต่อ NodeMCU ESP32 ที่เป็นส่วนของตัวรับข้อมูลที่ อยู่บนรถ โดยที่ตัว NodeMCU ESP32 ที่ทำหน้าที่เป็น Remote หรือตัวส่งสัญญาณจะคอยรับสัญญาณ Analog จาก Joystick และแปลงเป็นทิศทางส่งไปยัง ตัวรับสัญญาณ

#### Code ส่วน FPGA

Code ส่วนการควบคุมมอเตอร์ (สามารถดูเพิ่มเติมได้จาก google drive ที่แนบ)

```
architecture Behavioral of Car_Control is

-- Car Direction

signal data : std_logic_vector(7 downto 0);
signal state : std_logic_vector(3 downto 0);
constant move_forward : std_logic_vector(3 downto 0) := "1010";
constant twow_lafe': std_logic_vector(3 downto 0) := "1010";
constant turn_lafet : std_logic_vector(3 downto 0) := "1001";
constant turn_lafet : std_logic_vector(3 downto 0) := "0110";
constant stop : std_logic_vector(3 downto 0) := "0110";
begin
rx_inst : entity work.rx
port map(

Reset => Reset,
      Create Date: 17:49:40 05/22/2023
    Design Name:
Module Name:
Project Name:
Target Devices:
Tool versions:
Description:
                                                                                                                                                                                                                                        Reset => Reset,
SysClk => SysClk,
Rx => Rx,
Data => data,
Led => Led
     Revision:
Revision 0.01 - File Created
Additional Comments:
                                                                                                                                                                                                                        process(SysClk)
                                                                                                                                                                                                         egin
                                                                                                                                                                                                                       if(rising_edge(SysClk)) then
case data is
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                                                                                                                                                                                                                                                                              when x"AA" =>
                                                                                                                                                                                                                                                                                                                 motor <= move_forward;
state <= move_forward;
MN(3 downto θ) <= move_forward;
 -- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
                                                                                                                                                                                                                                                                              when x"DD" =>
                                                                                                                                                                                                                                                                                                                 motor <= move_backward;
state <= move_backward;
MN(3 downto θ) <= move_backward;
      Uncomment the following library declaration if instantiating any Xilinx primitives in this code.
                                                                                                                                                                                                                                                                              when x"BB" =>
                                                                                                                                                                                                                                                                                                                 motor <= turn_left;
state <= turn_left;
MN(3 downto θ) <= turn_left;</pre>
  -library UNISIM;
-use UNISIM.VComponents.all;
                                                                                                                                                                                                                                                                              when x"CC" =>
entity Car_Control is
                                                                                                                                                                                                                                                                                                                 motor <= turn_right;
state <= turn_right;
MN(3 downto θ) <= turn_right;</pre>
                                motor <= stop;
state <= stop;
MN(3 downto θ) <= stop;</pre>
                                                                                                                                                                                                                                                                              when others =>
                                                                                                                                                                                                                                                                                                                 motor <= state;
 end Car_Control;
                                                                                                                                                                                                                                                                              end case;
```

รูปที่ 22 Code ส่วนการควบคุมมอเตอร์

#### คำอธิบาย

เป็น code ในส่วนการรับข้อมูลมาจาก RX แล้วน้ำ flag มาเช็คว่าที่ส่งเข้ามาเป็น Flag ประเภท ไหน แล้วจึงส่งสัญญาณ Digital ไปที่ Motor driver โดยที่ Flag 0xAA คือเคลื่อนที่ไปข้างหน้า, Flag 0xBB คือ เลี้ยวซ้าย, Flag 0xCC คือเลี้ยวขวา, Flag 0xDD คือถอยหลัง และ Flag 0xEE คือหยุดนิ่ง ซึ่งสัญญาณ Digital ที่ ส่งไปยัง Motor Driver จะส่งไปยัง Logic Monitor เพื่อตรวจสอบสัญญาณที่ถูกต้องอีกด้วย

# Code ส่วนการสื่อสารแบบ UART (สามารถดูเพิ่มเติมได้จาก google drive ที่แนบ)

```
constant (ount @uadRate : std_logic_vector (15 dounto 0) := signal Data_Pack : std_logic_vector (9 dounto -- internal signal cik_count : std_logic_vector (15 dount -- veriable : std_logic_vector (15 dount -- veriable : signal sift_bit : integer range 0 to 9 :=0; signal Start_bit_check: boolean := false;
                                                                                                                                                                           ic_vector (15 downto 0) := X"208D"; --Baud rate
std_logic_vector (9 downto 0) := "0000000000";
                                                                                                                                                                        : std_logic_vector (15 downto 0) :-x"0000";
      Create Date:
                                 18:52:37 05/20/2023
     Design Name:
Module Name:
                                  rx - Behavioral
     Project Name:
                                                                                                                              Receive_Rx : process (SysClk, Rx) Is
Begin
                                                                                                                                                 Target Devices:
Tool versions:
Description:
     Revision:
                                                                                                                                                                        Revision 0.01 - File Created
Additional Comments:
                                                                                                                                                                                                                                                  --Clear Clk_Count
USB ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_unsigned.all;
use ieee.NUMERIC_STD.all;
  -- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
                                                                                                                      -- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
  entity rx is
Port (
                            Reset : in std_logic;

SysClk : in std_logic;

RX : in std_logic;

Data : out std_logic_vector(7 downto 0) := "00000000";

Led : out std_logic_vector(7 downto 0) := "00000000");
    architecture Behavioral of rx is
```

รูปที่ 23 Code ส่วนการสื่อสารแบบ UART

#### คำอธิบาย

เป็น code ในส่วนการรับข้อมูลจากช่อง rx บนบอร์ด โดยจะเช็ค Start และ Stop bit ของข้อมูล ที่ส่งเข้ามา ตามความเร็วของการส่ง Serial ของ NodeMCU ESP32 จากนั้นจึงนำข้อมูลเข้าสู่ ส่วน Car\_control และแสดงผลบน Led เพื่อไว้ตรวจสอบข้อมูลที่ถูกส่งเข้ามา

## บทที่ 4

#### ผลการทดสอบ

#### วิธีการทดสอบ

เนื่องจากชิ้นงานคือหุ่นยนต์ที่สามารถควบคุมแบบไร้สายได้ ทางคณะผู้จัดทำจึงมีแนวคิดที่จะทดสอบ ประสิทธิภาพและความสามารถของชิ้นงาน 2 วิธี ได้แก่ ทดสอบว่าสามารถควบคุมได้ไกลแค่ไหน และทดสอบว่า สามารถทำงานได้ถูกต้องตามความคาดหวังไหม

# ขั้นตอนการทดสอบ

วิธีการทดสอบแบ่งออกเป็น 2 วิธี ได้แก่ ทดสอบว่าสามารถควบคุมได้ใกลแค่ไหน และทดสอบว่าสามารถทำงานได้ถูกต้องตามความคาดหวังไหม แต่ละวิธีมีขั้นตอนดังต่อไปนี้ ทดสอบว่าสามารถควบคุมได้ใกลแค่ไหน จะ เริ่มจากการควบคุมหุ่นยนต์ในระยะ 5 เมตร และอาจจะเพิ่มขึ้นไปเรื่อย ๆ ทีละ 5 เมตร ในแนวแกน x และ แกน Y เริ่มจากการทดสอบภายในชั้นเดียวกันของอาคารแล้วเพิ่มขึ้นทีละชั้น ส่วนวิธีที่ 2 คือการทดสอบว่าสามารถทำงาน ได้ถูกต้องตามความคาดหวังไหม โดยมีขั้นตอนคือการกดควบคุมปุ่มในลักษณะของคันโยกแล้วเช็คว่าตรงตามที่ คาดหวังไว้ไหม โดยหาค่าความแม่นยำเฉลี่ยใน 10 ครั้ง

#### ผลการทดสอบ

# ตารางผลการทดสอบระยะที่สามารถควบคุมได้

ระยะทาง แกน x	ผลการทดสอบ	ผลที่คาดหวัง		
5 เมตร	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
10 เมตร	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
15 เมตร	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
20 เมตร	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
25 เมตร	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
30 เมตร	สามารถควบคุมได้ปกติ แต่ค่อนข้างช้า	สามารถควบคุมได้ปกติ		
35 เมตร	สามารถควบคุมได้ปกติ แต่ค่อนข้างช้า	สามารถควบคุมได้ปกติ		

ระยะทาง แกน Y	ผลการทดสอบ	ผลที่คาดหวัง		
ภายในชั้นเดียวกัน	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
ห่าง 1 ชั้น	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
ห่าง 2 ชั้น	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
ห่าง 3 ชั้น	สามารถควบคุมได้ปกติ	สามารถควบคุมได้ปกติ		
ห่าง 4 ชั้น	สามารถควบคุมได้ปกติ แต่ค่อนข้างช้า	สามารถควบคุมได้ปกติ		
ห่าง 5 ชั้น	สามารถควบคุมได้ปกติ แต่ค่อนข้างช้า	สามารถควบคุมได้ปกติ		

# ตารางผลการทดสอบความแม่นยำของการควบคุม

ปุ่มที่กด	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลครั้งที่	ผลที่คาดหวัง
	1	2	3	4	5	6	7	8	9	10	
บังคับขึ้น	เดินหน้า แต่	เดินหน้า									
	ช้า	แต่ช้า	แต่ไม่ตรง	ค้าง	แต่ไม่ตรง	แต่ไม่ตรง	แต่ไม่ตรง	แต่ไม่ตรง	แต่ไม่ตรง	แต่ไม่ตรง	
	และไม่ตรง	และไม่	100%	แต่ไม่ตรง	100%	100%	100%	100%	100%	100%	
	100%	ตรง		100%							
		100%									
บังคับไป	เลี้ยวซ้าย	เลี้ยวซ้าย	เลี้ยวซ้าย	หมุนรอบ	เลี้ยวซ้าย	เลี้ยวซ้าย	เลี้ยวซ้าย	เลี้ยวซ้าย	เลี้ยวซ้าย	หมุนรอบ	เลี้ยวซ้าย
ทางซ้าย				ตัวเอง 1	เกิน			เกิน	เกิน	ตัวเอง 1	
				ที						ที	
บังคับลง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง	ถอยหลัง
	ค้างและ	ค้างและ	และ	ช้า ค้าง	ค้างและ	และ	และ	ค้างและ	ค้างและ	ช้า ค้าง	
	เคลื่อนที่ไม่	เคลื่อนที่	เคลื่อนที่	และ	เคลื่อนที่	เคลื่อนที่	เคลื่อนที่	เคลื่อนที่	เคลื่อนที่	และ	
	ตรง100%	ไม่ตรง	ไม่ตรง	เคลื่อนที่	ไม่ตรง	ไม่ตรง	ไม่ตรง	ไม่ตรง	ไม่ตรง	เคลื่อนที่	
		100%	100%	ไม่ตรง	100%	100%	100%	100%	100%	ไม่ตรง	
				100%						100%	
บังคับไป	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา	เลี้ยวขวา
ทางขวา		เกิน	เกิน	เกิน	เกิน	เกิน					

#### กำหนดให้

ถ้าเป็นไปตามที่คาดหวัง มีค่าเป็น 1 ถ้าเป็นไปตามที่คาดหวังไม่ 100% มีค่าเป็น 0.5 ถ้าไม่เป็นไปตามที่คาดหวัง มีค่าเป็น 0

# ดังนั้น จะได้

ค่าความแม่นยำของการบังคับขึ้น เป็น 0.5 บังคับไปทางซ้าย เป็น 0.65 บังคับลง เป็น 0.5 และ บังคับไป ทางขวา เป็น 0.75

#### บทที่ 5

#### อภิปรายและข้อเสนอแนะ

#### สรุปผลการทดสอบ

จากการสร้างหุ่นยนต์ควบคุมและขับเคลื่อนแบบไร้สายจะเห็นได้ว่าผลการทดสอบค่อนข้างเป็นไป ตามที่ต้องการ แม้อาจจะมีข้อผิดพลาดบ้างเล็กน้อยโดยจะเห็นได้ว่าค่าความแม่นยำของการบังคับขึ้น เป็น 0.5 แม้จะเดินหน้าได้แต่ก็ยังซ้าและเดินหน้าไม่ตรงอย่างที่ควรจะเป็น ส่วนการบังคับไปทางซ้าย มีค่าความแม่นยำ เป็น 0.65 โดยจาก 10 ครั้งอาจจะยังมีการเลี้ยวเกิน หรือทำงานผิดพลาดไปเลยจนหมุนรอบตัวเอง ส่วนการบังคับ ลงหรือการบังคับถอยหลัง ขออนุมานว่ามีค่าความแม่นยำเป็น 0.5 เพราะถึงแม้จะถอยหลังได้จริงแต่ก็อาจจะมี ดีเลย์และการเคลื่อนที่ที่ไม่เป็นเส้นตกอยู่ดี และการบังคับไปทางขวา มีค่าความแม่นยำเป็น 0.75 โดยบางครั้ง อาจจะมีการเลี้ยวเกินอยู่บ้าง

# ปัญหาที่พบ

- 1. การเชื่อมต่อด้วย WiFiClient ทำให้หุ่นยนต์มีดีเลย์เกิดขึ้น ทำให้ไม่สามารถกำหนดการเคลื่อนที่ให้ ถูกต้องได้ เช่น หากต้องการเลี้ยวก็จะไม่สามารถรู้ได้ว่าสั่งให้ตัวหุ่นยนต์หันไปทางด้านนั้นมากแค่ไหนแล้ว เวลา เลี้ยวซ้ายหรือเลี้ยวขวาจึงมักจะหมุนเกินที่ต้องการเสมอ
- 2. การเชื่อมต่อด้วย WiFiClient ไม่เสถียร ทำให้บางครั้ง NodeMCU-32 ที่ทำหน้าที่เป็นตัวส่งไม่สามารถ ส่งหาตัวรับได้ อาจจึงต้องมีการ Reset การทำงาน NodeMCU-32 ใหม่
- 3. การส่งข้อมูลจาก NodeMCU-32 เข้าช่อง Serial ของ FPGA มีรูปแบบสัญญาณ Digital ที่เกินความ ต้องการเป็นจำนวนมาก เช่น หากต้องการให้หุ่นยนต์เคลื่อนที่ไปข้างหน้าจะส่ง สัญญาณ 8 bit ซึ่งเป็น 0xAA เข้า FPGA แต่ในช่วงที่มีการรับส่งระหว่าง NodeMCU-32 กันเอง ตัว NodeMCU-32 ที่เป็นตัว Reciever ก็จะส่งค่า อื่น ๆ เข้าไปในบอร์ด FPGA เหมือนกัน
- 4. มอเตอร์ของทั้งสองล้อหมุนด้วยความเร็วที่ไม่เท่ากัน ทำให้การเคลื่อนที่ไปในทิศทางเดียว ตัวหุ่นยนต์จะ เคลื่อนที่เอียงไปทางใดทางหนึ่ง
- 5. แหล่งจ่ายไฟหรือแหล่งให้พลังงานไม่เพียงพอกับบอร์ดต่าง ๆ ซึ่ง Power Supply ขนาด 12V ที่ เชื่อมต่อกับตัวขับเคลื่อนมอเตอร์ ไม่สามารถจ่ายไฟเข้าทั้ง FPGA และ NodeMCU-32 ได้ เนื่องมาจากทั้งลักษณะ ช่องทางในการจ่ายไฟเข้าบอร์ดไม่สอดคล้องกับช่องทางที่ Power Supply สามารถจ่ายได้ และทั้งการต่อบอร์ด ทั้งหมดเข้ากับ Power Supply ทำให้แหล่งจ่ายไฟไม่เพียงพอ

#### วิธีการแก้ไขปัญหา

1. ในด้านของการดีเลย์และการเชื่อมต่อที่ไม่เสถียร สามารถแก้ไขได้โดยการเปลี่ยนโปรโตคอลในการรับ และส่งข้อมูล เป็นรูปแบบอื่น เช่น ส่งคลื่นจากโมดูล nRF24L01 MQTT TCP Boardcast โดยจำเป็นต้องทดสอบ เพื่อเปรียบเทียบหาความเร็วและเสถียรภาพในการรับส่งของแต่ละโปรโตคอล

- 2. สัญญาณ Digital อื่น ๆ ที่รบกวนการทำงานของหุ่นยนต์สามารถแก้ได้จากการสร้างสัญญาญ Digital ที่ ใช้ควบคุมตัวหุ่นยนต์ ให้เป็นเอกลักษณ์ ซึ่งมีโอกาสซ้ำกับสัญญาณรบกวนอื่น ๆ น้อย
- 3.ในส่วนของความเร็วในการหมุนของมอเตอร์ สามารถแก้ไขได้จากการเปลี่ยนมอเตอร์รวมไปถึงออกแบบ วงจรและแรงดันไฟฟ้าที่ใช้ควบคุมมอเตอร์ใหม่
- 4. ปัญหาแหล่งจ่ายไฟ สามารถแก้ไขได้จากการเพิ่มแหล่งจ่ายไฟอื่น ๆ เช่น Power Bank เนื่องจากช่อง VIN ของ NodeMCU ไม่สามารถรับแรงดันไฟฟ้า 12 V และแรงดันไฟฟ้า 3.3 V จาก FPGA ไม่เพียงพอ และตัว บอร์ด FPGA เอง สามารถต่อแหล่งจ่ายไฟได้แค่ 2 แบบ Power Supply เดิม 12 V ที่มีขา VCC และ GND ไม่ สามารถเชื่อมต่อโดยตรงกับ FPGA

#### ข้อเสนอแนะ

- 1. สามารถใช้ Module หรือโปรโตคอลอื่นในการรับส่งข้อมูลเพื่อเพิ่มเสถียรภาพและความรวดเร็วได้
- 2. สามารถใช้ FPGA ส่งสัญญาณแทนได้ แต่ต้องมี Module หรือช่องทาง Wireless อื่น ๆ ช่วย
- 3. สามารถเพิ่มจำนวนมอเตอร์เพื่อเพิ่มความเร็วและลดภาระของ Power Supply และตัวมอเตอร์ได้
- 4. สามารถใช้ปุ่มกดแทน Joy Stick เพื่อลดความคลาดเคลื่อนในการแมพและส่งสัญญาณ Analog

#### สิ่งที่จะพัฒนาต่อในอนาคต

1. ใช้ Module nRF24L01 ในการรับและส่งสัญญาณ เพื่อแก้ไขปัญหาการใช้ WiFi ที่อาจจะทำให้เกิด ดีเลย์ขึ้น

(Code ตัวอย่างที่ใช้เซ็ต Register และการทำงานของโมดูล nRF24L01)

entity nrf is

```
CLK : in std_logic; -- system clock
RST : in std_logic; -- high active synchronous reset
-- SPI SLAVE INTERPACE
                                                                                - ari shave intempace
SCLK : out std_logic; -- SPI clock
CS_N : out std_logic; -- SPI chip select, active in low
MOSI : out std_logic; -- SPI serial data from master to slave-
MISO : in std_logic; -- SPI serial data from slave to master
CE : out std_logic :- '0';
-- SPI Data Send
                                                                                CB : Duc
-- SPI Data Send
                                                                                            IN : in std_logic_vector(7 downto 0);
: out std_logic_vector(7 downto 0)
                                                           architecture Behavioral of nrf is
                                                                 chitecture Behavioral of nrf is
signal data_in : std_logic_vector(7 downto 0) := (others => '0');
signal data_lant : std_logic := '0';
signal data_in_rdy : std_logic;
signal data_in_rdy : std_logic;
signal data_out_vld : std_logic_vector(7 downto 0);
signal data_out_vld : std_logic_vector(7 downto 0);
signal next_state, setup_state : integer range 0 to 30 := 0;
signal payload_rdy : std_logic;
signal payload_count : integer := 0;
signal rst_btn : std_logic;
                                                      - Config NRF Register Read
 constant config_value_pw_up : std_logic_vector(7 downto 0) := "00001110"; -- Enable CRC 2 Byte,PWR_UP = 1,PRX=1
constant config_value_pw_up : std_logic_vector(7 downto 0) := "00000110"; -- Enable CRC 2 Byte,PWR_UP = 1,PRX=1
constant config_value_pw_dw : std_logic_vector(7 downto 0) := "00001000"; -- Enable CRC 2 Byte,PWR_UP = 0,PRX=1
constant en_aa : std_logic_vector(7 downto 0) := "00000000"; -- Enable All auto ack
constant en_trandr : std_logic_vector(7 downto 0) := "00000001"; -- Enable data pipe 0
constant setup_aw : std_logic_vector(7 downto 0) := "00000001"; -- ABress Width 3 byte
constant setup_retr : std_logic_vector(7 downto 0) := "000000000"; -- Rose RX TX
constant rf_ch : std_logic_vector(7 downto 0) := "00000001"; -- ABress Width 3 byte
constant setup_retr : std_logic_vector(7 downto 0) := "00000001"; -- RESS CONSTANT Tf_setup : std_logic_vector(7 downto 0) := "00000000"; -- Resset IRQ to listen "01000000"
--constant observe_tx : std_logic_vector(7 downto 0) := "000000000"; -- Resset IRQ to listen "01000000"
constant rx_addr_p0_1 : std_logic_vector(7 downto 0) := "00000001"; --01
--constant rx_addr_p0_2 : std_logic_vector(7 downto 0) := "11100111"; --E7 Reset Value
--constant rx_addr_p0_3 : std_logic_vector(7 downto 0) := "11100111"; --E7 Reset Value
--constant rx_addr_p1 : std_logic_vector(7 downto 0) := "11000010"; --C2 Reset Value For 3 Bytes
--constant rx_addr_p3 : std_logic_vector(7 downto 0) := "11000011"; --C3 Reset Value
--constant rx_addr_p4 : std_logic_vector(7 downto 0) := "110001001"; --C5 Reset Value
--constant rx_addr_p5 : std_logic_vector(7 downto 0) := "11000101"; --C5 Reset Value
constant tx_addr_1 : std_logic_vector(7 downto 0) := "00000001"; --87 Reset Value
--constant tx_addr_2 : std_logic_vector(7 downto 0) := "11100111"; --B7 Reset Value
--constant tx_addr_3 : std_logic_vector(7 downto 0) := "11100111"; --E7 Reset Value
constant rx pw p0 : std logic vector(7 downto 0) := "000000001": -- Payload 1 Byte
```

```
\verb|constant zero_val|: \verb|std_logic_vector(7 downto 0)| := (others => '0'); -- For rx_pw_p1-p5| \\
constant reset_val : std_logic_vector(7 downto 0) := "11100111"; --E7 For rx_addr_p0_2-3, rx_addr_p3-p5, tx_addr_1-3
--SPI Instruction
constant FLUSH_TX
                        : std_logic_vector(7 downto 0) := "11100001";
                       : std_logic_vector(7 downto 0) := "11100010";
constant FLUSH_RX
constant R_RX_PAYLOAD : std_logic_vector(7 downto 0) := "01100001";
constant W_TX_PAYLOAD : std_logic_vector(7 downto 0) := "101000000";
constant NOP
                       : std_logic_vector(7 downto 0) := "111111111";
                                          begin
                                              rst_btn <= not RST;
                                          spi_master_inst : entity work.spi_master
                                                  generic map(
                                                   CLK_FREQ => 12e6,
SCLK_FREQ => 1e6,
                                                   SLAVE_COUNT => 1
                                                  port map (
   CLK => CLK,
                                                      RST => RST,
                                                   -- SPI SLAVE INTERFACE
                                                   SCLK => SCLK,
                                                   CS_N(0) => CS_N,
                                                  MOSI => MOSI,
                                                  MISO => MISO,
                                                   -- INPUT USER INTERFACE
                                                  DIN => data_in,
                                                  DIN_ADDR => (others => '0'),
DIN_LAST => '1',
                                                   DIN_VLD => data_in_vld,
                                                   DIN_RDY => data_in_rdy,
                                                   -- OUTPUT USER INTERFACE
                                                  DOUT => data_out,
                                                  DOUT_VLD => data_out_vld
```

```
process (CLK)
begin
   if (rising_edge(CLK)) then
     if (reset = '1') then
         setup_state <= 0;
      else
         setup_state <= next_state;
     end if;
  end if;
end process;
process(setup_state,data_in_rdy,SPI_IN)
  variable counter : natural range 0 to (130000 / 20e6);
  variable counter2 : natural range 0 to (2000000 / 20e6);
begin
   next_state <= setup_state;</pre>
   data_last <= '0';
   data_in_vld <= '0';
   if (setup_state = 0 or setup_state = 1) then
      CE <= '0';
   else
     CE <= '1';
   end if;
```

```
when 11 =>
                                                   when 3 =>
                                                                                                                                 data_in <= rf_ch;
data_in_vld <= 'l';
--data_last <= 'l';
                                                          data_in <= en_aa;
                                                          data_in_vld <= '1';
--data_last <= '1';
if( data_in_rdy <= '1') then
     case setup_state is
                                                                                                 data_in <= setup_aw;
         when 0 =>
                                                                                                 data_in_vld <= 'l';
--data_last <= 'l';
if( data_in_rdy <= 'l') then
next_state <= 8;
                                                                                                                                 if( data_in_rdy <= '1') then
    next_state <= 12;</pre>
            data_in <= config_r;
            data_in_vld <= '1';
--data_last <= '1';
--data_last <= '1';</pre>
                                                          end if;
                                                                                                                                 end if;
                                                                                                                             when 12 =>
data_in <= rf_setup_r;
                                                   when 4 =>
                                                                                                 end if;
                                                                                            data_in <= en_rxaddr_r;
data_in_vld <= 'l';
if( data_in_rdy <= 'l') then
    next_state <= 5;</pre>
                if( data_in_rdy <= '1') then</pre>
                                                                                                                                 data_in_vld <= '1';
--data_last <= '1';
if( data_in_rdy <= '1') them</pre>
                   next_state <= 1;
                end if;
                                                          end if;
5 =>
         when 1 =>
                                                                                                                                        next_state <= 13;
                                                                                                                                 end if;
             data_in <= config_value_pw_dw; when 5
                                                                                                9 =>
data_in <= setup_retr;
data_in_vld <= 'l';
--data_last <= 'l';
if( data_in_rdy <= 'l') then
next_state <= 10;
end if;</pre>
            data_in_vld <= '1';
if( data_in_rdy <= '1') then</pre>
                                                          data_in <= en_rxaddr;
                                                                                                                              when 13 =>
                                                                                                                                 lef is =>
data_in <= rf_setup;
data_in_vld <= '1';
if( data_in_vld <= '1') then
next_state <= 14;
end if;</pre>
                                                         data_in_vld <= '1';
--data_last <= '1';
if( data_in_rdy <= '1') then
next_state <= 6;
                  next_state <= 2;
            end if:
                                                   next_state <= 6;
end if;
when 6 =>
data_in <= setup_aw_r;
data_in_vld <= 'l';
if data_in_rdy <= 'l') then
next_state <= 7;</pre>
            data_in <= en_aa_r;
                                                                                                                              when 14 =>
            data_in_vld <= '1';
--data_last <= '1';
                                                                                               data in <= rf ch r;
                                                                                                                                 data_in <= rx_addr_p0_r;
data_in_vld <= '1';
if (data_in_rdy <= '1') them
                                                                                              data_in_vid <= '1';
-data_last <= '1';
if( data_in_rdy <= '1') then
    next_state <= 11;
end if;</pre>
                if( data_in_rdy <= '1') then</pre>
                   next_state <= 3;
                                                                                                                                 next_state <= 15;
end if;</pre>
                                                         end if;
                                                                                                            when 23 =>
when 15 =>
                                                      when 19 =>
                                                                                                                 data_in <= rx_pw_p0;
     data_in <= rx_addr_p0_1;
                                                          data_in <= tx_addr_1;
                                                                                                                 data_in_vld <= '1';
     data_in_vld <= '1';
                                                          data_in_vld <= '1';
     if (data_in_rdy <= '1') then
                                                                                                                 if( data_in_rdy <= '1') then</pre>
                                                          if (data_in_rdy <= '1') then</pre>
        next_state <= 16;
                                                                                                                   next_state <= 24;
                                                              next_state <= 20;
                                                                                                                 end if:
    end if:
                                                          end if;
                                                                                                           when 24 =>
when 16 =>
                                                      when 20 =>
                                                                                                                 data_in <= FLUSH_TX;
    data_in <= rx_addr_p0_1;
                                                          data_in <= tx_addr_1;
     data_in_vld <= '1';
                                                          data_in_vld <= '1';
                                                                                                                 data_in_vld <= '1';
    if (data_in_rdy <= '1') then</pre>
                                                                                                                 if( data_in_rdy <= '1') then
                                                          if (data_in_rdy <= '1') then</pre>
                                                                                                                     next_state <= 25;
        next_state <= 17;
                                                             next_state <= 21;
    end if:
                                                                                                                end if;
                                                          end if:
when 17 =>
                                                      when 21 =>
                                                                                                            when 25 =>
    data_in <= rx_addr_p0_1;
                                                                                                                 data_in <= status_r;
                                                          data_in <= tx_addr_1;
     data_in_vld <= '1';
                                                          data_in_vld <= '1';
                                                                                                                 data_in_vld <= '1';
     if (data_in_rdy <= '1') then
                                                          if (data_in_rdy <= '1') then</pre>
                                                                                                                if( data_in_rdy <= '1') then</pre>
         next_state <= 18;
                                                              next_state <= 22;
                                                                                                                     next_state <= 26;
    end if;
                                                          end if;
                                                                                                                 end if:
when 18 =>
                                                      when 22 =>
                                                                                                            when 26 =>
    data_in <= tx_addr_r;
                                                          data_in <= rx_pw_p0_r;
                                                                                                                 data_in <= status;
     data_in_vld <= '1';
                                                          data_in_vld <= '1';
                                                                                                                 data_in_vld <= '1';
                                                                                                                 if( data_in_rdy <= '1') then</pre>
     if (data_in_rdy <= '1') then</pre>
                                                          if( data_in_rdy <= '1') then</pre>
                                                              next_state <= 23;
         next_state <= 19;
                                                                                                                    next_state <= 27;
                                                          end if;
     end if;
                                                                                                                 end if;
     when 27 =>
        data_in <= W_TX_PAYLOAD;
        data_in_vld <= '1';
if (data_in_rdy = '1') then
   next_state <= 28;</pre>
        end if;
                                                                                         when 30 =>
     when 28 =>
        data_in <= SPI_IN;
                                                                                               data_in <= config_value_pw_up;
        data_in_vld <= '1';
                                                                                               data_in_vld <= '1';
        if (data in rdy = '1') then
           if (payload_count < 3) then
payload_count <= payload_count + 1;
next_state <= 29; -- to W_TX_PAYLOAD but change to config_r</pre>
                                                                                              if( data_in_rdy <= '1') then</pre>
                                                                                                    next_state <= 0;</pre>
              payload_count <= 0;
next_state <= 26; -- to Flush TX
                                                                                              end if;
                                                                                   end case;
           end if;
     end if;
when 29 =>
                                                                                   MN <= data_in;
        data in <= config r;
                                                                             end process;
        data_in_vld <= '1';
  if( data_in_rdy <= '1') then
    next_state <= 30;</pre>
                                                                             end Behavioral;
```

#### (ตัวอย่าง Code SPI Interface ใน FPGA)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
use IEEE.MATH_REAL.ALL;
-- THE SPI MASTER MODULE SUPPORT ONLY SPI MODE 0 (CPOL=0, CPHA=0)!!!
entity SPI MASTER is
    Generic (
         CLK FREQ
                      : natural := 20e6; -- set system clock frequency in Hz
         SCLK_FREQ : natural := 2e6; -- set SPI clock frequency in Hz (condition: SCLK_FREQ <- CLK_FREQ/10)
WORD_SIZE : natural := 8; -- size of transfer word in bits, must be power of two
SLAVE_COUNT : natural := 1 -- count of SPI slaves
    );
    Port (
                   : in std_logic; -- system clock
         RST
                   : in std_logic; -- high active synchronous reset
         -- SPI MASTER INTERFACE
         SCLK : out std_logic; -- SPI clock
                 : out std_logic_vector(SLAVE_COUNT-1 downto 0); -- SPI chip select, active in low
         CS_N
                   : out std_logic; -- SPI serial data from master to slave
                   : in std_logic; -- SPI serial data from slave to master
         MISO
         -- INPUT USER INTERFACE
         DIN : in std_logic_vector(WORD_SIZE-1 downto 0); -- data for transmission to SPI slave
         DIN_ADDR : in std_logic_vector(natural(ceil(log2(real(SLAVE_COUNT))))-1 downto 0); -- SPI slave address
         DIN_LAST: in std_logic; -- when DIN_LAST = 1, last data word, after transmit will be asserted CS_N
         DIN_VLD : in std_logic; -- when DIN_VLD = 1, data for transmission are valid
         DIN_RDY : out std_logic; -- when DIN_RDY = 1, SPI master is ready to accept valid data for transmission
         -- OUTPUT USER INTERFACE
                 : out std_logic_vector(WORD_SIZE-1 downto 0); -- received data from SPI slave
         DOUT_VLD : out std_logic -- when DOUT_VLD = 1, received data are valid
    );
end entity;
                    architecture RTL of SPI_MASTER is
                         constant DIVIDER_VALUE : natural := (CLK_FREQ/SCLK_FREQ)/2;
                         constant WIDTH_CLK_CNT : natural := natural(ceil(log2(real(DIVIDER_VALUE))));
                         constant WIDTH_ADDR : natural := natural(ceil(log2(real(SLAVE_COUNT))));
                         constant BIT_CNT_WIDTH : natural := natural(ceil(log2(real(WORD_SIZE))));
                         type state_t is (idle, first_edge, second_edge, transmit_end, transmit_gap);
                         signal addr_reg
                                               : unsigned(WIDTH_ADDR-1 downto 0);
                         signal sys_clk_cnt
                                                : unsigned(WIDTH_CLK_CNT-1 downto 0);
                         signal sys_clk_cnt_max : std_logic;
                         signal spi_clk : std_logic;
signal spi_clk_rst : std_logic;
                         signal din_last_reg_n : std_logic;
                         signal first_edge_en : std_logic;
                         signal second_edge_en : std_logic;
                         signal chip_select_n : std_logic;
                        signal chap_select_n : std_logic;
signal load_data : std_logic;
signal miso_reg : std_logic;
signal shreg : std_logic_vector(WORD_SIZE-1 downto 0);
signal bit_ent : unsigned(BIT_CNT_WIDTH-1 downto 0);
signal bit_ent_max : std_logic;
signal rx_data_vld : std_logic;
                         signal master_ready
                                                : std_logic;
                         signal present_state : state_t;
                         signal next_state
                                                : state t;
                         ASSERT (DIVIDER_VALUE >= 5) REPORT "condition: SCLK_FREQ <= CLK_FREQ/10" SEVERITY ERROR;
                         load_data <= master_ready and DIN_VLD;
                         DIN_RDY <= master_ready;
```

```
begin
   ASSERT (DIVIDER_VALUE >- 5) REPORT "condition: SCLK_FREQ <- CLK_FREQ/10" SEVERITY ERROR;
   load_data <= master_ready and DIN_VLD;</pre>
   DIN_RDY <= master_ready;
   -- SYSTEM CLOCK COUNTER
   sys_clk_cnt_max <- '1' when (to_integer(sys_clk_cnt) - DIVIDER_VALUE-1) else '0';
   sys_clk_cnt_reg_p : process (CLK)
   begin
      if (rising_edge(CLK)) then
          if (RST = '1' or sys_clk_cnt_max = '1') then
             sys_clk_cnt <- (others -> '0');
            sys_clk_cnt <= sys_clk_cnt + 1;
          end if;
      end if;
   end process;
    -- SPI CLOCK GENERATOR AND REGISTER
    spi_clk_gen_p : process (CLK)
    begin
        if (rising_edge(CLK)) then
            if (RST = '1' or spi_clk_rst = '1') then
               spi_clk <= '0';
           elsif (sys_clk_cnt_max = '1') then
              spi_clk <= not spi_clk;
           end if;
        end if;
    end process;
    SCLK <= spi_clk;
    -- BIT COUNTER
    bit_cnt_max <= '1' when (bit_cnt = WORD_SIZE-1) else '0';
    bit_cnt_p : process (CLK)
    begin
        if (rising_edge(CLK)) then
            if (RST = '1' or spi_clk_rst = '1') then
               bit_cnt <= (others => '0');
            elsif (second_edge_en = '1') then
              bit_cnt <= bit_cnt + 1;
           end if;
        end if:
```

end process;

```
-- SPI MASTER ADDRESSING
addr_reg_p : process (CLK)
begin
   if (rising_edge(CLK)) then
       if (RST = '1') then
           addr_reg <= (others => '0');
       elsif (load_data = '1') then
          addr_reg <= unsigned(DIN_ADDR);
   end if:
end process;
one_slave_g: if (SLAVE_COUNT = 1) generate
   CS_N(0) <= chip_select_n;
end generate;
more_slaves_g: if (SLAVE_COUNT > 1) generate
   cs_n_g : for i in 0 to SLAVE_COUNT-1 generate
       cs_n_p : process (addr_reg, chip_select_n)
           if (addr_reg = i) then
               CS_N(i) <= chip_select_n;
           else
              CS_N(i) <- '1';
           end if;
       end process;
   end generate;
end generate;
-- DIN LAST RESISTER
din_last_reg_n_p : process (CLK)
begin
   if (rising_edge(CLK)) then
       if (RST = '1') then
           din_last_reg_n <= '0';
        elsif (load_data = '1') then
           din_last_reg_n <= not DIN_LAST;
       end if;
    end if:
end process;
-- MISO SAMPLE REGISTER
miso_reg_p : process (CLK)
begin
    if (rising_edge(CLK)) then
       if (first_edge_en = '1') then
          miso_reg <= MISO;
       end if:
    end if:
end process;
```

```
-- DATA SHIFT REGISTER
shreg_p : process (CLK)
begin
    if (rising_edge(CLK)) then
        if (load_data = '1') then
            shreg <= DIN;
         elsif (second_edge_en = '1') then
            shreg <= shreg(WORD_SIZE-2 downto 0) & miso_reg;
        end if;
    end if;
end process;
DOUT <= shreg;
MOSI <= shreg(WORD_SIZE-1);
-- DATA OUT VALID RESISTER
dout_vld_reg_p : process (CLK)
begin
   if (rising_edge(CLK)) then
  if (RST = '1') then
            DOUT_VLD <- '0';
         else
           DOUT_VLD <= rx_data_vld;
        end if;
    end if;
end process;
       -- SPI MASTER FSM
       -- PRESENT STATE REGISTER
       fsm_present_state_p : process (CLK)
       begin
           if (rising_edge(CLK)) then
  if (RST = '1') then
                   present_state <= idle;
                   present_state <= next_state;
               end if;
           end if;
       end process;
               -- NEXT STATE LOGIC
              fsm_next_state_p : process (present_state, DIN_VLD, sys_clk_cnt_max,
                                          bit_cnt_max)
              begin
                  case present_state is
                      when idle =>
                         if (DIN_VLD = '1') then
                              next_state <= first_edge;
                          else
                          next_state <= idle;
end if;</pre>
                      when first_edge =>
                          if (sys_clk_cnt_max = '1') then
    next_state <= second_edge;</pre>
                          else
                              next_state <= first_edge;
                           end if;
                       when second_edge =>
                          if (sys_clk_cnt_max = '1') then
if (bit_cnt_max = '1') then
                                  next_state <= transmit_end;
                              else
                                  next_state <= first_edge;
                              end if;
                              next_state <= second_edge;</pre>
                           end if:
                       when transmit_end =>
                          if (sys_clk_cnt_max = '1') then
                               next_state <- transmit_gap;
                              next_state <= transmit_end;
                           end if;
```

```
when transmit_gap =>
                         if (sys_clk_cnt_max = '1') then
                              next_state <= idle;
                              next_state <= transmit_gap;</pre>
                          end if:
                     when others =>
                         next_state <= idle;
                end case;
          end process;
-- OUTPUTS LOGIC
fsm_outputs_p : process (present_state, din_last_reg_n, sys_clk_cnt_max)
begin
   case present_state is
        when idle =>
           master_ready <- '1';
chip_select_n <- not din_last_reg_n;
spi_clk_rst <- '1';
first_edge_en <- '0';
            second_edge_en <= '0';
            rx_data_vld <- '0';
        when first_edge =>
            master_ready <- '0';
            chip_select_n <= '0';
            spi_clk_rst <= '0';
first_edge_en <= sys_clk_cnt_max;
            second_edge_en <= '0';
            rx_data_vld <- '0';
        when second_edge =>
           master_ready <= '0';
            chip_select_n <= '0';
            spi_clk_rst <- '0';
            first_edge_en <= '0';
            second_edge_en <= sys_clk_cnt_max;
             rx_data_vld <= '0';
        when transmit_end =>
            master_ready <- '0';
chip_select_n <- '0';
spi_clk_rst <- '1';
first_edge_en <- '0';
            second_edge_en <- '0';
            rx_data_vld <= sys_clk_cnt_max;
                    when transmit_gap =>
                       master_ready <= '0';
                        chip_select_n <= not din_last_reg_n;
                        spi_clk_rst <- '1';
first_edge_en <- '0';
                        second_edge_en <- '0';
                        rx_data_vld <- '0';
                    when others =>
                       master_ready <- '0';
                        chip_select_n <= not din_last_reg_n;
                       spi_clk_rst <- '1';
first_edge_en <- '0';
                        second_edge_en <= '0';
                        rx_data_vld <= '0';
               end case;
           end process;
      end architecture;
```

2. ติดตั้งเซนเซอร์ที่สามารถตรวจจับอันตรายอื่น ๆ เพิ่มเติม เพื่อให้หุ่นยนต์สามารถตรวจจับความ เสี่ยงต่าง ๆ ในพื้นที่บริเวณนั้นได้

(ตัวอย่าง Code สำหรับการใช้ Module MQ135 เพื่อวัดแก๊ส CO2 และส่งข้อมูลผ่าน nRF24L01)

```
#include <SPI.h>
                                                 void loop() {
                                                  // อ่านค่า ADC และแปลงเป็นค่า Rs พร้อมแสดงค่าทาง Serial Monitor
#include <nRF24L01.h>
#include <RF24.h>
                                                   int ADCRAW = analogRead(MQ135 PIN);
#define MQ135_PIN A0
                                                   float RS = ((1024.0*MQ_RESISTOR)/ADCRAW) - MQ_RESISTOR;
                                                   Serial.print("Rs: ");
// RL ดูจากหลังบอร์ด
                                                   Serial.println(RS);
int MQ_RESISTOR = 1000;
                                                 // คำนาณ Rs/Ro พร้อมแสดงค่าทาง Serial Monitor
// Ro ที่คำนวณใด
                                                   float RSRO = RS/RO;
long RO = 3212.58627;
                                                   Serial.print("Rs/Ro: ");
                                                   Serial.println(RSRO);
//min และ max Rs/Ro
float MINRSRO = 0.358:
                                                 // ถ้า Rs/Ro อยู่ในช่วงที่วัดใด ให้คำนวณและแสดงค่า ppm
float MAXRSRO = 2.428;
                                                  // ถ้าค่าที่ได้น้อยหือมากเกินไปให้แสดงข้อความว่าเกินช่วงที่เซ็นเซอร์จะวัดได้
                                                   if(RSRO < MAXRSRO && RSRO > MINRSRO) {
// a และ b คำนวณ"ใด้จากกราฟ
float a = 116.602;
                                                    float ppm = a*pow(RS/RO, b);
float b = -2.769;
                                                    Serial.print("CO2 : ");
RF24 radio(9, 8); // CE, CSN
                                                    Serial.print(ppm);
                                                    Serial.println(" ppm");
//address through which two modules communicate.
const byte address[6] = "00001";
                                                   sprintf(text, "CO2 : %d ppm", ppm);
void setup() {
                                                   Serial.println(text);
 Serial.begin(9600);
                                                    const char text1[] = "Hello World";
 // Pre heat 20 วินาที
                                                   //radio.write(&text, sizeof(text));
 Serial.println("Pre-heat sensor 20 seconds");
                                                   radio.write(&text1, sizeof(text1));
 delay(20000):
 Serial.println("Sensor ready start reading");
 radio.begin():
                                                     Serial.println("Out of range.");
 radio.openWritingPipe(address);
  //Set module as transmitter
 radio.stopListening();
                                                  delay(5000);
```

3. เพิ่มเซ็นเซอร์อื่น ๆ เพื่อให้สามารถทำงานได้เฉพาะทางมากขึ้น

# บรรณานุกรม

- Interfacing Dual-Axis Joystick Shield with Arduino
- esp32 communication with esp32
- <u>UART</u>
- <u>เพิ่มเติม</u>

ภาคผนวก

#### Code & Comment

#### Code ส่วน nodeMCU ESP32

Code ส่วนของตัวหุ่นยนต์

```
include wiff.h>
include wiff.server.h>

const char* ssid = "Hardwaretab";
const char* password = "halab504";
int receiverPort = 1234; // Port number to receive data

wifiServer server(receiverPort);
wificlient client;

1PAddress local 1P(192, 168, 1, 112);
// Set your Gateway IP address
1PAddress subnet(255, 255, 0, 0);
void setup() {
    Serial.begin(2400);
    pinWode(2,0UTFUT);
    digitalWrite(2,100);
    if (Wifi.config(local_IP, gateway, subnet)) {
        Serial.println("STA Failed to configure");
      }
      // Connect to Wi-fi
      wifi.begin(sid, password);
      while (Wifi.status()!= ML_CONNECTED) {
          delay(1000);
          serial.println("Connecting to Wifi...");
      }
      Serial.println("Connected to Wi-Fi");
      Serial.println(Wifi.localIP());
      // Start the server
      server.begin();
      Serial.println("Server started");
}
```

```
void loop() {
    char data[e];
    byte sendData = 0x00;

// check if a client has connected
client = server.avilable();

if (client) {
    while (client.connected()) {
        // Read data from the client
        if (client.available()) {
        String receivedData = client.readStringUntil('\n');
        serial.println("Received data from the sender:");
        digitalWrite(2,HIGH);
        if (receivedData.indexOf("Up") != -1) {
            sendData = 0x0A;
            serial.println(receivedData);
        }
        else if (receivedData.indexOf("Left") != -1) {
            sendData = 0x0A;
            serial.println(receivedData);
        }
        else if (receivedData.indexOf("Right") != -1) {
            sendData = 0x0C;
            serial.println(receivedData);
        }
        else if (receivedData.indexOf("Down") != -1) {
            sendData = 0x0C;
            serial.println(receivedData);
        }
        else if (receivedData.indexOf("Neutral") != -1) {
            sendData = 0x0E;
            serial.println(receivedData);
        }
        else if (receivedData.indexOf("Neutral") != -1) {
            sendData = 0x0E;
            serial.println(receivedData);
        }
        eserial.println(receivedData);
        }
    }
}
```

#### Code ส่วนของรีโมท

```
#include cHiFi.h>

const char* ssid = "Hardwaretab";
const char* password = "HalabSu4";

lipaddress receiver[192], 188, 1, 112); // IP address of the receiver ESP32 board

int receiverPort = 1234; // Port number to send data

const int threshold = 100;

Wiriclient client;

IPAddress local, 1P(92), 168, 1, 113);

// Set your Gateway IP address

IPAddress submet(255, 255, 0, 0);

void setup() {

Serial.begin(115200);

if (MiFi.config(local_IP, gateway, submet)) {

Serial.println("STA Failed to configure");

// Connect to Wi-fi
Wiri.begin(ssid, password);

while (WiFi.status() |= Nd_CONMECTED) {

delay(1000);

Serial.println("Connecting to WiFi...");

Serial.println("Connected to Wi-Fi");

>

void loop() {

// Read inystick x and y values

int joystick x = amalogRead(30);

int joystick = amalogRead(30);

// Read button states (A-F)

bool buttonA = digitalRead(2);
```

```
bool buttonB = digitalRead(3);
bool buttonC = digitalRead(4);
bool buttonD = digitalRead(5);

// Create data packet
char data[6];
data[0] = joystickX;
data[1] = joystickY;
data[2] = buttonA;
data[3] = buttonB;
data[4] = buttonC;
data[5] = buttonD;
string direction;

if (joystickX < threshold) {
    direction = "Left";
} else if (joystickY > 4095 - threshold) {
    direction = "Down";
} else if (joystickY < 4095 - threshold) {
    direction = "Up";
} else if (joystickY > 4095 - threshold) {
    direction = "Neutral";
}

Serial.print(joystickY);
serial.print(n' ");
serial.println(joystickY);
serial.printl
```

```
client.stop();

} else {

Serial.println("Failed to connect to the receiver");

}

Serial.println(data[0]);

Serial.println(data[1]);

delay(100);

}
```

#### Code ส่วน FPGA

# Code ส่วนการควบคุมมอเตอร์

```
-- Company:
-- Engineer:
        -- Create Date:
-- Design Name:
-- Module Name:
                               17:49:40 05/22/2023
                               Car_Control - Behavioral
        -- Project Name:
-- Target Devices:
-- Tool versions:
        -- Description:
        -- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
        library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
        -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values -- use IEEE.NUMERIC_STD.ALL;
        -- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.YComponents.all;
        entity Car_Control is
Port(
                           Reset : in std_log__,

Sysclk : in std_logic;

RX : in std_logic;

--TX : out std_logic;

Motor : out std_logic vector(3 downto 0);

out std_logic_vector(7 downto 0);

: out std_logic_vector(7 downto 0) := "00000000"
        end Car_Control;
architecture Behavioral of Car_Control is
             -- Car Direction
             signal data : std_logic_vector(7 downto 0);
             signal state : std_logic_vector(3 downto 0);
             constant move_forward : std_logic_vector(3 downto 0) := "1010"; constant move_backward : std_logic_vector(3 downto 0) := "0101"; constant turn_left : std_logic_vector(3 downto 0) := "1001";
             constant turn_right : std_logic_vector(3 downto 0) := "0110";
             constant stop : std_logic_vector(3 downto 0) := "0000";
             begin
             rx inst : entity work.rx
      port map(
                          Reset => Reset,
                          SysClk => SysClk,
                          Rx \Rightarrow Rx.
                          Data => data,
                          Led => Led
      );
             process(SysClk)
begin
             if(rising_edge(SysClk)) then
                          case data is
                                                    when x"AA" =>
                                                                              motor <= move_forward;</pre>
                                                                              state <= move_forward;
MN(3 downto 0) <= move_forward;
                                                    when x"DD" =>
                                                                              motor <= move_backward;</pre>
                                                                              state <= move_backward;
MN(3 downto 0) <= move_backward;
                                                    when x"BB" =>
                                                                              motor <= turn_left;</pre>
                                                                              state <= turn_left;
MN(3 downto 0) <= turn_left;</pre>
                                                    when x"CC" =>
                                                                              motor <= turn_right;</pre>
                                                                              state <= turn_right;
                                                                              MN(3 downto 0) <= turn_right;
                                                    when x"EE" =>
                                                                              state <= stop;</pre>
                                                                              MN(3 downto 0) <= stop;
                                                    when others =>
                                                                              motor <= state;
                                                    end case;
             end if;
end process:
end Behavioral;
```

# Code ส่วนการสื่อสารแบบ UART


-- Company:

```
-- Engineer:
                                  -- Create Date:
                                                        18:52:37 05/20/2023
                                 -- Design Name:
                                  -- Module Name:
                                                        rx - Behavioral
                                  -- Project Name:
                                 -- Target Devices:
                                  -- Tool versions:
                                 -- Description:
                                 -- Dependencies:
                                 -- Revision:
                                  -- Revision 0.01 - File Created
                                  -- Additional Comments:
                                 LIBRARY ieee;
                                 USE ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.NUMERIC_STD.all;
                                  -- Uncomment the following library declaration if using
                                  -- arithmetic functions with Signed or Unsigned values
                                  --use IEEE.NUMERIC_STD.ALL;
                                 -- Uncomment the following library declaration if instantiating \mbox{--} any Xilinx primitives in this code.
                                  --library UNISIM:
                                  --use UNISIM.VComponents.all;
                                  entity rx is
                                                      Reset : in std_logic;
SysClk : in std_logic;
                                                                : in std_logic;

: out std_logic_vector(7 downto 0) := "00000000";

: out std_logic_vector(7 downto 0) := "00000000");
                                                      Rx
                                                      Data
                                                      Led
                                  end rx;
                                   architecture Behavioral of rx is
        constant Count_BuadRate : std_logic_vector (15 downto 0) := X"208D"; --Baud rate = 9600 bit per sec.
signal Data_Pack : std_logic_vector (9 downto 0) := "00000000000";
signal Data_Pack
-- internal signal
signal Clk_Count
--variable
signal shift_bit
                                       : std_logic_vector (15 downto 0) :=x"0000";
       signal shift_bit : integer range 0 to 9 :=0;
signal Start_bit_check: boolean := false;
        Receive_Rx : process (SysClk, Rx) Is
                Begin
                       if Rx = '0' and Start_bit_check = false then --Capture start bit Enable start bit flag
                                                                                                                   --Clear Clk_Count
                                                                                                 -- Check flag start bit
                                                                                                                  -- Capture data logic on middle point = Count BuadRate/2 = x"516"
                                                                                                                           -- Clear start bit flag
                                                                                                          -- ass LED
                                                         end if;
                       End if;
End if;
End if;
eive Rv
                                                         Clk_Count <= Clk_Count+1;
       End process Receive_Rx;
end Behavioral;
```

# รูปชิ้นงาน แบบ ถ่ายโชว์














# รูปทีมงานทั้งหมด



นายพชรพล โชคคุณ 63010631



นางสาวภัทราณิษฐ์ เทศเจริญ 63010727



นายมาเหนือเมฆ ประดิษฐพงษ์ 63010789