

# I2C 可编程任意频率 CMOS 时钟发生器

## 产品简述

MS5351M 是一款 I<sup>2</sup>C 可配置、3 通道输出的时钟发生器芯片,可完全替代在成本敏感的应用中使用的晶体、晶体振荡器、锁相环、输出缓冲器。得益于使用小数分频锁相环+高精度小数分频器结构,MS5351M 可产生从 2.5kHz 至 200MHz 的任意时钟输出。

#### 主要特点

- 可 3 通道输出从 2.5kHz 至 200MHz 非整数相关时钟
- I<sup>2</sup>C 用户自定义配置输出时钟
- 精确的频率综合
- 低输出抖动
- 可工作在低成本、固定频率的石英晶体下: 25MHz 或 27MHz
- 输出时钟支持静态的相位偏移
- 可编程控制输出时钟上升/下降时间
- 无毛刺的频率切换
- 相互独立的电源供电管脚 内部核心电路电源 VDD: 2.5V 或 3.3V 输出级电源 VDDO: 1.8V 或 2.5V 或 3.3V
- 内部高电源抑制比可省去外部滤波电容
- 输出延时可调
- 兼容 HCSL 和 PCIE Gen 1

#### 应用

- 高清电视, DVD/Blu-ray, 机顶盒
- 音/视频设备,游戏机
- 打印机,扫描仪,投影仪
- 手持设备
- 家用网关设备
- 网络/通信
- 服务器,存储器
- 石英晶体/晶振/锁相环替代者

# 产品规格分类


产品	封装形式	丝印名称
MS5351M	MSOP10	MS5351M



MSOP10封装




# 内部框图





# 管脚排列图

MS5351M 采用 MSOP10 封装,管脚排列如下:



# 管脚描述

管脚编号	管脚名称	管脚属性	管脚描述		
1	VDD	电源	内部核心电路电源		
2	XA	输入	外部石英晶体输入		
3	ХВ	输入	外部石英晶体输入		
4	SCL	输入	I <sup>2</sup> C 时钟输入,须连接至少 1kΩ上拉电阻		
5	SDA	输入/输出	I <sup>2</sup> C 数据输入/输出,须连接至少 1kΩ上拉电阻		
6	CLK2	输出	输出时钟		
7	VDDO	电源	输出级电源		
8	GND	地	参考地		
9	CLK1	输出	输出时钟		
10	CLK0	输出	输出时钟		



# 极限参数

# 绝对最大额定值

注意: 实际应用中不允许超过额定值的范围\*1

参数	符号	条件	额定值	单位
直流供电电压	VDD		-0.5 到 3.8	V
输出级供电电压	VDDO		-0.5 到 3.8	V
输入电压	V <sub>IN_SCL</sub>	SCL,SDA 管脚	-0.5 到 3.8	V
	V <sub>IN_XA/XB</sub>	XA,XB 管脚	-0.5 到 1.3	V
结温度	TJ		-55 到 150	${\mathbb C}$
电烙铁温度 (无铅)*2	T <sub>PEAK</sub>		260	$^{\circ}$
电烙铁温度处于 TpEAK 时持续时间(无铅)*2	T <sub>P</sub>		10	秒

<sup>\*1</sup> 超过绝对额定最大值可能会造成芯片永久损坏

# 推荐工作条件

参数	符号	最小	标准	最大	单位
工作温度	T <sub>A</sub>	-40	25	105	$^{\circ}$
核心电路电压	VDD	3.0	3.3	3.6	V
		2.25	2.5	2.75	V
输出级电压	VDDO	1.71	1.8	1.89	V
		2.25	2.5	2.75	V
		3.0	3.3	3.6	V

<sup>\*2</sup> 芯片满足 JEDEC J-STD-020 规范



# 电气参数

(除非另外说明, VDD=VDDO=3.3V±10%, V<sub>A</sub>=-40℃~105℃)

参数	符号	测试条件	最小值	典型值	最大值	单位
DC 特性						
VDD 电流	I <sub>DD</sub>	3 通道输出,		33		mA
单通道输出级	I <sub>DDOx</sub>	C <sub>L</sub> =5pF,小于 100MHz		5		mA
电流		最大驱动能力				
输入电流	I <sub>SCL</sub>	SCL,SDA			10	uA
输出阻抗	Zo	3.3V VDDO,高驱动		50		Ω
AC 特性						
上电时间	T <sub>RDY</sub>	从 VDDmin 到有效输出时		2	10	ms
		钟, f <sub>CLKn</sub> >1MHz				
PLL 旁路时上电	T <sub>BYP</sub>	从 VDDmin 到有效输出时		0.5	1	ms
时间		钟,f <sub>CLKn</sub> >1MHz				
输出频率切换	T <sub>FREQ</sub>	f <sub>CLKn</sub> >1MHz			20	us
时间						
输出相位偏移	P <sub>STEP</sub>			333		ps/step
扩频范围	SS <sub>DEV</sub>	下扩频,每步 0.1%	-0.1		-2.5	%
		中心扩频,每步 0.1%	±0.1		±2.5	%
扩频调制率	SS <sub>MOD</sub>		30	31.5	33	kHz
晶振规范				1	·	
石英晶体频率	f <sub>XTAL</sub>		25		27	MHz
负载电容	C <sub>XL</sub>		6		12	pF
等效串联电阻	r <sub>ESR</sub>				150	Ω
最大驱动等级	d∟		100			uW
输入电压	V <sub>IN_XA/AB</sub>	XA 和 XB 管脚	-0.3		1.1	V
输出时钟规范				_		
输出频率*1	F <sub>CLK</sub>		0.0025		200	MHz
负载电容	CL				15	pF
占空比	DC	F <sub>CLK</sub> <160MHz	45	50	55	%
		F <sub>CLK</sub> <160MHz	40	50	60	%
上升时间	t <sub>r</sub>	20%~80%,C <sub>L</sub> =5pF 最大驱 动		0.5	1.2	ns
下降时间	t <sub>f</sub>	20%~80%,C <sub>L</sub> =5pF 最大驱 动		0.5	1.2	ns
输出高电平	V <sub>OH</sub>	C <sub>L</sub> =5pF	VDD-0.6			
输出低电平	Vol	C <sub>L</sub> =5pF			0.6	
周期抖动	J <sub>PER</sub> *2,3	3 通道同时输出		60	180	ps,pk
相邻时钟抖动	J <sub>CC</sub> *2,3	3 通道同时输出		60	180	ps,pk



I <sup>2</sup> C 规范(SCL	I <sup>2</sup> C 规范(SCL, SDA)										
参数	符号	测试条件	标准模式	标准模式 100kbps 快速模式 400kbps 单		快速模式 400kbps					
			最小	最大	最小	最大	V				
低电平输入 电压	V <sub>ILI2C</sub>		-0.5	0.3*V <sub>DDI2C</sub>	-0.5	0.3*V <sub>DDI2C</sub>	V				
高电平输入 电压	V <sub>IHI2C</sub>		0.7*V <sub>DDI2C</sub>	3.6	0.7*V <sub>DDI2C</sub>	3.6	V				
施密特迟滞 电压	V <sub>HYS</sub>		-	-	0.1	-	V				
低电平输出电压*4	V <sub>OLI2C</sub>	V <sub>OLI2C</sub> =2.5/3.3V, 漏极开路,3mA 电流沉	0	0.4	0	0.4	V				
输入电流	I <sub>II2C</sub>		-10	10	-10	10	uA				
管脚电容	C <sub>12C</sub>	VIN=-0.1 到 V <sub>DDI2C</sub>	-	4	-	4	pF				
I <sup>2</sup> C 总线暂停 时间	T <sub>TO</sub>	暂停使能	25	35	25	35	ms				

<sup>\*1.</sup> 大于 112.5MHz 的时钟只允许同时输出 2 个

<sup>\*2.</sup> 时钟抖动测试 10000 周期,且在最大输出驱动能力时测得

<sup>\*3.</sup> 抖动高度依赖于频率配置

<sup>\*4.</sup> I<sup>2</sup>C 仅支持 2.25V 到 3.6V 供电



# 寄存器

# 1.1 寄存器总结表

1.1 可行	一番心红衣								
寄存器	D7	D6	D5	D4	D3	D2	D1	D0	
0	SYS_INIT	LOL_2	LOL_1		Reserved				
1	0	0	0	0	0	0	0	0	
2	0	0	0	0	0	0	0	0	
3			Reserved			OUT2_EN	OUT1_EN	OUT0_EN	
4-8				Reser	ved				
9	0	0	0	0	0	0	0	0	
10-14				Reser	ved				
15	0	0	0	0	0	0	0	0	
16	DIVO_PDN	DIV0_INT	DIV0_SRC	OUT0_INV	OUTO_S	SRC[1:0]	OUT0_I	DRV[1:0]	
17	DIV1_PDN	DIV1_INT	DIV1_SRC	OUT1_INV	OUT1_9	SRC[1:0]	OUT1_IC	DRV[1:0]	
18	DIV2_PDN	DIV2_INT	DIV2_SRC	OUT2_INV	OUT2_S	SRC[1:0]	OUT2_I	DRV[1:0]	
19-23				Reser	ved				
24			OUT2_D	IS_STATE	OUT1_D	IS_STATE	OUT0_DI	S_STATE	
25				Reser	ved				
26	PLL1_P3[15:8]								
27		PLL1_P3[7:0]							
28		Unı	ısed		Rese	erved	PLL1_P1	[17:16]	
29		PLL1_P1[15:8]							
30		PLL1_	P1[7:0]						
31		PLL1_P3	3[19:16]			PLL1_P2	2[19:16]		
32				PLL1_P2	[15:8]				
33		PLL1_	P2[7:0]						
34				PLL2_P3	[15:8]				
35		PLL2_	P3[7:0]						
36		Unı	ısed		Rese	rved	PLL2_P1	[17:16]	
37				PLL2_P1	[15:8]				
38		PLL2_	P1[7:0]						
39		PLL2_P3	3[19:16]			PLL2_P2	2[19:16]		
40				PLL2_P2	[15:8]				
41		PLL2_	P2[7:0]						
42				DIV0_P3	[15:8]				
43		DIV0_	P3[7:0]						
44	Reserved	(	OUTO_DIV[2:	0]	DIV0_DI\	/BY4[1:0]	DIV0_P1	L[17:16]	
45				DIV0_P1	[15:8]				
46			P1[7:0]						
47		DIV0_P	3[19:16]			DIV0_P2	2[19:16]		
48		DIV0_P2[15:8]							



40		DIVO D2[7:0]								
49		DIV0_P2[7:0] DIV1_P3[15:8]								
50 51		DIV1_P3[7:0]								
52										
53	Reserveu	OUT1_DIV[2:0]	DIV1_P1	_	DIV1_P1[17:16]					
54		DIV1_P1[7:0]	DIVI_FI	[13.6]						
55		DIV1_F1[7:0] DIV1_P3[19:16]		DIV1 P						
56		DIV1_1 3[13.10]	DIV1_P2		2[19.10]					
57		DIV1_P2[7:0]	DIV1_12	[13.0]						
58		DIVI_I 2[7.0]	DIV2_P3	[15:8]						
59		DIV2_P3[7:0]		[10.0]						
60	Reserved	OUT2_DIV[2:0]	]	DIV2_DIVBY4[1:0]	DIV2_P1[17:16]					
61	110001100	00.1_0.1[2.0]	DIV2_P1	_						
62		DIV2_P1[7:0]		[]						
63		DIV2_P3[19:16]		DIV2 P						
64		DIV2_P3[19:16] DIV2_P2[19:16] DIV2_P2[15:8]								
65	DIV2_P2[7:0]									
66-92	Reserved									
149	SSC_EN SSDN_P2[14:8]									
150	SSDN_P2[7:0]									
151	SSC_MODE	SSDN_P3[1	.4:8]							
152			SSDN_P	3[7:0]						
153			SSDN_P	1[7:0]						
154		SSUDP[11:8]		SSDN_I	P1[11:8]					
155			SSUDP	[7:0]						
156			SSUP_P	2[14:8]						
157			SSUP_P	2[7:0]						
158			SSUP_P	3[14:8]						
159			SSUP_P	3 [7:0]						
160			SSUP_P	1 [7:0]						
161		SS_NOUT[3:0]		SSUP_F	P1[11:8]					
162			Reser	ved						
163			Reser	ved						
164		I	Reser	ved						
165	Reserved	OUT0_PHC								
166	Reserved	OUT1_PHC								
167	Reserved	OUT2_PHC								
168			Reser							
169			Reser							
170	Reserved									



171-	Reserved											
176												
177	PLL2_RST Reserved PLL1_RST Reserved											
178-		Reserved										
182												
183	XTAL	_CL	Res	erved								
184-		Rese	rved									
186												
187	Reserved	XO_FAN-	Reserved	MS_FAN-	Reserved							
	OUT_EN OUT_EN											
188-		Reserved										
255												



# 1.2 寄存器详细描述

寄存器 0. 芯片状态

位	D7	D6	D5	D4	D3	D2	D1	D0		
名称	SYS_INIT	LOL_2	LOL_1							
类型		只读								

位	名称	功能
7	SYS_INIT	初始化完成前设备不能工作,不建议在初始化完成前通过 I <sup>2</sup> C 对寄存器进行读写
		0: 系统初始化已完成
		1: 设备在系统初始化模式
6	LOL_2	当 PLL 的参考时钟超过它允许的输入范围,将会发生失锁
		0: PLL2 锁定
		1: PLL2 失锁
5	LOL_1	当 PLL 的参考时钟超过它允许的输入范围,将会发生失锁
		0: PLL1 锁定
		1: PLL1 失锁
4:0	Reserved	保留

# 寄存器 3. 输出级使能控制

位	D7	D6	D5	D4	D3	D2	D1	D0		
名称						OUT2_EN	OUT1_EN	OUTO_EN		
类型		读/写								

位	名称	功能				
7:3	Reserved	保留				
		n=0,1,2				
2:0	OUTn_EN	0: OUTn(n=0,1,2)输出使能				
	(n=0,1,2)	1: OUTn(n=0,1,2)禁止输出				

# 寄存器 16. OUTO 控制

位	D7         D6         D5         D4         D3         D2         D1								
名称	TO DIVO_PDN DIVO_INT DIVO_SRC OUTO_INV OUTO_SRC[1:0] OUTO_IDR								
类型				读/写					



位	名称	功能						
7	DIV0_PDN	控制 DIVO 的打开或关闭						
		0: DIVO 输出打开						
		1: DIVO 输出关闭						
6		这一位可以控制 DIVO 分频模式						
	DIV0_INT	0: DIV0 工作在小数模式						
		1: DIV0 工作在整数模式						
5	DIVO_SRC	选择 DIVO 的输入						
		0: 选择 PLL1 作为 DIV0 的输入						
		1: 选择 PLL2 作为 DIVO 的输入						
4	OUT0_INV	控制输出时钟 CLKO 的是否取反						
		0: CLKO 不取反						
		1: CLKO 取反						
3:2	OUT0_SRC[1:0]	这两位决定着 OUTO 的输入						
		00: 选择晶振作为 OUTO 的输入						
		01: 保留						
		10: 保留						
		11: 选择 DIV0 作为 OUT0 的输入						
1:0	OUT0_IDRV[1:0]	OUTO 输出的驱动能力						
		00:3mA						
		01:6mA						
		10:9mA						
		11:12mA						

# 寄存器 17. OUT1 控制

位	D7	D6	D2	D1	D0					
名称	称  DIV1_PDN  DIV1_INT  DIV1_SRC  OUT1_INV  O						OUT1_SRC[1:0] OUT1_IDRV[1:0]			
类型				读/写						

位	名称	功能			
7	DIV1_PDN	空制 DIV1 输出端的打开或关闭			
		0: DIV1 输出打开			
		1: DIV1 输出关闭			
6	DIV1_INT	这一位可以控制 DIV1 分频模式			
		0: DIV1 工作在小数模式			
		1: DIV1 工作在整数模式			
5	DIV1_SRC	选择 DIV1 的输入			
		0: 选择 PLL1 作为 DIV1 的输入			
		1: 选择 PLL2 作为 DIV1 的输入			
4	OUT1_INV	控制输出时钟 CLK1 的是否取反			
		0: CLK1 不取反			
		1: CLK1 取反			



3:2	OUT1_SRC[1:0]	这两位决定着 OUT1 的输入 O0: 选择晶振作为 OUT1 的输入 O1: 保留 10: 选择 DIV0 作为 OUT1 的输入 11: 选择 DIV1 作为 OUT1 的输入
1:0	OUT1_IDRV[1:0]	OUT1 输出的驱动能力
		00:3mA
		01:6mA
		10:9mA
		11:12mA

# 寄存器 18. OUT2 控制

位	D7	D6	D5	D3 D2 D1 D0				
名称	DIV2_PDN	DIV2_INT	DIV2_SRC	OUT2_SRC[1:0] OUT2_IDRV[1:0]				
类型		读/	/写		读/写	크 크		

位	名称	功能
7	DIV2_PDN	控制 DIV2 打开或关闭
		0: DIV2 打开
		1: DIV2 关闭
6	DIV2_INT	这一位可以控制 DIV2 分频模式
		0: DIV2 工作在小数模式
		1: DIV2 工作在整数模式
5	DIV2_SRC	选择 DIV2 的输入
		0: 选择 PLL1 作为 DIV2 的输入
		1: 选择 PLL2 作为 DIV2 的输入
4	OUT2_INV	控制输出时钟 CLK2 的是否取反
		0: CLK2 不取反
		1: CLK2 取反
3:2	OUT2_SRC[1:0]	这两位决定着 OUT2 的输入
		00: 选择晶振作为 OUT2 的输入
		01: 保留
		10: 选择 DIV0 作为 OUT2 的输入
		11: 选择 DIV2 作为 OUT2 的输入
1:0	OUT2_IDRV[1:0]	OUT2 输出驱动能力
		00:3mA
		01:6mA
		10:9mA
		11:12mA



可 4年 66 74. リロコス   リロコリ / い 細 に に ロ 4 0 3 3	寄存器	24.	OUT2~OUT0	不输出时状态
---	-----	-----	-----------	--------

位	D7 D6		D5	D4	D3	D2	D1	D0
名称	Reserved		OUT2_DIS_STATE OUT1_DIS_S			S_STATE	OUT0_DI	S_STATE
类型				ì	 卖 <b>/</b> 写			

位	名称	功能					
7:6	Reserved	保留					
5:0	OUTn_DIS_STATE	n=0,1,2 两位决定着 OUTn(n=0,1,2)不输出时的状态					
	(n=0,1,2)	00: OUTn(n=0,1,2)不输出时为 0					
		01: OUTn(n=0,1,2)不输出时为 1					
		10: OUTn(n=0,1,2)不输出时为高阻					
		11: OUTn(n=0,1,2)允许输出					

# 寄存器 26. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D7         D6         D5         D4         D3         D2         D1         D0										
名称	PLL1_P3[15:8]																
类型				读	:/写												

位	名称	功能
7:0	PLL1_P3[15:8]	PLL1 参数 P3,它是 PLL1 内部小数分频的分母,共 20 位。

## 寄存器 27. PLL1 参数

_									
	位	D7	D6	D5	D4	D3	D2	D1	D0
	名称		PLL1_P3[7:0]						
	类型		读/写						

位	名称	功能
7:0	PLL1_P3[7:0]	PLL1 参数 P3, 它是 PLL1 内部小数分频的分母, 共 20 位。

# 寄存器 28. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		Unused			Reserved PLL1_P1[17:16]			
类型				读	:/写			

位	名称	功能
7:4	Unused	没用
3:2	Reserved	保留
1:0	PLL1_P1[17:16]	PLL1 参数 P1, 它是 PLL1 内部分频器整数分频部分, 共 18 位。



寄存器	29	PII1	参数
H1 11 100	<b>∠</b> J.	1 664	~ 4X

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		PLL1_P1[15:8]						
类型				读	:/写			

位	名称	功能
7:0	PLL1_P1[15:8]	PLL1 参数 P1, 它是 PLL1 内部分频器整数分频部分, 共 18 位。

### 寄存器 30. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		PLL1_P1[7:0]							
类型				读	:/写				

位	名称	功能
7:0	PLL1_P1[7:0]	PLL1 参数 P1,它是 PLL1 内部分频器整数分频部分,共 18 位。

### 寄存器 31. PLL1 参数

4 14 1111									
位	D7	D6	D5	D4	D3	D2	D1	D0	
名称	PLL1_P3[19:16]				PLL1_P2[19:16]				
类型				读	:/写				

位	名称	功能
7:4	PLL1_P3[19:16]	PLL1 参数 P3,它是 PLL1 内部小数分频的分母,共 20 位。
3:0	PLL1_P2[19:16]	PLL1 参数 P2, 它是 PLL1 内部小数分频的分子, 共 20 位。

### 寄存器 32. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称				PLL1_I	P2[15:8]			
类型					:/写			

位	名称	功能
7:0	PLL1_P2[15:8]	PLL1 参数 P2, 它是 PLL1 内部小数分频的分子, 共 20 位。

### 寄存器 33. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		PLL1_P2[7:0]						
类型				读	:/写			



位	名称	功能
7:0	PLL1_P2[7:0]	PLL1 参数 P2, 它是 PLL1 内部小数分频的分子, 共 20 位。

### 寄存器 34. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		PLL2_P3[15:8]						
类型				读	:/写			

位	名称	功能
7:0	PLL2_P3[15:8]	PLL2 参数 P3, 它是 PLL2 内部小数分频的分母, 共 20 位。

### 寄存器 35. PLL2 参数

_	.4 14 HH -								
	位	D7	D6	D5	D4	D3	D2	D1	D0
	名称		PLL2_P3[7:0]						
	类型					3/写			

位	名称	功能
7:0	PLL2_P3[7:0]	PLL2 参数 P3, 它是 PLL2 内部小数分频的分母, 共 20 位。

### 寄存器 36. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		Un	used		Rese	rved	PLL2_P	1[17:16]
类型		读/写						

位	名称	功能
7:4	Unused	没用
3:2	Reserved	保留
1:0	PLL2_P1[17:16]	PLL2 参数 P3, 它是 PLL2 内部分频器整数分频部分, 共 18 位。

#### 寄存器 37. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称				PLL2_	P1[15:8]			
类型				诗	:/写			

位	名称	功能
7:0	PLL2_P1[15:8]	PLL2 参数 P1, 它是 PLL2 内部分频器整数分频部分, 共 18 位。



寄存器	38	PII2	参数
H1 11 100	JU.	1 666	~ 4X

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		PLL2_P1[7:0]						
类型					:/写			

位	名称	功能
7:0	PLL2_P1[7:0]	PLL2 参数 P1, 它是 PLL2 内部分频器整数分频部分, 共 18 位。

# 寄存器 39. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		PLL2_P3[19:16] PLL2_P2[19:16]					2[19:16]	
类型				读	:/写			

位	名称	功能
7:4	PLL2_P3[19:16]	PLL2 参数 P3, 它是 PLL2 内部小数分频的分母, 共 20 位。
3:0	PLL2_P2[19:16]	PLL2 参数 P2, 它是 PLL2 内部小数分频的分子, 共 20 位。

#### 寄存器 40. PLL2 参数

- 4 14 HH		> 7/								
位	D7	D6	D5	D4	D3	D2	D1	D0		
名称		PLL2_P2[15:8]								
类型		读/写								
位	名	名称 功能								
7:0	PLL2_I	P2[15:8]	PLL2	参数 P2,它	是 PLL2 内部	小数分频的	分子,共 20	位。		

### 寄存器 41. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称				PLL2_	P2[7:0]			
类型				读	:/写			·

位	名称	功能
7:0	PLL2_P2[7:0]	PLL2 参数 P2, 它是 PLL2 内部小数分频的分子, 共 20 位。

# 寄存器 42. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称				DIV0_	P3[7:0]			
类型				读	:/写			

位	名称	功能
7:0	DIV0_P3[15:8]	DIV0 参数 P3, 它是 DIV0 小数分频的分母, 共 20 位。



寄存器	43	DIVO	参数
H1 11 100	<b>4</b> J.	$\nu_{\rm IV}$	~ 4X

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV0_P3[7:0]						
类型				读	:/写			

位	名称	功能
7:0	DIV0_P3[7:0]	DIV0 参数 P3, 它是 DIV0 小数分频的分母, 共 20 位。

# 寄存器 44. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		C	OUT0_DIV[2:0]		DIV0_DIVBY4[1:0]		DIV0_P1[17:16]	
类型				读	:/写			

位	名称	功能
7	Reserved	保留
6:4	OUT0_DIV[2:0]	输出级分频比
		000: 1 分频, 100: 16 分频
		001: 2 分频, 101: 32 分频
		010: 4 分频, 110: 64 分频
		011:8 分频,111:128 分频
3:2	DIV0_DIVBY4[1:0]	DIVO 4 分频使能
		11: 4 分频有效; 00: 其他分频
1:0	DIV0_P1[17:16]	DIV0 参数 P1, 它是分频器 DIV0 整数分频部分, 共 18 位。

# 寄存器 45. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV0 P1[15:8]						
类型				读	/写			

位	名称	功能
7:0	DIV0_P115:8]	DIV0 参数 P1,它是分频器 DIV0 整数分频部分,共 18 位。

# 寄存器 46. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV0_P1[7:0]						
类型				读	:/写			

位	名称	功能
7:0	DIV0_P1[7:0]	DIV0 参数 P1, 它是分频器 DIV0 整数分频部分, 共 18 位。



寄存器	47.	DIV <sub>0</sub>	参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		DIV0_P3[19:16]			DIV0_P2[19:16]				
类型				读	:/写				

位	名称	功能
7:4	DIV0_P3[19:16]	DIV0 参数 P3, 它是 DIV0 小数分频的分母, 共 20 位。
3:0	DIV0_P2[19:16]	DIV0 参数 P2, 它是 DIV0 小数分频的分子, 共 20 位。

### 寄存器 48. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV0_P2[15:8]						
类型				读	:/写			

位	名称	功能
7:0	DIV0_P2[15:8]	DIV0 参数 P2, 它是 DIV0 小数分频的分子, 共 20 位。

#### 寄存器 49. DIV0 参数

HJ 11 1HL 7	J. DIVU 参多	~								
位	D7	D6	D5	D4	D3	D2	D1	D0		
名称		DIV0_P2[7:0]								
类型		读/写								
位	名称 功能									
7:0	DIV0_I	DIV0_P2[7:0]								

# 寄存器 50. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称	DIV1_P3[15:8]								
类型		读/写							

位	名称	功能
7:0	DIV1_P3[15:8]	DIV1 参数 P3,它是 DIV1 小数分频的分母,共 20 位。

# 寄存器 51. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0		
名称		DIV1_P3[7:0]								
类型		读/写								

位	名称	功能
7:0	DIV1_P3[7:0]	DIV1 参数 P3, 它是 DIV1 小数分频的分母, 共 20 位。



寄存器 52. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	(	OUT1_DIV[2:0]			/BY4[1:0]	DIV1_P1[17:16]	
类型				读	:/写			

位	名称	功能		
7:4	OUT1_DIV[2:0]	输出级分频比		
		000: 1 分频, 100: 16 分频		
		001: 2 分频,101: 32 分频		
		010: 4 分频, 110: 64 分频		
		011:8 分频,111:128 分频		
3:2	DIV1_DIVBY4[1:0]	DIV1 4 分频使能		
		11: 4 分频有效		
		00: 其他分频		
1:0	DIV1_P1[17:16]	DIV1 参数 P1, 它是分频器 DIV1 整数分频部分, 共 18 位。		

# 寄存器 53. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV1_P1[15:8]						
类型		读/写						

位	名称	功能
7:0	DIV1_P1[15:8]	DIV1 参数 P1, 它是分频器 DIV1 整数分频部分, 共 18 位。

### 寄存器 54. DIV1 参数

位 D7 D6 D5 D4 D3							D2	D1	D0
	名称	DIV1_P1[7:0]							
	类型		读/写						

位	名称	功能
7:0	DIV1_P1[7:0]	DIV1 参数 P1,它是分频器 DIV1 整数分频部分,共 18 位。

# 寄存器 55. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		DIV1_P	3[19:16]		DIV1_P2[19:16]				
类型				诗	彩/写				

位	名称	功能
7:4	DIV1_P3[19:16]	DIV1 参数 P3,它是 DIV1 小数分频的分母,共 20 位。
3:0	DIV1_P2[19:16]	DIV1 参数 P2, 它是 DIV1 小数分频的分子, 共 20 位。



寄存器	56	DIV1	参数
H1 11 100	JU.	$\nu_{\rm IV}$	~ 4X

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV1_P2[15:8]						
类型				诗	3/写			

位	名称	功能
7:0	DIV1_P2[15:8]	DIV1 参数 P2, 它是 DIV1 小数分频的分子, 共 20 位。

# 寄存器 57. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		DIV1_P2[7:0]							
类型				诗	三/写				

位	名称	功能
7:0	DIV1_P2[7:0]	DIV1 参数 P2, 它是 DIV1 小数分频的分子, 共 20 位。

### 寄存器 58. DIV2 参数

_									
	位	D7	D6	D5	D4	D3	D2	D1	D0
	名称		DIV2_P3[15:8]						
	类型				讨	3/写			

位	名称	功能
7:0	DIV2_P3[15:8]	DIV2 参数 P3,它是 DIV2 小数分频的分母,共 20 位。

#### 寄存器 59. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称		DIV2_P3[7:0]						
类型				诗	3/写			

位	名称	功能
7:0	DIV2_P3[7:0]	DIV2 参数 P3,它是 DIV2 小数分频的分母,共 20 位。

# 寄存器 60. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	OUT2_DIV[2:0]			DIV2_DIVBY4[1:0] DIV2_P1[17:16]			
类型		读/写						



位	名称	功能			
7:4	OUT2_DIV[2:0]	输出级分频比			
		000: 1 分频,100: 16 分频			
		001: 2 分频,101: 32 分频			
		010: 4 分频,110: 64 分频			
		011: 8 分频,111: 128 分频			
3:2	DIV2_DIVBY4[1:0]	DIV2 4 分频使能			
		11: 4 分频有效			
		00: 其他分频			
1:0	DIV2_P1[17:16]	DIV2 参数 P1, 它是分频器 DIV2 整数分频部分, 共 18 位。			

### 寄存器 61. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0				
名称		DIV2_P1[15:8] 读/写										
类型												
位	名	称			功	能						
7:0	DIV2_F	P1[15:8]	DIV2	参数 P1,它	是分频器 DI	V2 整数分频	i部分,共 <b>18</b>	3位。				

### 寄存器 62. DIV2 参数

_	. 4 14 1		-										
	位	D7	D7         D6         D5         D4         D3         D2         D1         D0										
	名称		DIV2_P1[7:0]										
	类型		读/写										
	位	名称 功能											
	7:0	DIV2_I	DIV2_P1[7:0]										

# 寄存器 63. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		DIV2_I	P3[19:16]		DIV2_P2[19:16]				
类型				诗	7/写				

位	名称	功能
7:4	DIV2_P3[19:16]	DIV2 参数 P3, 它是 DIV2 小数分频的分母, 共 20 位。
3:0	DIV2_P2[19:16]	DIV2 参数 P2, 它是 DIV2 小数分频的分子, 共 20 位。

# 寄存器 64. DIV2 参数

位	D7	D7         D6         D5         D4         D3         D2         D1         D0								
名称		DIV2_P2[15:8]								
类型	读/写									



位	名称	功能
7:0	DIV2_P2[15:8]	DIV2 参数 P2, 它是 DIV2 小数分频的分子, 共 20 位。

# 寄存器 65. DIV2 参数

位	D7	D7 D6 D5 D4 D3 D2 D1 D0								
名称		DIV2_P2[7:0]								
类型		读/写								

位	名称	功能
7:0	DIV2_P2[7:0]	DIV2 参数 P2, 它是 DIV2 小数分频的分子, 共 20 位。

### 寄存器 149.扩频参数

	1										
位	D7	D6	D5	D4	D3	D2	D1	D0			
名称	SSC_EN		SSDN_P2[14:8]								
类型		读/写									
位	名	称			功能						
7	SSC_	_EN			1: 打开扩频						
		0: 关闭扩频									
6:0	SSDN_P	2[14:8]	[4:8] PLL1 向下扩频 参数 P2.								

### 寄存器 150.扩频参数

	14 HH		7 77.2 37									
位 D7 D6 D5 D4 D3 D2 D1									D0			
	名称	SSDN_P2[7:0]										
	类型		读/写									

位	名称	功能
7:0	SSDN_P2[7:0]	PLL1 向下扩频 参数 P2.

# 寄存器 151.扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0				
名称	SSC_		SSDN_P3[14:8]									
	MODE											
类型		读/写										

位	名称	功能
7	SSC_MODE	0: 向下扩频
		1: 中心扩频
6:0	SSDN_P3[14:8]	PLL1 向下扩频 参数 P3.



寄存器	152	.扩频参数
HI 11 100	102	. II ///X/22/ 4X

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		SSDN_P3[7:0]							
类型				诗	3/写				

位	名称	功能
7:0	SSDN_P3[7:0]	PLL1 向下扩频 参数 P3.

### 寄存器 153.扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		SSDN_P1[7:0]							
类型				诗	李/写				

位	名称	功能
7:0	SSDN_P1[7:0]	PLL1 向下扩频 参数 P1.

### 寄存器 154.扩频参数

		· ///						
位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUDP[11:8]				SSDN_P1[11:8]			
类型				诗	三			

位	名称	功能		
7:4	SSUDP[11:8]	PLL1 向上/下扩频参数		
3:0	SSDN_P1[11:8]	PLL1 向下扩频 参数 P1.		

### 寄存器 155.扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		SSUDP [7:0]							
类型				谆	束/写				

位	名称	功能
7:0	SSUDP[7:0]	PLL1 向上/下扩频参数

# 寄存器 156.扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		SSUP_P2[14:8]							
类型				诗	3/写				

位	名称	功能
7	Unused	没用
6:0	SSUP_P2[14:8]	PLL1 向上扩频 参数 P2.



宋方思	1 [ 7 tr	频参数
育任益	15/.1	观纱釵

位	D7	D6	D5	D4	D3	D2	D1	D0
名称				SSUP_	_P2[7:0]			
类型				读	:/写			

位	名	<b>名称</b>		功能					
7:0	SSUP_	_P2[7:0]		PLL1 向上扩频 参数 P2.					
寄存器 1	寄存器 <b>158.</b> 扩频参数								
位	D7	D6	D6 D5 D4 D3 D2 D1 D0						
名称			SSUP P3[14:8]						

位	名称	功能
7	Unused	没用
6:0	SSUP_P3[14:8]	PLL1 向上扩频 参数 P3.

读/写

### 寄存器 159.扩频参数

类型

_	. 4 14 1111	* // // //									
	位	D7	D7 D6 D5 D4 D3 D2 D1 D0								
	名称				SSUP_	P3 [7:0]					
	类型				读	:/写					

位	名	<b>占称</b>		功能						
7:0	SSUP_	_P3[7:0]		PLL1 向上扩频 参数 P3.						
寄存器 16	存器 <b>160</b> .扩频参数									
位	D7 D6 D5 D4 D3 D2 D1 D0									

名称	SSUP_P1 [7:0]
类型	读/写

位	名称	功能
7:0	SSUP_P1[7:0]	PLL1 向上扩频 参数 P1.

### 寄存器 161.扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称		SS_NO	UT[3:0]		SSUP_P1[11:8]				
类型				读	/写				

位	名称	功能
7:4	SS_NOUT[3:0]	这四位必须设为 0000
6:0	SSUP_P1[11:8]	PLL1 向上扩频 参数 P1.



寄存器	165	OUTO	初始相位偏移	
H1/11/100	TOJ.	$\sigma \sigma \sigma$	- 17.1 XLL / LL 1 1/. 1/111 / / /	

位	D7	D6	D5	D4	D3	D2	D1	D0	
名称			CLKO_PHOFF[6:0]						
类型				读	:/写				

位	名称	功能					
7	Reserved	这一位必须设为0					
6:0	CLK0_PHOFF[6:0]	输出时钟 CLKO 初始相位偏移。CLKO_PHOFF[6:0]每增加 1,即 1LSB,					
		相当于输出时钟初始相位增加四分之一 VCO 周期的延时					

### 寄存器 166. OUT1 初始相位偏移

14 1111	p •	/ 11 111 III III III II								
位	D7	D6	D5	D4	D3	D2	D1	D0		
名称			CLK1_PHOFF[6:0]							
类型				读	:/写					

位	名称	功能					
7	Reserved	这一位必须设为 0					
6:0	CLK1_PHOFF[6:0]	输出时钟 CLK1 初始相位偏移。CLK1_PHOFF[6:0]每增加 1,即 1LSB					
		相当于输出时钟初始相位增加四分之一 VCO 周期的延时					

#### 寄存器 167. OUT2 初始相位偏移

HJ 11	нн 🛨	<i>γ</i> , σσι <sub>= ν</sub> ,	DATE DE MOTO									
位		D7	D6	D5	D4	D3	D2	D1	D0			
名和	尔			CLK2_PHOFF[6:0]								
类型	Ð				读	/写						

位	名称	功能					
7	Reserved	这一位必须设为 0					
6:0	CLK2_PHOFF[6:0]	输出时钟 CLK2 初始相位偏移。CLK2_PHOFF[6:0]每增加 1,即 1LSB,					
		相当于输出时钟初始相位增加四分之一 VCO 周期的延时					

### 寄存器 177. PLL 复位

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_RST	Reserved	PLL1_RST	Reserved				
类型	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

位	名称	功能						
7	PLL2_RST 这一位写成 1 将会使 PLL2 复位,这是一个自身的清除位							
6	Reserved	保留						
5	PLL1_RST 这一位写成 1 将会使 PLL1 复位,这是一个自身清除位							
4:0	Reserved	保留						



# 寄存器 183. 内部晶振负载电容

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	XTAI	L_CL	Reserved					
类型			· 读/写					
位	名	称	功能					
7:6	XTAI	L_CL	这两位决定着晶振内部负载电容的值					
			00: 保留值(不用)					
			01: CL=6p	F				
			10: CL=8pF					
			11: CL=10pF(常用)					
5:0	Rese	rved	这 6 位必须写成 010010b					


# 寄存器 187. 输出通道控制

位	D7	D6	D5	D4	D3	D2	D1	D0		
名称	Reserved	XO_FANOUT_	Reserved	MS_FANOUT_	Reserved					
		EN		EN						
类型		读/写								

位	名称	功能						
7	Reserved	Reserved 保留						
6	XO_FANOUT_EN	XO 直接从输出级输出,使能 1 有效						
5	Reserved	保留						
4	MS_FANOUT_EN	OUT1 和 OUT2 可以选择 OUT0 作为输入,使能 1 有效						
3:0	Reserved	保留						




MS5351M 是一款灵活又可配置的时钟发生器。为使芯片输出正确时钟,推荐使用下面的流程配置相关寄存器。





#### 功能描述


MS5351M 是一款 I<sup>2</sup>C 可配置时钟发生器芯片,可完全替代晶体、晶体振荡器、锁相环、输出缓冲器。芯片功能框图如下图:



MS5351M 主要由以下模块组成:晶体振荡器,小数分频锁相环 PLL1 和 PLL2,小数分频器 DIVO、DIV1 和 DIV2,输出级 OUT0、OUT1 和 OUT2 以及 I<sup>2</sup>C 控制器。晶体振荡器作为输入级,可接收外部 25MHz 到 27MHz 石英晶体信号,并将其放大到逻辑电平,给小数分频锁相环提供参考时钟。小数分频锁相环把参考时钟倍频到高频,再由高精度小数分频器产生所需时钟。输出级除了提供可配置的输出驱动能力外,还提供额外的整数分频(整数分频比也可配置),可使最终输出频率降低到 2.5kHz。另外,芯片从小数分频器的输入到输出采用了交叉开关的方式,使得任意端口的输出都可选择 PLL1 或 PLL2 作为时钟源。

#### 2.1 输入级

MS5351M 的输入级使用固定频率(25MHz-27MHz)、AT 截面的石英晶体作为晶体振荡器的时钟源。它的输出为两个锁相环提供参考,产生异步时钟。当把石英晶体连接到 MS5351M 的 XA/XB 端时,由于芯片内部提供了可配置大小的负载电容,这就省去了外部负载电容的使用。内部总的 XTAL 负载电容可选择 0,6,8,10pF。当然,也可选择使用不超过 6pF 的外部负载电容,这时 XA 和 XB 每一端电容应不大于 12pF。



#### 2.2 频率综合器

MS5351M 的频率综合器采用小数分频锁相环+小数分频器的架构,产生最终的输出时钟。锁相环把低频参考时钟倍频到高频,再由高精度小数分频器产生需要的时钟。只允许同时输出两个大于112.5MHz 的不同时钟,但大于112.5MHz 且相同的时钟可以同时在 3 个通道输出,也可以在输出两个相同且大于112MHz 的时钟的同时输出另一个大于112.5MHz 的不同时钟。


#### 2.3 输出级



MS5351M 在小数分频器之后,还提供了额外的  $2^N$  (N 是 0 到 7 的整数)分频,这使得 MS5351M 可使输出低至 2.5kHz 的时钟。3 个输出级均可产生 CMOS 电平输出,并且共用一个单独的 VDDO 供电,可接受 VDDO 电压为 1.8V, 2.5V, 3.3V。

#### 2.4 扩频

扩频功能使能时,只能选择 PLL1 作为小数分频器的参考时钟源。扩频技术对降低电磁干扰十分有效,它使用调制信号去调制输出时钟,这就使原本集中在某一频点的信号强度降低并平均分配到一定的频谱范围内。MS5351M 提供下扩频和中心扩频两种方式、多种扩频级别,以兼顾系统性能和抗电磁干扰能力。



#### 2.5 I<sup>2</sup>C接口

MS5351M 的许多功能是通过 I<sup>2</sup>C 读写寄存器完成的。


读状态指示寄存器

■ PLL1 或 PLL2 失锁, LOL\_1 或 LOL\_2,REG0[6:5]

写寄存器

- 配置小数分频锁相环倍频值和小数分频器分频比
- 配置扩频模式和扩频范围
- ■配置输出时钟选择 PLL1 还是 PLL2
- 设置输出选项: 比如使能或关断任意输出、使输出取反或不取反、输出级分频比、输出相位偏移量、输出关断时的状态

I<sup>2</sup>C 总线由双向串行数据线 SDA 和串行时钟线 SCL 组成,如下图所示。SDA 和 SCL 管脚必须连接遵守 I<sup>2</sup>C 规范的上拉电阻。



I<sup>2</sup>C 接口工作在从机模式,拥有 7 位固定地址,如下图。可以工作在标准模式(100kbps)或快速模式(400kbps),支持突发数据传输。

数据先从 8bit 的最高位传输。一个写命令由 7 个从机地址位, 1 个写操作位, 8 个寄存器地址位和



8个数据位组成。一个突发写操作也显示在下图,图中每个增加的数据字都通过自动寄存器地址+1的 方式被写入。

写操作-单字节

S 从机地址REG[6:0] O A 寄存器地址REG[7:0] A 数据[7:0] A P

写操作-突发(自动地址+1)

S | 从机地址REG[6:0] | 0 | A | 寄存器地址REG[7:0] | A | 数据[7:0] | A | 数据[7:0] | A | P |

寄存器地址+1

□ 从机到主机1 - 读0 - 写

■ 主机到从机 A - 有应答(SDA低)

N - 无应答 (SDA高)

S - 开始

P - 结束

读操作分两个阶段进行,首先写入寄存器地址,然后再读相应地址寄存器的数据。突发写操作也 表示在下图。

读操作-单字节

S 从机地址REG[6:0] 0 A 寄存器地址REG[7:0] A P

S 从机地址REG[6:0] 1 A 数据[7:0] N P

读操作-突发(自动地址+1)

S 从机地址REG[6:0] 0 A 寄存器地址REG[7:0] A P

S 从机地址REG[6:0] 1 A 数据[7:0] A 数据[7:0] N P

寄存器地址+1

□ 从机到主机 1-读

0 - 写

■ 主机到从机 A - 有应答(SDA低)

N - 无应答 (SDA高)

S - 开始

P - 结束

I<sup>2</sup>C接口的 DC 和 AC 规范如表格所示。时序规范遵守 I<sup>2</sup>C 总线标准。

#### 2.6 设计考虑

MS5351M 需要较少外部器件,下列建议可以优化性能。

#### 2.6.1 去耦电容

MS5351M 内嵌电源去耦电路。内部广泛使用低压差输出(LDO)电路来减少外部旁路器件的使用。外部只需要在每个电源脚使用 0.1-1uF 去耦电容,该电容尽可能靠近 VDD 和 VDDO.

#### 2.6.2 上电顺序

内部核心电路和输出级分别采用 VDD 和 VDDO 分开供电,要求 VDDO 上电时间不晚于 VDD.

#### 2.6.3 外部石英晶体

外部石英晶体尽可能靠近 XA/XB 放置以缩短 PCB 走线长度。还应该注意这两个管脚应该远离其它高速信号走线。



#### 2.6.4 外部石英晶体负载电容


在 XA 和 XB 管脚可以使用内部负载电容,当内部负载电容不够时,可外接负载电容。一旦用到外部负载电容,它们应尽可能靠近 XA/XB 放置。

### 2.6.5 没有用到的管脚

没有用到的输出管脚 CLKn (n=0,1,2) 应该悬空

#### 2.6.6 布线

MS5351M 提供多种电流驱动能力。当使用默认的最大驱动能力时,推荐使用下图的布线以优化电磁干扰性能。





#### 频率规划

MS5351M 包含两个小数分频锁相环 PLL1 和 PLL2. 每个锁相环都由环路内部分频器 PLL1\_DIV 和 PLL2\_DIV 分别把低频参考时钟倍频到 600MHz~900MHz 的 VCO 频率。每个 VCO 又都可以分别被环路外部小数分频器 DIVn(n=0,1,2)分频以产生 320kHz~200MHz 的时钟。而且,输出级分频器 OUTn(n=0,1,2)进一步使输出时钟频率降低至 2.5kHz。输出时钟与 VCO 时钟的关系如下:

$$CLKn = \frac{VCOn}{DIVn\_DivideRatio \times OUTn}$$

上式中  $DIVn_DivideRation$  代表锁相环外部分频器的小数分频比,OUTn 代表输出级的整数分频比,n=0,1,2。

#### 3.1 PLL 选择

如果扩频功能关闭,那么 PLL1 和 PLL2 都可以作为输出的时钟源。如果扩频开启,那么它只能用于 PLL1。

- 3.2 选择合适的 VCO 频率和分频比
- 1)以参考时钟 25MHz 为例,锁相环内部分频器 PLL\_DIV 的分频比只能设置为 24+1/1048575 到 36+0/1048575 之间的值。这项设置确保 VCO 工作在正常的频率范围。
- 2) 环路外部小数分频器 DIVn(n=0,1,2)有效的分频比只能为整数 4,6,8 或 8+1/1048575 到 1800+0/1048575 之间的值。
- 3)对输出时钟抖动要求较高的应用,建议设置环路外部分频器 DIVn(n=0,1,2)为整数。如果可能,可以把环路内部和外部分频比都设置为整数。
  - 4)如果有可能,把环路外部的小数分频器 DIVn(n=0,1,2)设置尽可能多的整数分频比。
- 3.3 倍频级——锁相环内部倍频(分频)公式

该级输出频率为:

$$VCOn = XO \times PLLn$$
 DivideRatio,

分频值为:

$$PLLn\_P1[17:0] + \frac{PLLn\_P2[19:0]}{PLLn\_DivideRatio} = 4 + \frac{PLLn\_P1[17:0] + \frac{PLLn\_P2[19:0]}{PLLn\_P3[19:0]}}{128},$$

上式中 n=1,2。 XO 代表晶体振荡器的输出频率。


如果 PLLn DivideRatio 是偶数,可以分别设置寄存器 PLL1\_INT 和 PLL2\_INT。

大多情况下,当分频比 *PLLn\_DivideRatio* 为偶数时,设置寄存器 PLL1\_INT 和 PLL2\_INT 可以明显改善抖动性能。扩频开启时,寄存器 PLL1\_INT 须设置为 0。



#### 3.4 配置输出

下图是时钟输出与所选时钟源的路径,小数分频器 DIVO~DIV2 的输出分别对应着 DIVO~DIV2。



3.5 分频级——锁相环外部小数分频公式

DIVn(n=0,1,2)可以通过设置寄存器 DIVn\_SRC(n=0,1,2)为 0 或 1 来分别选择 PLL1 或 PLL2。 有两种情形:

1) 当输出频率小于等于 150MHz 时, 该级输出频率为:

$$DIVn = \frac{VCOx}{DIVn\_DivideRation}$$

分频比为:

$$DIVn\_DivideRatio = 4 + \frac{DIVn\_P1[17:0] + \frac{DIVn\_P2[19:0]}{DIVn\_P3[19:0]}}{128}$$

VCOx(x=1,2)。上式中  $DIVn_DivideRatio$  只能取整数 4,6,8 或者 8+1/1048575 到 1800+0/1048575 之间的值,  $DIVn_DivideRatio$  中的 n=0,1,2。如果该级分频比为偶数,可以通过设置寄存器  $DIVn(n=0,1,2)_INT$  对应位等于 1。大多数情况设当分频比  $DIVn_DivideRatio$  为偶数时,设置寄存器  $DIVn_INT(n=0,1,2)$ 对应位为 1 都能显著改善抖动性能。

2) 当输出频率大于 150MHz 时,必须设置该级分频比为 4,寄存器须按照如下设置:

DIVn(n=0,1,2) P1=0,

DIVn(n=0,1,2) P2=0,

DIVn(n=0,1,2)\_P3=1,

DIVn(n=0,1,2)\_INT=1,

DIVn(n=0,1,2)\_DIVBY4[1:0]=11b

最终输出时钟为: 
$$f_{outn} = \frac{VCOn}{4}$$

#### 3.6 输出级设置

锁相环路外部的小数分频比设定后,输出级可以根据想要得到的时钟来设置。

#### 3.6.1 为输出级选择时钟源

输出级时钟源选择的寄存器是 CLKn\_SRC(n=0,1,2)。



CLK0 既可以选择晶振的输出 XO, 也可以选择 DIV0 的输出作为该级时钟源。CLK1 可以选择 XO, DIV1 和 DIV0。CLK2 可以选择 XO, DIV2 和 DIV0。

#### 3.6.2 输出级整数分频比设置

当需要的频率小于 320kHz 时,可以设置输出级分频寄存器 OUTn\_DIV(n=0,1,2),产生  $2^N$  (N 是从 0 到 7 的整数)分频,使最终输出频率低至 2.5kHz

#### 3.6.3 输出取反寄存器 CLKn\_INV(n=0,1,2)

某些应用中需要产生与另一个时钟相位相反的时钟,这时可以设置寄存器 CLKn INV=1

#### 3.6.4 输出级关闭的状态寄存器

当某一个输出被关闭,这时需要设置该输出的状态,可配置为低,高,高阻三种状态输出。详见寄存器 CLKn\_DIS\_STATE(n=0,1,2)。

#### 3.6.5 没有用到的输出端口

任何一个没被用到的输出端口都可以被关闭以降低功耗。设置寄存器 CLKn PDN=1 可关闭。

#### 3.7 配置扩频寄存器参数

扩频使能寄存器 SSC EN 控制着扩频功能的开启与关闭, SSC EN=1 开启扩频功能。

每个选择 PLL1 作为时钟源的输出都可以开启扩频功能。MS5351M 提供向下扩频和中心扩频供选择。向下扩频范围是-0.1%~-2.5%,中心扩频范围是-1.5%~+1.5%。扩频调制率限制在 31.5kHz 左右。配置扩频之前下面的参数必须了解:

- ■XO —— 锁相环 PLL1 的参考时钟
- ■PLL1 DivideRatio —— 锁相环 PLL1 的分频比
- ■sscAMP —— 扩频幅度(例如:下扩频和中心扩频幅度 1%,则 sscAMP=0.01)

注意:寄存器 PLL1\_INT 必须设置为小数分频模式。

使用下面的公式配置需要的扩频范围

#### 3.7.1 向下扩频

需要写 4 个寄存器参数: SSUDP[11:0],SSDN\_P1[11:0],SSDN\_P2[14:0],SSDN\_P3[14:0] UP/DN 参数

$$SSUDP[11:0] = Floor\left(\frac{XO}{4 \times 31500}\right)$$

中间变量(无寄存器要写):

$$SSDN = 64 \times PLL1 \_DivideRatio \times \frac{sscAMP}{(1 + sscAMP) \times SSUDP}$$

向下扩频参数:

$$SSDN P1[11:0] = Floor[SSDN]$$

$$SSDN P2[14:0] = 32767 \times [SSDN - SSDN P1]$$



*SSDN* 
$$P3[14:0] = 32767 = 0x7FFF$$

向上扩频参数:

$$SSUP_P1 = 0$$
  
 $SSUP_P2 = 0$   
 $SSUP_P3 = 1$ 

#### 3.7.2 中心扩频

需要写7个参数: SSUDP[11:0],

SSDN\_P1[11:0],SSDN\_P2[14:0],SSDN\_P3[14:0], SSUP\_P1[11:0],SSUP\_P2[14:0],SSUP\_P3[14:0].

UP/DN 参数:

$$SSUDP[11:0] = Floor\left(\frac{XO}{4 \times 31500}\right)$$

中间变量(无寄存器要写):

$$SSUP = 128 \times PLL1 \_DivideRatio \times \frac{sscAMP}{(1 - sscAMP) \times SSUDP}$$

$$SSDN = 128 \times PLL1 \_DivideRatio \times \frac{sscAMP}{(1 + sscAMP) \times SSUDP}$$

上扩频参数:

$$SSUP P1[11:0] = Floor[SSUP]$$

$$SSUP _P2[14:0] = 32767 \times [SSUP - SSUP _P1]$$

*SSUP* 
$$P3[14:0] = 32767 = 0x7FFF$$

向下扩频参数:

$$SSDN P1[11:0] = Floor[SSDN]$$

$$SSDN P2[14:0] = 32767 \times [SSDN - SSDN P1]$$

*SSDN* 
$$P3[14:0] = 32767 = 0x7FFF$$

#### 3.8 配置输出时钟的初始相位

每个输出时钟的初始相位都可以由寄存器 CLKn\_PHOFF[6:0](n=0,1,2)设置。相位偏移参数是无符号位的整数,CLKn\_PHOFF[6:0]每改变 1,即 1LSB,对应着输出时钟延时改变 1/4 个 VCO 周期。使用下面的公式,并根据需要的初始相位偏移确定寄存器值。


$$CLKn \ PHOFF[6:0] = Round(Offset \times 4 \times VCO)$$



# 典型应用图

#### 4.1 代替石英晶体、晶体振荡器和锁相环


MS5351M 作为一款通用时钟发生器芯片,它的应用十分广泛。外部使用廉价的石英晶体就可以产生 3 个独立的时钟,如下图:



XA 端也可以接受 CMOS 时钟,这时 XB 应该悬空。

#### 4.2 兼容 HCSL 的输出


当输出级供电电压 VDDO 采用 2.5V 时,MS5351M 可配置兼容 HCSL 摆幅。下图是 HCSL 应用场景,由于 HCSL 只接收差分信号,这时有一个输出必须取反,设置寄存器 CLKn\_INV(n=0,1,2)即可。





# 封装外形图

# MSOP10




0 1 1	Dimensions In	n Millimeters	Dimensions	In Inches
Symbol	Min	Max	Min	Max
Α	0.820	1. 100	0. 032	0.043
A1	0.020	0. 150	0. 001	0.006
A2	0.750	0. 950	0. 030	0.037
b	0.180	0. 280	0.007	0.011
С	0.090	0. 230	0.004	0.009
D	2.900	3. 100	0.114	0. 122
е	0.50(	BSC)	0.020	(BSC)
E	2. 900	3. 100	0.114	0. 122
E1	4. 750	5. 050	0. 187	0.199
L	0.400	0.800	0.016	0. 031
θ	0°	6°	0°	6°



# 印章与包装规范

一、印章内容介绍



MS5351M: 产品型号 XXXXXX: 生产批号 二、印章规范要求

采用激光打印,整体居中且采用 Arial 字体。

三、包装说明:

型号	封装形式	只/卷	卷/盒	只/盒	盒/箱	只/箱
MS5351M	MSOP10	3000	1	3000	8	24000






MOS电路操作注意事项:

静电在很多地方都会产生,采取下面的预防措施,可以有效防止MOS电路由于受静电放电的影响而引起的损坏:

- 1、操作人员要通过防静电腕带接地。
- 2、设备外壳必须接地。
- 3、装配过程中使用的工具必须接地。
- 4、必须采用导体包装或抗静电材料包装或运输。





杭州市滨江区伟业路 1 号 高新软件园 9 号楼 701 室

