



复旦微电子

JFM9RFVU3P 系列产品

简要技术手册

JFM9RFVU3P-FFVC1517

JFM9RFVU3P5G-FFVC1517

JFM9RFVU9P-FLGB2104（待定）

可编程射频芯片



复旦微电子

FPGA 复旦微电子



本资料是为了让用户根据用途选择合适的上海复旦微电子集团股份有限公司（以下简称复旦微电子）的产品而提供的参考资料，不转让属于复旦微电子或者第三者所有的知识产权以及其他权利的许可。

在使用本资料所记载的信息最终做出有关信息和产品是否适用的判断前，请您务必将所有信息作为一个整体系统来进行评价。

采购方对于选择与使用本文描述的复旦微电子的产品和服务全权负责，复旦微电子不承担采购方选择与使用本文描述的产品和服务的责任。除非以书面形式明确地认可，复旦微电子的产品不推荐、不授权、不担保用于包括军事、航空、航天、救生及生命维持系统在内的，由于失效或故障可能导致人身伤亡、严重的财产或环境损失的产品或系统中。

未经复旦微电子的许可，不得翻印或者复制全部或部分本资料的内容。

今后日常的产品更新会在适当的时候发布，恕不另行通知。在购买本资料所记载的产品时，请预先向复旦微电子在当地的销售办事处确认最新信息，并请您通过各种方式关注复旦微电子公布的信息，包括复旦微电子的网站(<http://www.fmsh.com/>)。

如果您需要了解有关本资料所记载的信息或产品的详情，请与上海复旦微电子集团股份有限公司在当地的销售办事处联系。

商标

上海复旦微电子集团股份有限公司的公司名称、徽标以及“复旦”徽标均为上海复旦微电子集团股份有限公司及其分公司在中国的商标或注册商标。

上海复旦微电子集团股份有限公司在中国发布，版权所有。

章节列表

1 产品简介	3
1.1 主要特点	3
1.2 器件封装, IO 及高速串行收发器 GTY	4
1.3 可靠性参数	5
1.4 MSL 等级	5
1.5 器件重量	6
1.6 外形尺寸图	6
1.7 引出管脚定义	7
1.8 性能参数	11
1.8.1 极限参数	11
1.8.2 推荐工作电压	12
1.8.3 直流参数	13
1.8.4 交流参数	14
2 产品功能	16
2.1 系统架构概览	16
2.2 系统功能	17
2.2.1 芯片配置接口	17
2.3 RF-ADC/DAC	18
2.4 高速串行接口 GTY	20
2.5 SUPERDSP	21
2.6 可编程逻辑资源	22
3 软件介绍	24
4 应用要求	25
上海复旦微电子集团股份有限公司销售及服务中心	26

1 产品简介

JFM9RFVU3P 是上海复旦微电子面向 LD、DK、通信应用领域设计的自主架构可编程逻辑射频芯片。集成了超带宽的射频 RF-ADC/DAC、大规模的可编程逻辑资源以及高性能的数字信号处理硬核。产品基于 16nm FinFET 先进工艺研制，配合复旦微 VULTURE 开发软件或结合复旦微的补丁工具采用 VIVADO 开发，实现一体化射频信号处理平台，方便用户开发，缩短开发周期，节约生产成本。

芯片内集成多通道射频直采 RF-ADC/DAC，同时提供大量的 32.75Gbps 高速 SerDes，射频直采 RF-ADC/DAC 可以实现通道间的同步和确定性延时；芯片内集成了数字上下变频，插值/抽取，片上大量的 DSP 乘加信号处理单元，并集成了 SUPERDSP 硬核，支持高阶 FIR 滤波、相关、FFT、复乘；最终实现单片内为用户提供足够的射频信号处理资源，满足射频信号处理系统平台高性能、小型化和一体化的要求。

1.1 主要特点

JFM9RFVU3P 产品的主要特点是片上集成了多通道射频直采 RF-ADC/DAC，相比传统独立 AD DA 与 FPGA 的方案，该方案的技术优势是：

- A) 无需 JESD204B 高速接口，RF-ADC/DAC 部分功耗更低；
- B) 小型化优势明显；
- C) 片上的 DSP 算力丰富。

该系列有两款产品，分别为 JFM9RFVU3P 和 JFM9RFVU3P5G。两者产品规格仅在 RF-ADC 上存在区别，JFM9RFVU3P 共有 10 个 RFADC（8 个 2GSPS+2 个 4GSPS），JFM9RFVU3P5G 共有 6 个 4GSPS RFADC。表 1-1 为两款芯片的 RF 资源的对比；表 1-2 为 FPGA 逻辑资源的对比。

表 1-1JFM9RFVU3P 系列中 RF 资源

Device Name		JFM9RFVU3P	JFM9RFVU3P5G
RF-ADC	4GSPS 采样通道数	2	6
	2GSPS 采样通道数	8	0
	最大参考时钟个数	3	3
	采样位数	14	14
	模拟输入带宽	5GHz	5GHz
RF-DAC	采样通道数	8	8

	采样率	6.5GSPS	6.5GSPS
	最大参考时钟个数	2	2
	采样位数	14	14
	模拟输入带宽	5GHz	5GHz
SUPERDSP	个数	20	20

表 1-2JFM9RFVU3P 系列可编程逻辑模块特点

器件	JFM9RFVU3P	JFM9RFVU3P5G
逻辑资源数目	862,050	862,050
CLB flip-flop	788160	788160
CLB LUTS(LUT6)	394080	394080
分布式 RAM (Mb) LUT 复用	12	12
BLOCK RAM blocks	720	720
BLOCK RAM(Mb)	25.3	25.3
Ultra-RAM blocks(288kb)	320	320
Ultra-RAM (Mb)	90	90
DSP slices 数目	2280	2280
CMT (一个 MMCM 和 2 个 PLL)	10	10
PCIE GEN3X16	1	1
100G Ethernet w/RS-FEC	2	2
Sysmonitor	1	1
DDR4 存储接口速率	2.4Gbps	2.4Gbps

此外，后续待定研发 JFM9RFVU9P 产品，采用 2.5D 先进封装，是 3 颗 JFM9RFVU3P5G 的合封产品，以支持更多通道 RF-ADC/DAC，更高片上算力需求产品小型化的应用。

1.2 器件封装，IO 及高速串行收发器 GTY

表 1-3JFM9-RF 系列封装及 IO 信息

器件	JFM9RFVU3P	JFM9RFVU3P5G
封装形式	FFVC1517	FFVC1517
封装尺寸	40 x 40 mm	40 x 40 mm
高速串行收发器最高频率	32.75Gbps	32.75Gbps

高速串行收发器数目	20	20
可编程用户 I/O	520	520

1.3 可靠性参数

表 1-4 可靠性参数

参数名称	测试条件	参数值	单位
ESD (HBM) 电压	JS001	>1000	V
ESD (CDM) 电压	JS002	>150	V
Latchup 电流	JESD78	>100	mA

1.4 MSL 等级

根据 J-STD-020D 潮湿敏感器件分级标准要求，本产品湿度敏感等级为 MSL4 级。

表 1-5 客户车间寿命

MSL 等级	客户端车间寿命(Floor Life)	
	时间	环境
MSL4	72 小时	≤30 °C/60% RH

1. MBB 袋打开以后，必须在规定的客户端车间寿命内进行回流焊接，返工，重新用 MBB 袋包装或放入干燥箱内，如果客户端车间寿命或环境超出规定，则需进行烘干处理。
2. 在干燥包装条件下，可贮存在常温常湿的环境中，在贮存环境为<40°C/90% RH 状态下，储存有效期为 12 个月。储存时间 12 个月均从包装之日算起，包装日期及储存期限标注于 MSL 警示标签上。
3. 湿敏器件干燥包装检验开袋后重置干燥包装；或者干燥包装存储超期；或者 MBB 袋破损，须根据 J-STD-020D 的相关规定进行处理。

烘烤条件：烘烤温度 125±5/-0 °C、烘烤时间通常 48 小时。器件进行烘烤时不能直接放入 125°C 的烘箱中，必须从室温缓慢升温至 125°C，升温时间大于半小时，最大升温速率不能大于 4°C/min。若出现密封包装破损或湿度指示卡 60%变色情况，则需延长烘烤时间，在 125°C 条件下，大于 48 小时，但最长不要超过 96 小时。烘烤后需在 12 小时内进行电装。


1.5 器件重量

表 1-6 器件重量

列表	产品名	重量 (g)
1	JFM9RFVU3P	TBD
2	JFM9RFVU3P5G	TBD

1.6 外形尺寸图

JFM9RFVU3P 和 JFM9RFVU3P5G 均采用相同的 FFVC1517 FLIPCHIP 有机基板封装，具体的外形尺寸图如图 1-1 所示。



尺寸符号	数值, 单位: mm		
	最 小	公 称	最 大
A	3.49	—	4.17
A ₁	0.39	—	0.59
A ₂	3.10	—	3.58
b	0.52	—	0.72
D/E	39.90	—	40.10
$\boxed{D_1} \boxed{E_1}$	—	38.00	—
$\boxed{C}$	—	1.00	—
ddd	—	—	0.30
eee	—	—	0.30
fff	—	—	0.10

1.7 引出管脚定义

表 4-4 引出端功能定义

接口名称	方向	功能描述
普通用户可配置引脚		

接口名称	方向	功能描述
IO_LXXY_# IO_XX_#	输入/输出	大部分的用户 I/O 引脚都能用作差分信号对。 每个用户 I/O 引脚被命名为“IO_LXXY_#”格式，其中： “IO”表示这是一个用户 IO 引脚； “LXXY”表示组（Bank）上唯一的编号为 XX 的差分对，“Y”取 P 或者 N，分别表示这对差分对的正负极； “#”表示引脚所在的组号
多功能复用用户可配置引脚		
IO_LXXY_ZZZ_#		表示多功能复用 IO，“ZZZ”表示以下一种或多种功能。
多功能 ZZZ 特定含义		
AD0P~AD15P AD0N~AD15N	输入	XADC 差分辅助模拟输入引脚。
D[07:04] D[15:08]	输入/输出	在 SelectMAP 配置模式下，D00~D31 引脚作为配置数据引脚。除非保留 SelectMAP 端口，不然这些引脚在配置完成后，都将用做用户 I/O 端口。
A[15:00]_D[31: 16]	输入/输出	在 SelectMAP 配置模式下，D00~D31 引脚作为配置数据引脚。除非保留 SelectMAP 端口，不然这些引脚在配置完成后，都将用做用户 I/O 端口。
A[28:16]	输出	BPI FLASH 地址输出。
RS0, RS1	输出	RS0, RS0 revision select 输出
FWE_FCS_B	输出	BPI 和 SPI FLASH 片选，低有效
FOE_B	输出	BPI FLASH 输出使能，低有效
DOUT_CSO_B	输出	菊花链数据输出，并行菊花链片选输出，低有效
CSI_ADV_B	输入	SelectMAP 片选输入，低有效
EMCCLK	输入	外部 master 配置时钟
T0, T1, T2, T3	输入	存储字节类型 0-3。
T0_DQS, T1_DQS, T2_DQS, T3_DQS	双向	存储字节类型 0-3 的 DDRDQS strobe 引脚。
VREF	输入	这些引脚是参考电压输入引脚。
VRN	输入	给 N 型晶体管提供 DCI 电压参考电阻用。每组中，如果 I/O 被配置了 DCI，此引脚需外接上拉参考电阻。
VRP	输入	给 P 型晶体管提供 DCI 电压参考电阻用。每组中，如果 I/O 被配置了 DCI，此引脚需外接下拉参考电阻。
配置专用引脚		
CCCLK_0	输入/输出	配置时钟，主模式下为输出，从模式下为输入。
DONE_0	输入/输出（开漏）	DONE 是一个双向端口，带有一个可选的内部上拉电阻。作为一个输出端口，这个引脚指示配置过程的完成。作为输入端口时，低电平 DONE 信号能用来延迟启动时序。

接口名称	方向	功能描述
INIT_B_0	输入/输出（开漏）	为低电平时，表示器件正在执行清空配置存储器的操作。当其被外部拉低时，配置操作将被延迟。在配置过程中，若该引脚输出一个低电平信号，则说明配置数据有错误产生。
M2_0,M1_0,M0_0	输入	配置模式选择。
PROG_B_0	输入	异步全局复位，低电平有效。内部带固定的弱上拉。
CFGBVS_0	输入	配置 bank 电压选择信号。
TCK_0	输入	边界扫描时钟。
TDI_0	输入	边界扫描数据输入。
TDO_0	输出	边界扫描数据输出。
TMS_0	输入	边界扫描模式选择。
PUDC_B	输入	低电平使能在配置过程中 I/O 上拉。 此引脚必须通过不大于 1k 欧姆的电阻上/下拉到 VCCO， 不能悬空。
RDWR_FCS_B	输入	在 SelectMAP 模式下，数据方向控制，高电平读，低电平写。
POR_OVERRIDE	输入	可以减少上电复位时间，接到 VCCINT 可以减少上电复位时间，接地位正常上电时间
D00_MOSI	输入输出	SPI 模式指令输出，selectmap 模式数据输入
D01_DIN	输入/双向	配置模式数据输入
D02	输入/双向	配置模式数据输入
D03	输入/双向	配置模式数据输入
其他引脚		
NC	N/A	NC 引脚需悬空或接地。
GND	地	接地引脚
VCCINT	电源	内核电源
VCCINT_IO	电源	IO 内核电源
VCCBRAM	电源	内部块 RAM 电源
VCCAUX	电源	辅助电源
VCCO_0	电源	BANK0 IO 电源
VCCAUX_IO_G0	电源	HPIO 辅助电源
VCCO_0	电源	BANK0 IO 电源
VCCO_44	电源	BANK44 HPIO 电源
VCCO_45	电源	BANK45 HPIO 电源
VCCO_46	电源	BANK46HPIO 电源
VCCO_47	电源	BANK47HPIO 电源
VCCO_48	电源	BANK48 HPIO 电源
VCCO_64	电源	BANK64 HPIO 电源
VCCO_65	电源	BANK65 HPIO 电源
VCCO_66	电源	BANK66 HPIO 电源

上海复旦微电子集团股份有限公司

Shanghai Fudan Microelectronics Group Company Limited

接口名称	方向	功能描述
VCCO_67	电源	BANK67 HPIO 电源
VCCO_68	电源	BANK68 HPIO 电源
VCCBATT	电源	VCCBATT 需接到 GND 或 VCCAUX
GNDADC_0	地	ADC 模拟地
VCCADC_0	电源	ADC 电源
VN_0	输入	XADC 专用差分模拟输入（负端）
VP_0	输入	XADC 专用差分模拟输入（正端）
VREFN_0	N/A	1.25V 参考地
VREFP_0	N/A	1.25V 参考电压输入
DXN_0	N/A	片上温度传感器 sensor diode 负端
DXP_0	N/A	片上温度传感器 sensor diode 正端
SERDES 专用引脚		
MGTAVTT	电源	SERDES 收发端模拟电源
MGTAVCC	电源	SERDES 内核电源
MGTREFCLK0N	输入	SERDES 参考时钟
MGTREFCLK0P	输入	SERDES 参考时钟
MGTREFCLK1N	输入	SERDES 参考时钟
MGTREFCLK1P	输入	SERDES 参考时钟
MGTAVTTRCAL	电源	电阻校正电源
MGTRREF	输入	参考电阻输入
MGTVCCAUX	电源	SERDES 辅助电源
MGTXTXN[3:0]	输出	SERDES 高速输出 IO
MGTXTXP[3:0]	输出	SERDES 高速输出 IO
MGTXRXN[3:0]	输入	SERDES 高速输入 IO
MGTXRXP[3:0]	输入	SERDES 高速输入 IO
RF-ADC/DAC 专用管脚		
ADC_AVCC	电源	ADC 及 PLL 电源
ADC_AVCCAUX	电源	输入 buffer 及 PLL 电源
DAC_AVCC	电源	DAC 及 PLL 电源
DAC_AVCCAUX	电源	输出 buffer 及 PLL 电源
DAC_AVTT	电源	DAC 的端接电源
VCCINT_AMS	电源	数字部分电源
ADC_GND	地	ADC 的模拟地
DAC_GND	地	DAC 的模拟地
ADC_SUB_GND	地	ADC 的衬底地
DAC_SUB_GND	地	DAC 的衬底地

接口名称	方向	功能描述
ADC_VIN_#_P/N	输入	ADC 的模拟信号输入 P/N 端
ADC_CLK_P/N	输入	ADC 的时钟输入 P/N 端
ADC_REXT	输入输出	ADC 的外接校正电阻接入端
VCM01/23	输出	ADC 的共模输出
DAC_VOUT_#_P/N	输出	DAC 的信号输出
DAC_CLK_P/N	输入	DAC 的时钟输入
DAC_REXT	输入输出	DAC 的外接校正电阻输入
SYSREF_P/N	输入	同步输入时钟端

1.8 性能参数

1.8.1 极限参数

参数名称	符号	参数值		单位
		最小值	最大值	
CORE 电源电压	VCCINT	-0.5	1.0	V
IO CORE 电源电压	VCCINT_IO	-0.5	1.0	V
辅助电源电压	VCCUAX	-0.5	2.0	V
RAM 电源电压	VCCBRAM	-0.5	1.0	V
IO 电源电压	VCCO	-0.5	2.0	V
IO 辅助电源电压	VCCUAX_IO	-0.5	2.0	V
输入参考电压	VREF	-0.5	2.0	V
输入电压	VIN	-0.55	VCCO+0.55	V
秘钥供电电压	VBATT	-0.5	2.0	V
输出直流电流	IDC	-20	20	mA
输出 RMS 电流	IRMS	-20	20	mA
GTy 模拟电源电压	VMGTAVCC	-0.5	1.0	V
GTy 终端模拟电源电压	VMGTAVTT	-0.5	1.3	V
GTy QPLL 辅助模拟电源电压	VMGTVCCAUX	-0.5	1.9	V
GTy 参考时钟输入电压	VMGTREFCLK	-0.5	1.3	V
GTy RCAL 模拟电源电压	VMGTAVTTRCAL	-0.5	1.3	V

GTY TX RX 绝对输入电压	VIN	-0.5	1.2	V
SystemMon 电源电压	VCCADC	-0.5	2.0	V
SystemMon 参考输入电压	VREFP	-0.5	2.0	V
ADC 的模拟内核供电电压	V _{ADC_AVCC}	-0.5	1.0	V
ADC 的输入 buffer 以及 PLL 电源	V _{ADC_AVCCAUX}	-0.5	2.0	V
DAC 的模拟内核供电电压	V _{DAC_AVCC}	-0.5	1.0	V
DAC 的输入 buffer 以及 PLL 电源	V _{DAC_AVCCAUX}	-0.5	2.0	V
DAC 的外部 50 欧姆端接电源	V _{DAC_AVTT}	-0.5	3.2	V
数字部分电源	V _{CCINT_AMS}	-0.5	1.0	V
时钟输入电压	V _{IN}	-0.5	2.0	V
ADC 输入信号	V _{ADC_VIN}	-0.3	2.1	V
存储温度	T _{str}	-65	150	°C
结温	T _j		125	°C

1.8.2 推荐工作电压

工作电压：

电源	标称电压 (V)	说明
VCCINT	0.85V (0.825~0.876)	内核电源电压
VCCINT_IO	0.85V (0.825~0.876)	IO 内核电源电压
VCCBRAM	0.85V (0.825~0.876)	BRAM、URAM 电源电压
VCCAUX	1.8V (1.746~1.854)	辅助电源电压
VCCO	0.95~1.90 支持 1.0、1.2、1.35、1.5、1.8V 的多种电平标准	IO 电源电压

VCCAUX_IO	1.8V (1.746~1.854)	IO 辅助电源电压
VMGTAVCC	0.9V(0.873~0.927)	GTY 模拟电源电压
VMGTAVTT	1.2V (1.164~1.236)	GTY 终端模拟电源电压
VMGTVCCAUX	1.8V (1.746~1.854)	GTY QPLL 模拟辅助电源电压
VMGTAVTTRCAL	1.2V (1.164~1.236)	GTY RCAL 模拟电源电压
VCCADC	1.8V (1.746~1.854)	SYSMON 电源电压
VADC_AVCC	0.925 (0.897~0.953)	ADC 的模拟内核供电电压
VADC_AVCCAUX	1.8 (1.746~1.854)	ADC 的输入 buffer 以及 PLL 电源
VDAC_AVCC	0.925(0.897~0.953)	DAC 的模拟内核供电电压
VDAC_AVCCAUX	1.8(1.746~1.854)	DAC 的输入 buffer 以及 PLL 电源
VDAC_AVTT	2.5 (2.425~2.575) 或 3 (2.91~3.09)	DAC 的外部端接电源
VCCINT_AMS	0.850 (0.825~0.876)	RFADDA 数字部分电源

1.8.3 直流参数

各主要电源静态电流参数如下表。

参数名称	符号	测试条件	最小值	最大值	单位
VCCINT 静态电流	ICCINTQ	85℃结温		3	A
VCCINT_IO 静态电流	ICCINT_IOQ	85℃结温		200	mA
VCCO 静态电流	ICCOQ	85℃结温(每 BANK)		1	mA
VCCAUX 静态电流	ICCAUXQ	85℃结温		300	mA

态电流					
VCCAUX_IO 静态电流	ICCAUX_IOQ	85℃ 结温		80	mA
VCCBRAM 静态电流	ICCBAMQ	85℃ 结温		50	mA

1.8.4 交流参数

参数名称	最小值	最大值
DDR4 (single rank)		2666Mbps
DDR4 (1 rank DIMM)		2400Mbps
DDR4 (2 rank DIMM)		2133Mbps
DDR4 (4 rank DIMM)		1600Mbps
MIPI D-PHY		1500Mbps
BUFG Fmax		775MHz
MMCM_Fin	10MHz	933MHz
MMCM_Fout	6.25MHz	775MHz
MMCM_FVCO	800MHz	1600MHz
PLL_Fin	70MHz	933MHz
PLL_Fout @ CLKOUTPHY	2xVCO mode 1500MHz 1xVCO mode 750MHz 0.5xVCO mode 375MHz	2667MHz
PLL_Fout @ CLKOUT	5.86MHz	775MHz

PLL_FVCO	750MHz	1500MHz
FGTY (GTY 线速率)	0.5Gbps	32.75Gbps
配置接口频率		125MHz
RFADC 采样率	500Msps	4/2 GSPS
RFDAC 采样率		6.55GSPS
SuperDsp Fmax		800MHz

2 产品功能

2.1 系统架构概览

图 2-1 是 JFM9RFVU3P 的系统架构示意图(其中 RF-ADC X2 为两个 4GSPS 的 RF-ADC；RF-ADC X4 为 4 个 2GSPS 的 ADC；RF-DAC X4 为 4 个 6.5GSPS 的 RF-DAC)。

RF-DAC X4	SuperDsp	HPIO	CMAC	GTY
RF-DAC X4	SuperDsp	HPIO	CMAC	GTY
RF-ADC X2	SuperDsp	HPIO	SYSMON	GTY
RF-ADC X4	SuperDsp	HPIO	CONFIG	GTY
RF-ADC X4	SuperDsp	HPIO	PCIE	GTY

图 2-1JFM9RFVU3P 系统架构示意图

图 2-2 是 JFM9RFVU3P5G 的系统架构示意图：

RF-DAC X4	SuperDsp	HPIO	CMAC	GTY
RF-DAC X4	SuperDsp	HPIO	CMAC	GTY
RF-ADC X2	SuperDsp	HPIO	SYSMON	GTY
RF-ADC X2	SuperDsp	HPIO	CONFIG	GTY
RF-ADC X2	SuperDsp	HPIO	PCIE	GTY

图 2-2JFM9RFVU3P5G 系统架构示意图

JFM9RFVU3P 功能性能参数如下表所示。

功能性能参数	JFM9RFVU3P	JFM9RFVU3P5G
核电源电压	0.85V	0.85V
IO 电源电压	支持 1.0V POD、1.2V、1.35V、1.5V、1.8V 多种电平标准 支持 DCI、MIPI D-PHY 支持预加重、均衡	支持 1.0V POD、1.2V、1.35V、1.5V、1.8V 多种电平标准 支持 DCI、MIPI D-PHY 支持预加重、均衡
RFADC	8@2GSPS +2@4GSPS	6@4GSPS

14bit	模拟带宽 5GHz 支持 DDC 支持抽取滤波 (X1X2X4X8)	模拟带宽 5GHz 支持 DDC 支持抽取滤波 (X1X2X4X8)
RFDAC 14bit	8@6.554GSPS 模拟带宽 5GHz 支持 DUC 支持插值滤波 (X1X2X4X8)	8@6.554GSPS 模拟带宽 5GHz 支持 DUC 支持插值滤波 (X1X2X4X8)
SuperDsp	20	20
逻辑单元数量	862,050	862,050
分布式 RAM (Mb) LUT 复用	12.0	12.0
Block RAM (Mb)	25.3	25.3
UltraRAM (Mb)	90	90
DSP Slices 数量	2,280	2,280
时钟管理单元数量 (1 MMCM and 2 PLLs)	10	10
最大用户可用 IO 数	520 (HP)	520 (HP)
GTy Transceivers @32.75Gbps	20	20
PCIe Gen3 x16	1	1
100GEthernet w/RS-FEC	2	2
System Monitor 数量	1	1
存储接口	支持 2400Mbps DDR4 存储接口	支持 2400Mbps DDR4 存储接口

2.2 系统功能

2.2.1 芯片配置接口

配置接口功能用于实现 FPGA 的位流加载，同时从模式能实现 FPGA 回读，包括：

- SPI 模式 (X1, X2, X4, X8)
- BPI 模式 (X8, X16)
- JTAG 模式

- 从并模式 SMAP (X8, X32)
- 加密下载支持 RSA2048 验签, AES256-GCM 加密下载。
- 支持 multi-boot、readback crc 等功能。

2.3 RF-ADC/DAC

芯片中的 RF-ADC 为 14 位的 4GSPS 采样率的高精度高速 ADC, 模拟输入带宽为 5GHz; RF-DAC 为 14 位的采样率达到 6.5GSPS 的高精度高速 DAC。RF-ADC 和 RF-DAC 以 TILE 的形式来组织, 每个 TILE 包含四个 6.5GSPS 的 RF-DAC 或者四个 2GSPS 或者两个 4GSPS 的 RF-ADC, 可以应用于 3G, 4G 和 5G 通讯; 可以覆盖 L, S, C 波段的雷达系统应用; 同时也可以应用于测试和测量, 卫星通信, 有线电视数据传输等领域。

RF-ADC 的功能特性:

- Tile 配置
 - ✧ 四个 RF-ADCs 和一个 PLL。
 - ✧ 12 位 RF-ADC 精度, 16 位的数字信号处理位宽, 在进入 DDC 模块之前, 每 12 位数据流高位对齐到 16 位的采样数据上。
 - ✧ 每个 TILE 的四个通道 ADC 可以配置为 4 个 2GSPS 的 ADC 也可以配置成两个 4GSPS 的通道。
 - ✧ 5GHz 的输入信号带宽。
- 抽取滤波器
 - ✧ 1X, 2X, 4X 和 8X 配置
 - ✧ 80% 的奈奎斯特通带带宽, 89dB 的阻带衰减。
- 数字复合混频器。
 - ✧ 全数字复合混频器支持实信号或者 I/Q 信号。
 - ✧ 每个 RFADC 具有一个 48 位数字控制振荡器。
 - ✧ 固定的 FS/4, FS/2 低频混频模式, FS 为采样频率。
- 单通道或者多通道灵活配置
- 输入信号幅度阈值: 每个通道具有两个可配置的阈值标志。
- 内建数字校正算法用于模拟正交调制, 支持增益、相位和失调校正。
- SYSREF 输入信号用于多通道的同步。
- 灵活的 AXI4-STREAM 接口支持多种可编程的逻辑时钟速率和转换器的采样速率。
- 每个 TILE 的 CML 时钟输入 buffer 具有片上的可校正的 100 欧姆终端匹配电阻; 它提供 RFADC 的采样时钟或者片内的 PLL 参考时钟
- 每个 RFADC 具有专用的高速高性能差分输入 buffer, buffer 具有片上可校正的 100 欧姆终端电阻。
- 输出共模参考电压用于 DC 耦合输入。




图 2-3 RF-ADC 的架构图

RF-DAC 的功能特性:

- Tile 配置:
 - ✧ 四个 RF-DACs 和一个 PLL。
 - ✧ 14 位 RF-DAC 精度, 16 位的数字信号位宽, 数据 MSB 对齐。
 - ✧ 6.5GSPS 的采样率。
 - ✧ 5GHz 的输出信号带宽。
- 内插滤波
 - ✧ 1X, 2X, 4X 和 8X 的配置。
 - ✧ 80%的通带, 89dB 的阻带衰减。
- 数字复合混频:
 - ✧ 支持实信号和 I/Q 信号的混频。
 - ✧ 48 位 NCO 用于精细混频配置。
 - ✧ $F_s/4, F_s/2$ 低功耗混频模式。
- 单挑通道和多条通道的灵活配置。
- 支持增益, 相位和失调的校正。
- 第一奈奎斯特带宽的 Sinx/x 校正。
- 外部的 SYSRFE 用于多通道的同步。
- 具有片上 100Ohm 可校正电阻的输入 CML 时钟 buffer, 用于提供采样时钟或者 PLL 的参考时钟。
- 支持 20mA 或者 32mA 的输出模式。




图 2-4 RF-DAC 的架构图

2.4 高速串行接口 GTY


超大规模高性能 JFM9RF 系列芯片的高速串行收发器可以支持高达 28Gbps 的接口速率，且能够兼容市场上目前主流的高速串行通信协议，如 PCIe gen3、100G Ethernet、150G Interlaken 等。它具有以下特性：

- 以 Quad 为组成单元，每个 Quad 具有四条通道和一个共有（common）模块。
- 每个 Quad 具有两个 LCPLL 可以提供低抖动时钟
- 每个通道内有一个 CPLL 提供时钟选择，具有较高的灵活性。
- 具有低功耗自适应连续时间线性均衡器。
- 15 TAP 的高性能自适应判决反馈均衡器。
- TX 去加重
- TX 输出摆幅可调
- 线速率支持 500Mbps~28Gbps。
- 可以实现数据 8B/10B，64B/66B,64B/67B 编码和解码。

- 支持 PCIE Gen3 的 128B/130B 编码和解码。
- 断点检测和字节对其功能。
- PRBS 生成及检测
- TX FIFO
- RX FIFO 及时钟纠正和信道绑定
- 支持 FIFO bpass
- 支持 TX 相位内插 PPM 控制。

2.5 SUPERDSP

JFM9RF 系列芯片片上集成 SUPERDSP，可以为用户提供足够的射频信号处理资源同时节省功耗。支持高阶 FIR 滤波、相关运算，分数时延滤波器；FFT；复乘；CNN 卷积运算。以滤波器为例，每个 TILE 包含一个 32 阶脉动 PFIR，由 32 个脉动 16*16 的乘加单元构成，支持 9 套滤波器系数预存，可快速切换。其结构如图 2-5。



且支持相数与并行度，阶段的可配，来满足不同的信号带宽要求。

相数	并行度	阶数(对称系数 X2)	应用	适配产品
X1	2	64	500M 宽带滤波 IQ 两路	JFM9RFVU3P

X1	1	128	窄带滤波	JFM9RFVU3P
X2	1	64	1GHz 宽带滤波 IQ 中一路	JFM9RFVU9P
X4	1/2	64	2GHz 宽带滤波 完成 4 相中的 2 相	JFM9RFVU9P
X8	1/4	64	4GHz 宽带滤波 完成 8 相中的 2 相	

2.6 可编程逻辑资源

主要特征如下：

- 可配置逻辑单元（CLB）提供了先进的、高性能的逻辑功能
 - 真正的6输入查找表（LUT6）技术
 - 双LUT5选项
 - 分布式存储器和分布式移位寄存器技术
 - 为算数函数提供的专用的高速进位链逻辑
 - 有效使用的位宽多路复用器
- 36Kb块RAM，其特性主要如下
 - 提供双端口访问能力
 - 支持最多72位数据宽度
 - 可配置为双18Kb存储器
 - 可编程的FIFO逻辑
 - 内建错误校准电路
- 数字信号处理单元 DSP
 - 提供27x18宽度的二进制补码乘法器/累加器，可以实现高达48位的高分辨率信号处理

器功能

- 提供27位的预加法器，用于降低功耗及优化对称的滤波器应用
- 提供高级特性，用于可选的可级联流水线，以及可选的ALU和专用总线
- 时钟管理单元
 - 用于低抖动时钟分布的高速缓冲区和布线
 - 频率合成及相位移动
 - 低抖动时钟生成功能和抖动过滤
- 丰富的可配置的I/O资源
 - 可配置为LVCMOS, SSTL, HSTL, POD, LVDS等多种电平标准
 - 支持线性均衡和预加重，改善信号完整性。
 - 具有数控阻抗DCI。
 - 输入消除失调和内部参考电压扫描功能。
 - 高性能I/O支持1.2~1.8V
- 超大规模存储器 URAM
 - 总容量高达288Kb
 - 支持两组端口，位宽72，深度4K，支持同步时钟。
 - 支持ECC功能，支持纠正一位错误检查两位错误。
- 系统监测（system monitor ADC）
 - 片上电压和温度监测
 - 用户可选择片上或外部参考源
 - 10b 200KSPS ADC
 - 17对外部输入。

3 软件介绍

复旦微电子提供 VULTURE 集成开发套件，方便用户对 JFM9RF 系列芯片进行设计开发。

➤ VULTURE 开发套件

- 支持 RF-ADC/DAC IP 和高级 FIR 滤波器 IP
- 内置 RF-ADC/DAC 性能评估和调试软件
- 内置 ChipXplorer 硬件调试工具

4 应用要求

上海复旦微电子集团股份有限公司销售及服网点

上海复旦微电子集团股份有限公司

地址：上海市国路 127 号 4 号楼

邮编：200433

电话：(86-021) 6565 5050

传真：(86-021) 6565 9115

上海复旦微电子（香港）股份有限公司

地址：香港九尖沙咀东嘉连威老道 98 号东海商业中心 5 楼 506 室

电话：(852) 2116 3288 2116 3338

传真：(852) 2116 0882

北京办事处

地址：北京市东城区东直门北小街青龙胡同 1 号歌华大厦 B 座 423 室

邮编：100007

电话：(86-10) 8418 6608

传真：(86-10) 8418 6211

深圳办事处

地址：深圳市华强北路 4002 号圣廷苑酒店世纪楼 1301 室

邮编：518028

电话：(86-0755) 8335 0911 8335 1011 8335 2011 8335 0611

传真：(86-0755) 8335 9011

台湾办事处

地址：台北市 114 内湖区内湖路一段 252 号 12 楼 1225 室

电话：(886-2) 7721 1889

传真：(886-2) 7722 3888

新加坡办事处

地址：237, Alexandra Road, #07-01, The Alexcier, Singapore 159929

电话：(65) 6472 3688

传真：(65) 6472 3669

北美办事处

地址：2490 W. Ray Road Suite#2 Chandler, AZ 85224 USA

电话：(480) 857-6500 ext 18

公司网址：<http://www.fmsh.com/>