

微算機系統 Fall 2026

MICROPROCESSOR SYSTEMS

Instructor : Yen-Lin Chen(陳彥霖)

Dept. Computer Science and Information Engineering

National Taipei University of Technology

ylchen@ntut.edu.tw



使用QUARTUS PRIME進行 VHDL晶片電路設計簡介



CAD工具介紹

Introduction to CAD Tools

- 實際設計一個邏輯電路會用到許多CAD工具(Computer Aided Design Tools)。
- 這些工具通常會包裝在CAD系統 (CAD system) 中，一般來說會包含下列工作：設計入口、合成與最佳化、模擬，以及實體設計。



設計入口

Design Entry

- 一個邏輯電路的設計流程首先需要制定該電路的目標、以及規劃一般性的架構。
- 因為這需要設計者的經驗與直覺，因此需要手動來進行，而設計流程的其餘部分則可以藉助CAD工具來完成。
- 利用CAD系統，描述欲設計的電路的階段就稱為設計入口 (design entry)。
- 我們將介紹設計入口的三種方法：利用真值表、利用圖示擷取，以及使用硬體描述語言撰寫程式碼。



以真值表作為設計入口

Design Entry with Truth Tables


- 設計邏輯電路的運算是使用布林代數(Boolean algebra)來進行，而真值表可以列舉出所有輸出輸入的關係。
- 然而，較為複雜的邏輯電路單靠真值表是很難表示的，因此需要使用卡諾圖(Karnaugh map)來化簡。
- 許多CAD系統允許用真值表作為設計入口，只要將表格指定在文字檔即可。



以圖示擷取作為設計入口

Design Entry with Schematic Capture

- **圖示** (Schematic) 是指邏輯元件都以圖形符號表示，相互之間以直線連接的電路圖。
- 最常用來連接這類電路元件的CAD工具稱為圖示擷取 (Schematic capture) 工具。





硬體描述語言

Hardware Description Language

- **硬體描述語言** (hardware description language, HDL) 是類似傳統電腦程式語言，除了HDL是用來描述硬體，而程式是在電腦上執行。
- 由電子電機工程師協會 (Institute of Electrical and Electronics Engineers, IEEE)所認可的語言。
- 有兩種HDL是IEEE標準：**Verilog HDL**和**VHDL** (Very High Speed Integrated Circuit Hardware Description Language)。



硬體描述語言

Hardware Description Language(cont'd)

- 與圖形擷取相比，使用VHDL提供非常多的好處。因為大多數提供數位硬體技術的公司都支援，所以VHDL使設計具有可攜帶性(portability)。
- 以VHDL指定的電路可以實作在不同種類的晶片，使用不同公司提供的CAD工具，不需要改變VHDL規格。
- 設計可攜帶性是相當重要的優點，因為數位電路技術改變相當快。
- 使用標準語言，設計者可以專注在電路的功能上，不需要考慮最終實作的技術細節。
- 邏輯電路的設計入門為撰寫VHDL程式碼。



邏輯電路合成 Synthesis 概念

- 合成CAD工具可以自動化執行這個程序。然而，合成工具也處理許多其他工作。將VHDL程式碼**轉譯** (translating) 或**編譯** (compiling)成邏輯閘網路的程序也包含其中。
- 合成工具最重要的工作之一是處理使用者的設計，自動產生等效但是較佳的電路。這個合成步驟稱為**邏輯合成** (logic synthesis)，或**邏輯最佳化** (logic optimization)。
- 在邏輯合成之後，最佳化電路仍然以邏輯方程式表示。
- 這工作包含兩個步驟：**技術對應** (technology mapping)，以及接下來的佈局合成 (layout synthesis)，或稱為**實體設計** (physical design)。



VHDL硬體描述語言簡介

1980年代積體電路技術快速進展，帶來發展數位電路標準設計的成果。

由於VHDL的是官方IEEE標準之一，因此成為描述數位電路的工業界標準語言。

VHDL的原始標準在1987年被採用，稱為IEEE1076。修訂版在1993年被採用，稱為IEEE1164。

VHDL除了作為描述模擬用途之外，VHDL也普遍作為CAD系統的設計入門。CAD工具是用來合成VHDL程式碼變成設計電路的硬體實作。

VHDL是一種複雜且精密的語言。



VHDL 的數位訊號表示法

VHDL編譯器會將程式碼轉譯成邏輯電路。


電路的每個邏輯訊號在VHDL中表示為資料物件，其物件可以是許多種類型。

原始的VHDL標準IEEE1076包含**BIT** 類型。

而實際使用時VHDL描寫電路時，訊號也可以是陣列型別，如
BIT_VECTOR、**STD_LOGIC**、 **STD_LOGIC_VECTOR**



Basic Design Flow





Quartus 安裝

下載網址：<https://www.intel.com.tw/content/www/tw/zh/software-kit/868561/intel-quartus-prime-lite-edition-design-software-version-25-1-for-windows.html>

Quartus是FPGA與VHDL硬體描述語言編譯器，它可以識別電路的Verilog或VHDL高級硬體描述語言，也可以讀取指定格式的線路圖，達到邏輯仿真、功能驗證、邏輯綜合等任務。

ModelSim是訊號分析模擬軟體，它提供了多種語言的仿真環境，可以仿真如VHDL、Verilog和SystemC之類的硬體描述語言。



Quartus 安裝

intel FPGA Software Download Center | intel 適用於 Windows 的 Intel® Quartus® Prime Lite Edition Design Software Version 25.1 for Windows | intel 適用於 Windows 的 Intel® Quartus® Prime Lite Edition Design Software Version 25.1 for Windows

intel.com.tw/content/www/tw/zh/software-kit/868561/intel-quartus-prime-lite-edition-design-software-version-25-1-for-windows.html

如果您使用 Intel FPGA 軟體的浮動授權伺服器，則需要升級至最新的授權常駐程式軟體（v11.19.6.0）。英特爾 FPGA 軟件，精簡版，不適用於舊版本的守護程序軟件。您可以從[此連結](#)下載守護程式軟體。

若要尋找支援特定裝置系列的軟體版本：

- 請參閱 [設備支持列表](#)
- 使用 [軟體選擇器](#)

Intel® Quartus® Prime Lite Edition 軟體 25.1 版的嚴重問題和修補程式。
知識庫：搜尋勘誤表。
特定知識產權或產品的問題和答案。

下載項目

安裝程式（建議）

個別檔案

Copyright 授權來源

Intel® Quartus® Prime 安裝程式（建議）

Intel® Quartus® Prime 精簡版安裝程式（SFX）

下載

qinst-lite-windows-25.1std-1129.exe

大小: 32.8 MB
SHA1: cdb25e20da6d3c7823d7690156ebd6edcd28e905

如果出現任何問題，您仍然可以下載必要的檔案並手動安裝。

查看 Intel® Quartus® Prime 安裝程序快速視頻

下載和安裝說明：

- 對於 GUI 模式安裝：
1a. 執行 .exe 檔案。它會自動將檔案解壓縮到您的 TEMP 目錄並啟動安裝程式。
- 對於命令行模式安裝：
1b. 使用 -sp"--target <path>" 選項執行 .exe 檔案，將檔案解壓縮到 <path> 位置。例如：qinst-windows-<ver>.exe -sp"--target c:\quartus_installer"。
1c. 執行 qinst_cli.bat --cli 指令，搭配 --help 執行指令，即可查看說明手冊。

詳細說明

系統要求：
[/tc/zh/zh-tw/requirements](#)




Quartus 安裝

主程式

device support


務必勾選這
兩個項目





安裝USB-Blaster驅動


開啟裝置管理員，在其他裝置中會看到USB-Blaster，對USB-Blaster按滑鼠右鍵選擇Update driver。





安裝 USB-Blaster 驅動

點選 Browse my computer for driver software





安裝 USB-Blaster 驅動


紅框中輸入 C:\altera_lite\25.1std\quartus\drivers\usb-blaster





安裝USB-Blaster驅動


安裝成功後會在通用序列匯流排控制器中看到Altera USB-Blaster





Quartus使用教學


開啟Quartus





Quartus使用教學

File -> New Project Wizard ->Next





Quartus使用教學

工作路徑

專案名稱

設計檔的top-level名稱

New Project Wizard

Directory, Name, Top-Level Entity

What is the working directory for this project?

C:/Users/User/Desktop/test

What is the name of this project?

practice


What is the name of the top-level design entity for this project? This name is case sensitive and must exactly match the entity name in the design file.

practice

Use Existing Project Settings...




Quartus使用教學





Quartus使用教學



這裡可以將你的設計檔加到Project中，還沒有設計檔可忽略此步驟，直接按Next到下一步驟



Quartus使用教學

New Project Wizard

Family, Device & Board Settings

Device Board

Select the family and device you want to target for compilation.
You can install additional device support with the Install Devices command on the Tools menu.

To determine the version of the Quartus Prime software in which your target device is supported, refer to the [Device Support List](#) webpage.

Device family
Family: Cyclone IV E

Device: All

Target device
☐ Auto device selected by the Fitter
☒ Specific device selected in 'Available devices' list
☐ Other: n/a

Show in 'Available devices' list
Package: Any
Pin count: Any
Core speed grade: Any
Name filter:
☒ Show advanced devices

Available devices:

Name	Core Voltage	LEs	Total I/Os	GPIOs	Memory Bits	Embedded multiplier 9-bi
EP4CE115F23B1	1.0V	114480	281	281	3981312	532
EP4CE115F29C7	1.2V	114480	529	529	3981312	532
EP4CE115F29C8	1.2V	114480	529	529	3981312	532
EP4CE115F29C8L	1.0V	114480	529	529	3981312	532
EP4CE115F29C9L	1.0V	114480	529	529	3981312	532
EP4CE115F29I7	1.2V	114480	529	529	3981312	532
EP4CE115F29I8L	1.0V	114480	529	529	3981312	532

< Back Next > Finish Cancel Help

選擇Device family，由於我們使用的DE2-115實驗版上的FPGA是Cyclone IV系列的，選擇**Cyclone IV E**，在左側Filters的地方，要將所有選項選為” Any”任意的，列出所有可以選擇的FPGA Device，再選取DE2-115實驗板所提供之**EP4CE115F29C7**，選取後按Next至下一步驟



Quartus使用教學

New Project Wizard

EDA Tool Settings [page 4 of 5]

Specify the other EDA tools used with the Quartus II software to develop your project.

EDA tools:


Tool Type	Tool Name	Format(s)	Run Tool Automatically
Design Entry/Synthesis	<None>	<None>	☐ Run this tool automatically to synthesize the current design
Simulation	<None>	<None>	☐ Run gate-level simulation automatically after compilation
Timing Analysis	<None>	<None>	☐ Run this tool automatically after compilation
Formal Verification	<None>		
Board-Level	Timing	<None>	
	Symbol	<None>	
	Signal Integrity	<None>	
	Boundary Scan	<None>	

< Back Next > Finish Cancel Help

這是要選擇非Quartus所提供之的EDA tool進行合成與模擬（如modelsim），不過我們目前先應用Quartus所提供者，故忽略此步驟




Quartus使用教學



顯示出此專案的所有資訊，
直接按Finish結束




Quartus使用教學



專案檢視器是以階層式架構表示，圖中的example即表為top-level（最上層電路）的檔案名稱，未來若有使用component整合其他自己設計之電路，即可在此拉下各個電路組件之樹狀階層




Quartus使用教學



若要增加硬體子電路設計，可以使用新增一個 VHDL File 之功能 (File → New → Design Files → VHDL File)，來儲存我們所要新設計的電路




Quartus使用教學



將我們要設計的語法和程式，寫在這視窗中，並存檔。
這是此專案top-level的設計檔example.vhd的內容



Quartus使用教學



切記.vhd檔名要和Entity的名稱一致，此時example為top-level（即主電路專案名稱）



Quartus使用教學

Processing -> Start Compilation

Quartus Prime Lite Edition - C:/intelFPGA_lite/18.1/example - example

File Edit View Project Assignments Processing Tools Window Help

example

Project Navigator Hierarchy

Entity: Instance

Cyclone IV E: EP4CE115F29C7

example

Table of Contents

- Flow Summary
- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
- Fitter
- Flow Messages
- Flow Suppressed Messages
- Assembler
- Timing Analyzer

Tasks

Compilation

Task
✓ Compile Design
✓ > Analysis & Synthesis
✓ > Fitter (Place & Route)
✓ > Assembler (Generate programming file)
✓ > Timing Analysis
> EDA Netlist Writer
Edit Settings
Program Device (Open Programmer)

Compilation Report - example

Flow Summary

<<Filter>>

Flow Status	Successful - Tue Sep 13 12:08:43 2022
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	example
Top-level Entity Name	example
Family	Cyclone IV E
Device	EP4CE115F29C7
Timing Models	Final
Total logic elements	1 / 114,480 (< 1 %)
Total registers	0
Total pins	4 / 529 (< 1 %)
Total virtual pins	0
Total memory bits	0 / 3,981,312 (0 %)
Embedded Multiplier 9-bit elements	0 / 532 (0 %)
Total PLLs	0 / 4 (0 %)



Quartus使用教學

Tasks: Compilation

	Task
✓	▶ Compile Design
✓	> ▶ Analysis & Synthesis
✓	> ▶ Fitter (Place & Route)
✓	> ▶ Assembler (Generate program)
✓	> ▶ Timing Analysis
	> ▶ EDA Netlist Writer
	Edit Settings

Total memory bits 0 / 3,981,312 (0 %)
Embedded Multiplier 9-bit elements 0 / 532 (0 %)
Total PLLs 0 / 4 (0 %)


Find... Find Next

Type	ID	Message
!	292006	Can't contact license server "13239@140.124.182.47" -- this server will be ignored. *****
>		Running Quartus Prime Analysis & Synthesis Command: quartus_map --read_settings_files=on --write_settings_files=off example -c example



Logic Circuit


Tools -> Netlist Viewers -> RTL Viewer





2.9.2 撰寫簡單的VHDL程式碼


考慮圖2.26的邏輯電路。若我們希望撰寫VHDL程式碼表示此電路。



第一步是宣告輸入和輸出訊號，這可由實體(entity)架構完成。

```
Library ieee;
USE ieee.std_logic_1164.all;
ENTITY exercise IS
    PORT( x1,x2,x3 : IN STD_LOGIC;
          f       : OUT STD_LOGIC);
END exercise;

ARCHITECTURE LogicFunc OF exercise IS
BEGIN
    f<= (x1 AND x2) OR (NOT x2 AND x3);
END LogicFunc;
```



一個VHDL程式描述一個邏輯電路的正常結構



實體的輸入和輸出訊號稱為**埠** (port)。埠是指到電子電路的輸入或輸出連結。

每個埠都有關聯的模式(mode)，指定它是輸入(IN)到實體還是從實體輸出(OUT)

訊號名稱必須以字母開頭，且訊號名稱**不能**是VHDL的關鍵字。

電路的功能性必須architecture指定。


VHDL內建支援下列布林運算子：**AND、OR、NOT、NAND、NOR、XOR、XNOR**。

不若C/C+程式語言，VHDL語言中沒有假設任何運算子的優先序，所以在表示式中要使用括號表示運算優先順序。



```
Library ieee;
USE ieee.std_logic_1164.all;
ENTITY exercise IS
    PORT( x1,x2,x3,x4 : IN STD_LOGIC;
          f,g         : OUT STD_LOGIC);
END exercise;

ARCHITECTURE LogicFunc OF exercise IS
BEGIN
    f<= (x1 AND x3) OR (NOT x3 AND x2);
    g<= (NOT x3 OR x1) AND (NOT x3 OR x4);
END LogicFunc;
```





撰寫VHDL程式碼所需注意之處

在學習如何使用VHDL或其他硬體描述語言時，初學者的程式碼常常和電腦程式（如C、C++語言）很相似，包含許多變數和迴圈。

實在很難判斷CAD工具在合成這些程式碼時會產生什麼電路。

一個很好的一般性指導原則是，如果設計者無法直接判斷VHDL程式碼所描述的邏輯電路，則CAD工具也無法合成此電路。

特殊電路的完整VHDL程式碼寫好之後，分析合成工具所產生的結果電路。藉由這個過程，可以學到許多關於VHDL、邏輯電路，以及邏輯合成。



FPGA實驗板燒錄操作說明

Assignment of Device and Pins

首先先進行一次編譯你的VHDL設計project，Processing → Start Compilation

再選擇Assignments → Device叫出設定對話匣

在Family選擇元件類別時選 " Cyclone IV E "，接著選擇選項
Specific device selected in “Available device list，從中選擇
EP4CE115F29C7

再從對話視窗中按下「Pin Planner」(或從Assignments → Pin Planner



Assignment of Device and Pins

Report
Report not available

Groups Report

Tasks

- Early Pin Planning
 - Early Pin Planning...
 - Run I/O Assignment Analysis
 - Export Pin Assignments...
- Pin Finder...
- Highlight Pins
 - I/O Banks
 - VREF Groups
 - Edges

Named: * Edit

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	Strict Preservation
<<new node>>											
in_x2	Input	PIN AC28	5	B5 N2	PIN AB1	2.5 V (default)		8mA (default)			
in_x1	Input	PIN AB28	5	B5 N1	PIN AB2	2.5 V (default)		8mA (default)			
out_f	Output	PIN G19	7	B7 N2	PIN W2	2.5 V (default)		8mA (default)	2 (default)		

Top View - Wire Bond
Cyclone IV E - EP4CE115F29C7

選擇Assignments→Pin Planner，再設定 x1, x2, x3, f的腳位(ex:紅色括號內的Pins)



Assignment of Device and Pins

DE2-115的腳位設定資料可至下列網址下載

https://www.dropbox.com/s/n0m6pegk4duuf3a/DE2_115_User_manual.pdf?dl=0

並在 P.37、P.38可以找到Switch、LED、以及KEY的腳位編號

之後再對照實驗開發板上的原件編號即可



Assignment of Device and Pins

Diagram illustrating the assignment of device and pins for the Terasic DE2-115 development board. The diagram shows a table of pin assignments and a photograph of the board with corresponding components highlighted.

Table 4-2: Pin Assignments for Push-button

Signal Name	FPGA Pin No.	Device	Description
SW[5]	PIN_AC26	Slide Switch[5]	Depending on JP7
SW[6]	PIN_AD26	Slide Switch[6]	Depending on JP7
SW[7]	PIN_AB26		
SW[8]	PIN_AC25	Slide Switch[8]	Depending on JP7
SW[9]	PIN_AB25	Slide Switch[9]	Depending on JP7
SW[10]	PIN_AC24	Slide Switch[10]	Depending on JP7
SW[11]	PIN_AB24	Slide Switch[11]	Depending on JP7
SW[12]			
SW[13]	PIN_AA24	Slide Switch[13]	Depending on JP7
SW[14]	PIN_AA23	Slide Switch[14]	Depending on JP7
SW[15]	PIN_AA22	Slide Switch[15]	Depending on JP7
SW[16]	PIN_Y24	Slide Switch[16]	Depending on JP7
SW[17]	PIN_Y23	Slide Switch[17]	Depending on JP7

Table 4-3: Pin Assignments for LEDs

Signal Name	FPGA Pin No.	Device	Description
KEY[0]	PIN_M23	Push-button	
KEY[1]	PIN_M21	Push-button	
KEY[2]	PIN_N21	Push-button	
KEY[3]	PIN_R24	Push-button	
LEDR[0]	PIN_G19	LED	
LEDR[1]	PIN_F19	LED	
LEDR[2]	PIN_E19	LED	
LEDR[3]	PIN_F21	LED	
LEDR[4]	PIN_F18	LED	
LEDR[5]	PIN_E18	LED	
LEDR[6]	PIN_J19	LED	
LEDR[7]	PIN_H19	LED	
LEDR[8]	PIN_J17	LED	
LEDR[9]	PIN_G17	LED	
LEDR[10]	PIN_J15	LED	
LEDR[11]	PIN_H16	LED	
LEDR[12]	PIN_J16	LED	
LEDR[13]	PIN_H17	LED Red[13]	2.5V

Annotations:


- FPGA晶片腳位編號** (FPGA Chip Pin Numbers): Indicated by a green arrow pointing to the second column of Table 4-2.
- DE2-115開發板之腳位編號** (DE2-115 Development Board Pin Numbers): Indicated by a red arrow pointing to the first column of Table 4-2.

Photograph of the Terasic DE2-115 Board:

- The board features a Terasic IC and an ISSI chip.
- A red box highlights the LED array (LEDR[0] to LEDR[13]).
- A blue box highlights the push-button array (KEY[0] to KEY[3]).
- A yellow box highlights the push-button array (KEY[0] to KEY[3]).



Assignment of Device and Pins




接著要再重新編譯VHDL設計project，
Processing → Start Compilation，使編
譯器將訊號接線於新設定之Pin腳位



Assignment of Device and Pins

重新編譯VHDL project之後，點選Fitter>Pin-Out File

可以看到編譯器已分別將指定訊號，接線於新設定之Pin腳位上






Burn your VHDL design into FPGA

完成設定Pin腳位與編譯之後

選取Tools -> Programmer，呼叫出燒錄視窗


選取Hardware Setup，開啟對話匣，選擇Hardware Settings頁面，
按下Add Hardware按鈕，叫出硬體板設定視窗






Burn your VHDL design into FPGA

叫出硬體板設定視窗後，點選顯示出來可以用的裝置 **USB-Blaster**，如無此選項，則代表缺乏驅動。





Burn your VHDL design into FPGA




設定硬體燒錄裝置後，按 Auto Detect 按鈕測試實驗硬體板連接狀況



Burn your VHDL design into FPGA

如果在上一個畫面file沒有出現檔案，點選Add File，選取要燒錄的編譯好的VHDL Design的.sof電路燒錄檔（xxx.sof）





Burn your VHDL design into FPGA

選取好要燒錄的xxx.sof電路燒錄檔後，確認Device欄位所出現的Device是否為正確的FPGA Device（**EP4CE115F29**）在Program/Configure處打勾，然後就可以按下Start按鈕，將VHDL設計電路燒錄到實驗板的FPGA晶片上



注意：燒錄時，SW19腳位的Switch要往RUN的地方撥



Burn your VHDL design into FPGA

燒錄完成 Progress 會顯示綠色的 100% (Successful)

