

Embedded Vision Intelligent Laboratory

微算機系統 Fall 2026

MICROPROCESSOR SYSTEMS

Instructor : Yen-Lin Chen(陳彥霖)

Dept. Computer Science and Information Engineering

National Taipei University of Technology

ylchen@ntut.edu.tw

微算機系統—使用VHDL設計

第1章 設計概念

DESIGN CONCEPTS



目錄

- 1.1 數位硬體
- 1.2 FPGA 核心優勢與應用
- 1.3 FPGA 發展趨勢
- 1.4 數位硬體設計
- 1.5 邏輯電路設計



介紹

本課程是關於數位邏輯晶片電路設計—電腦的電路即由此構成。

邏輯電路常見於一般常用的產品，例如數位錶、各種家用設備、光碟播放機，以及電子遊戲。亦常見於大型系統，例如電話和電視網路的設備。

大型電路的設計方式方式，主要使用複雜的電腦輔助設計 (computer aided design, CAD) 軟體工具。本書所採用的CAD方法學是根據工業界標準設計語言VHDL。



介紹

邏輯電路是以電子化的方式實作電路，使用積體電路晶片上的電晶體。現代技術可以製造出包含數千萬個電晶體的晶片，例如電腦的處理器。

但是包含數千萬個電晶體的晶片並不容易。只有使用高度組織化的設計技巧，才可能成功地掌握大尺寸邏輯電路的高複雜度。

本章將介紹這些技巧，但首先我們將說明建構邏輯電路所需的硬體技術。



1.1 數位硬體 Digital Hardware



1823	發現矽(Silicon)	
1904	第一個二極體真空管 (Diode Vacuum Tube)	John Ambrose Fleming
1947	第一個電晶體 (Point-Contact Transistor)	Bardeen, Brattain and Shockley at Bell Lab
1958	第一個積體電路 (IC)	Jack Kilby at T.I.




第一個電晶體:點接觸電晶體



source: <http://clinton4.nara.gov/media/jpg/replica-of-first-transistor.jpg>



Received the Nobel Prize in Physics 1956

Photo courtesy: Lucent Technologies Inc.





第一個IC



Kilby

Photo courtesy: Texas Instruments

Received the Nobel Prize in Physics 2000




沒有發明電晶體的話



Pentium 4的大小會是 ~

無線手機的大小將會像 ~



ATLAS (2700個真空管)

真空管計算機



=



華盛頓紀念碑(白宮南面)
(高度169公尺)

Source: K. S. Huang, UMC



電晶體的尺寸是由**閘級長度** (gate length) 決定。

effective length of the distance in the near-surface region of Si substrate between edges of the **drain** and **source** regions in the field effect transistor (including MOSFET and CMOS).

數位硬體的設計者必須設計可以實作在單晶片上的邏輯電路，以及設計將許多晶片置於其上的**印刷電路板** (printed circuit board, PCB)。

1960 -> transistors + resistors

1970 -> a small microprocessor on a single chip.

Early 1990 -> microprocessor manufactured with a few million transistors

Late 1990 -> a chip contain more than 10 million transistors

2012 -> a chip contain more than 1 billion transistors

2018 -> a chip contain more than 18.9 billion transistors (Nvidia GTX2080)

2019 -> a chip contain more than 2 trillion transistors (Samsung's eUFS)

2020 -> a chip contain more than 28.3 billion transistors (Nvidia RTX3090)

2025 -> a chip contain more than 92 billion transistors (Nvidia RTX5090)



評估報告的實例

(Semiconductor Industry Association)

Specification/year	1997	1999	2001	2003	2006	2009	2012
Feature size (micron)	0.25	0.18	0.15	0.13	0.1	0.07	0.05
Supply voltage (V)	1.8-2.5	1.5-1.8	1.2-1.5	1.2-1.5	0.9-1.2	0.6-0.9	0.5-0.6
Transistors/chip (millions)	11	21	40	76	200	520	1400
DRAM bits/chip (mega)	167	1070	1700	4290	17200	68700	275000
Die size (mm ²)	300	340	385	430	520	620	750
Global clock freq. (MHz)	750	1200	1400	1600	2000	2500	3000
Local clock freq. (MHz)	750	1250	1500	2100	3500	6000	10000
Maximum power/chip (W)	70	90	110	130	160	170	175

YEAR OF PRODUCTION	Edition	2024	2025	2027	2029	2031	2033	2035	2037	2039
Logic industry "Node Range" Labeling	Updated	"3nm" Enhanced	"2nm"	"1.4nm"	"A10 eq"	"A7 eq"	"A5 eq"	"A3.5 eq"	"A2.5 eq"	"A1.8 eq"
Vdd (V)	Updated	0.70	0.65	0.60	0.60	0.60	0.60	0.60	0.60	0.60
NAND2-eq gate count (Mgates/mm ²)		19	27	34	43	57	64	153	306	459
L3 cache SRAM density (Mbits/mm ²)		33	40	43	45	77	77	81	81	81
SoC footprint area target - AI Inference (mm ²)		90	108	130	156	187	187	187	187	187
CPU frequency (GHz)	Updated	3.10	3.39	3.51	2.94	4.17	3.93	4.18	3.99	3.82
MAC frequency (GHz)	New	1.80	1.97	2.04	1.71	2.42	2.28	2.42	2.32	2.22



1.1.1 標準晶片 Standard Chips


市面上許多晶片是實作一些常用的邏輯電路，稱之為標準晶片。

因為它們通常在功能和實體組態上遵循公認的標準。


直到1980年代早期，以標準晶片(如74系列)來建構邏輯電路是非常普遍的。然而，隨著積體電路技術的進步，在PCB上使用許多低功能性的晶片**浪費許多空間**，變得很**沒有效率**。

標準晶片的另一個缺點是，每個晶片的**功能是固定的**無法改變。


74LS02
NOR



74LS00
NAND



74LS04
NOT






1.1.2 客製晶片 Custom-Designed Chips

首先要設計晶片內的邏輯電路，而後選擇適當的技術來實作晶片。最後，由具備製造設備的公司來製造晶片。此方法稱為客製 (custom) 或半客製設計 (semi-custom design)，而這些晶片稱為客製 (custom) 或半客製晶片 (semi-custom chip)。這種晶片通常用於特定應用，因此有時又稱為特定應用積體電路 (application-specific integrated circuit, ASIC)。

客製晶片主要的優點是其設計可以針對特定功能作最佳化，因此通常會有較好的效能。



針對特定功能的ASIC晶片



Google TPU



Tesla FSD chip



1.1.3 可程式邏輯元件


Programmable Logic Devices

相對於固定功能的標準晶片，也有由使用者實作各種不同邏輯電路的晶片。這些晶片的架構一般包含可程式開關 (programmable switch)，使晶片內部的電路可以設定成各種不同的組態。

設計者可以藉由選擇正確的開關組態，來實作任何所需的特殊功能。這些開關是由使用者所程式控制，而不是在晶片製造時。這些晶片稱為可程式邏輯元件 (programmable logic device, PLD)



PLD分類



特性	SPLD	CPLD	FPGA
電路規模	小	中	大
邏輯結構	邏輯閘陣列 (AND/OR)	多個邏輯方塊 (Macrocells)	查表法 (LUT)
主流記憶體	EEPROM/Flash	Flash	SRAM
斷電資料保存	O	O	X (需外部載入)



最複雜的PLD種類之一為場域可程式邏輯閘陣列 (field-programmable gate array, FPGA)。




場域可程式邏輯閘陣列晶片 (Altera公司)




1.3 FPGA 優勢與應用

以 AI 為基礎的商業模式迅速增加






然而，摩爾定律趨緩，
亟需新系統及平台支援AI演算法的運算






FPGA的核心優勢


1 靈活可配置、可編程




2 高性能、低功耗的晶片架構設計



3 靈活支援低比特運算



4 端到端、低延遲




5 具可拓展性的豐富產品系列





硬體的可程式化性成就更高性能的架構





OTA 矽晶片和動態功能

> OTA 矽晶片

- OEM 廠商需要更新OTA以達成如Automated Driving等新興應用的創新升級
- 賽靈思與其他SoC廠商一樣可提供軟體，但更可提供OTA矽晶片的硬體




> 動態功能 (Dynamic Function eXchange, DFX)

- 透過同一個FPGA以運用互斥功能
- 例如：Driver monitoring 與 Valet Parking
- 分時多工 (Time-multiplexing) 硬體需要用更小的FPGA
- 用更少的矽晶片達到降低系統成本與尺寸縮減





邊緣運算人工智慧解決方案





Xilinx賽靈思人工智慧模型庫 - 視訊影像分析

> 物體偵測

- >> 車輛、行人、自行車騎士

> 行人屬性 (Attribute) 識別

- >> 5種二分法屬性：性別、是否配戴帽子、是否背後背包、手提包、其他包包
- >> 2種多類別屬性：上半身顏色、下半身顏色

> 車輛屬性 (Attributes) 識別

- >> 車款、顏色

> 車輛 logo 偵測

> 車輛品牌識別

> 車牌偵測與識別

> 追蹤

- >> 單一物品追蹤
- >> 多種物品追蹤



Face Det/Recognition



Object Detection




Pedestrian Attributes Recognition



Car Attributes Recognition




輔助駕駛 / 自動駕駛運算平台解決方案









輔助駕駛/ 自動駕駛的應用領域






輔助駕駛/ 自動駕駛的應用領域






輔助駕駛/ 自動駕駛的應用領域

Input





輔助駕駛／自動駕駛的應用領域





1.4 FPGA 發展趨勢

Von Neumann 架構浮現資料讀取的瓶頸


Today's Computer Chip

Von Neumann architectures

separation between program execution and data storage



Bottleneck Phenomenon




CPU操作速度
Fast

記憶體讀寫速率
Slow

Solution: Cache、HBM...

Memory Bandwidth:

是指從電腦系統記憶體中讀取或寫入資料的速率




CPU的進步速度遠遠超過了記憶體



HBM (高頻寬記憶體)


Traditional

AMD Radeon R9 290X 顯卡




HBM vs GDDR5

大幅節省空間 (HBM 省下94%面積)



Cos: 大面積、拉線長

HBM




2.5D Package



Computing in Memory (CIM)

記憶體內運算

- 直接在記憶體中進行運算。
- 記憶體具備執行高效能運算的能力=>減少資料搬移=>達成更高表現與更低功耗






CIM for AI and ML
Need large amounts of data and high-performance computing!!



Computing in Memory (CIM)

記憶體內運算



- 1T1R cells at each layer
- Demonstrated basic functionality of XNOR operation as CIM for binary neural network (BNN) AI applications.

- J. Wu, F. Mo, T. Saraya, T. Hiramoto and M. Kobayashi, "A Monolithic 3-D Integration of RRAM Array and Oxide Semiconductor FET for In-Memory Computing in 3-D Neural Network," in *IEEE Transactions on Electron Devices*, vol. 67, no. 12, pp. 5322-5328, Dec. 32 2020.




新時代 FPGA：Chiplet 驅動的產業趨勢

為解決 Von Neumann Bottleneck，引入 HBM 運算，Chiplet 成為了最佳解法。

Chiplet 的核心概念：


把不同功能晶粒（CPU、GPU、FPGA、AI Accelerator、記憶體、I/O）拆成小晶粒，透過高速互連整合成一個大系統。



Chiplet 架構示意圖



Chiplet封裝技術逐漸演變為 3D封裝






Data Center AI Server

- AI Server 由 CPU / GPU / AI Accelerator / HBM 組成
- FPGA 不一定是主力運算核心，但它常作為 AI server 中的可重構加速單元或 SmartNIC 模組。

An AI server is made up of numerous integral components.

Illustrative breakdown of one AI server within the racks of the server room



¹Double data rate random-access memory.

²High-bandwidth memory.

³Not-and* memory.



Data Center AI Server

在 AI Server 裡，FPGA
通常不會取代 GPU。
它會出現在三個地方：


① 當作獨立加速卡

用途：

- AI inference 加速
- 影像前處理
- 資料壓縮
- 加密
- 自訂 pipeline

An AI server is made up of numerous integral components.

Illustrative breakdown of one AI server within the racks of the server room



¹Double data rate random-access memory.

²High-bandwidth memory.

³Not-and* memory.



Data Center AI Server

② 當 SmartNIC / DPU

用途：

封包處理

Load balancing


AI inference 前處理

網路 offload

FPGA 常出現在Interconnect，
是現在資料中心 FPGA 最熱門的位置。

An AI server is made up of numerous integral components.

Illustrative breakdown of one AI server within the racks of the server room



¹Double data rate random-access memory.

²High-bandwidth memory.

³Not-and* memory.



Data Center AI Server

③ 當 Chiplet 整合進 SoC

用途：


可重構邏輯區

特定 workload 加速

特定層加速

這是比較前沿的設計。

可重構邏輯 Chiplet (FPGA-style region)





1.4 數位硬體設計

Design of Digital Hardware



基本設計迴圈 Basic Design Loop




圖1.4 基本研發迴圈。



1.4.1 數位硬體單元設計

Design of a Digital Hardware Unit(cont'd)

定義板上每一顆晶片的實體位置，以及晶片之間的連接線。我們稱此步驟為PCB的**實體設計**(physical design)。

為了區別只考慮電路功能的模擬和只考慮時間行為的模擬，我們通常稱之為**功能性模擬** (functional simulation) 和**時序模擬** (timing simulation)。




圖1.6 邏輯電路的設計流程。




圖1.7 完整的PCB研發。



1.5 本課程的邏輯電路設計

Logic Circuit Design in This Book

PLD——也就是目前廣泛使用在數位硬體產品的兩種元件。

- 複雜可程式邏輯元件 (complex programmable logic device, CPLD)
- 場域可程式邏輯閘 (field-programmable gate array, FPGA)。





FPGA System Design using VHDL

