



微算機系統 2026

MICROPROCESSOR SYSTEMS

Instructor : Yen-Lin Chen(陳彥霖)

Dept. Computer Science and Information Engineering

National Taipei University of Technology

ylchen@ntut.edu.tw



實驗二： 多位元加法器 & 多位元減法器設計

組合電路設計流程 & 階層化設計



繳交規定

- 作業繳交項目：
 - 小組專案報告(P.4有詳細規定)
 - 各小組指派一位同學上傳就好。
 - **以 pdf 格式繳交，格式錯誤等同未繳交**
 - 個人報告
 - 個人心得(150字)
 - 工作內容與自評貢獻度(與組員加起來須等於100%)
 - 每位同學都一定要繳交
 - **以 pdf 格式繳交，格式錯誤等同未繳交**
- 專案驗收的期限為 **3/18 (三)課程結束前**
- 小組及個人報告的繳交期限為 **3/20(五)23:59前**



小組專案內容

- 目標一、目標二分兩個資料夾放
 - 專案名.qsf
 - 專案名.qpf
 - 專案名.vhd(硬碟映像檔)
 - db(資料夾)
- 封面：第幾次實驗、組別、班級學號姓名、日期
- 實驗內容
- 實驗過程及結果
- 程式碼(目標一為基本題，目標二為進階題)



繳交規定

- 小組專案報告與個人報告繳交期限：3/20(五) 23:59以前上傳至北科i學園PLUS→作業
- 實驗、報告遲交一週內打8折，第二週打6折
- 遲交日期截止之後不接受補交報告
- 繳交方法：
 - 請同學上傳作業時將資料夾壓縮成一個zip上傳到北科i學園PLUS。Zip的檔名為“組別XX.zip”（XX為組別號碼），資料夾內需含有實驗專案及實驗報告(Word檔)。



個人報告內容

- 心得（每個組員最少150字、中英文皆可）
- 組員貢獻比例及工作內容(組員%數加總必須等於100%)




配分方式

- 實驗驗收 70%(實驗目標一 50%、實驗目標二 20%)
- 小組報告 20%
- 個人報告 10%
- 小組報告中封面缺少內容(學號姓名)扣3分，缺少實驗內容、程式碼、心得、組員貢獻比例各扣4.5分，缺少實驗過程及結果扣9分，實驗過程及結果和心得不完整會依照狀況扣分，最多扣至該項目0分。
- 實驗專案不完整或抄襲者會依照狀況扣分，**最高扣70分**。



基本概念

- 組合邏輯電路 (Combination Logic Circuit)：主要在於它的輸出只受輸入函數的控制，而不受先前輸入及 狀態記憶影響。
- 下圖為組合邏輯電路之概念圖






組合邏輯電路的設計流程

1. 需求敘述：將所需問題加以闡述說明。
2. 分析：將需求加以分析並以真值表描述輸入與輸出的關係，然後再由真值表導出布林函數。
3. 布林函數化簡：將找出來的布林函數加以化簡成最簡式，藉以縮減邏輯閘的使用。
4. 撰寫VHDL程式碼。
5. 實驗。




多位元加法器電路之設計

- 設計一個8 bit (1bit符號 7bit有效位元) 多位元加法器，輸入腳位為A7、A6、A5、A4、A3、A2、A1、A0、B7、B6、B5、B4、B3、B2、B1、B0而二補數加法器的輸出為S7、S6、S5、S4、S3、S2、S1、S0(二進位)，要將二進位轉換為十六進位並用七段顯示器顯示出結果。





全加器電路圖





真值表

輸入			輸出	
cin	a	b	cout	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



布林等式

- 利用真值表寫出對等的布林等式並化簡。

$$s_i = x_i \oplus y_i \oplus c_i$$

$$c_{i+1} = x_i y_i + x_i c_i + y_i c_i$$



VHDL參考程式架構

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.all; ← Use宣告區&標準定義宣告庫


ENTITY example IS
PORT(
    A: in std_logic_vector(7 downto 0);
    B: in std_logic_vector(7 downto 0);
    S: in std_logic_vector(7 downto 0));
END example;

ARCHITECTURE a OF example IS
    SIGNAL C: std_logic_vector(7 downto 0);
BEGIN
    (output pins)<=(input pins)
    (signals)<=(input pins)
    (output pins)<=(signals)
END a;
```

- STD_LOGIC表現的型態是實際數位電路 在輸入或輸出位準所呈現的邏輯特性，它比BIT訊號所能描述的邏輯特性更為真實 且完整。STD_LOGIC為BIT的強化訊號型別，可以與BIT互換。
- Signal指令式宣告電路內部自行 使用的訊號，因為這類訊號沒有 傳送到電路的外部界面，所以通 常我們都在架構 (architecture)中 宣告它。



電路設計



合併加法器／減法器單元。



Package與Component教學

- 第一步：建立邏輯電路
 - 將需要用到的輸入輸出做定義。
 - 建立需要實現的邏輯電路。
 - 以 fulladd.vhd 為範例，此步驟需要建立一個獨立檔，內容如下

```
1  library ieee;  
2  use ieee.std_logic_1164.all;  
3  
4  entity fulladd is  
5  port( Cin,x,y : in std_logic;  
6       s,Cout : out std_logic);  
7  end fulladd;  
8  
9  architecture func of fulladd is  
10 begin  
11     s <= x xor y xor Cin;  
12     Cout <= (x and y) or (Cin and x) or (Cin and y);  
13 end func;
```




Package與Component教學

- 第二步：建立 Component

將定義好的 PORT 部分填入 Component 中。

此時的 Component 會是一個類似 Class 的存在，具有變數定義與 函式功能。

在主程式中使用相當於建立一個 Class object，用 “port map” 來呼叫 Component 中要使用的函式。

可以執行 Component 底下的邏輯電路功能。

```
component fulladd
  port( cin,x,y : in std_logic;
        s, Cout : out std_logic);
end component;
```




Package與Component教學

- 第三步：建立 Package
 - 將 Component 包成 Package。
 - Package 建立完成後會是一個類似 C++ 中 “.h” 檔的存在。
 - 建立完後要使用 Use 來匯入 Package，使得主程式可以使用在 Package 中定義好的函式（邏輯電路）。
 - 以 lab2_package.vhd 為範例，第二、三步驟需要建立一個獨立檔，內容右圖：

```
1  LIBRARY ieee ;
2  USE ieee.std_logic_1164.all ;
3  package lab2_package IS
4  component fulladd
5  PORT ( Cin, x, y : IN STD_LOGIC ;
6        s, Cout : OUT STD_LOGIC ) ;
7  END component fulladd;
8
9  component hex
10 port (sw0,sw1,sw2,sw3,sw4,sw5,sw6,sw7: in std_logic;
11       a1,b1,c1,d1,e1,f1,g1,a2,b2,c2,d2,e2,f2,g2: out std_logic);
12 END component hex;
13 END lab2_package;
```




Package與Component教學

- 第四步：將 Package 匯入主程式
 - 使用 Quartus Prime 的 “use work.Package名稱” 語法來匯入 Package。
 - 這裡的 “use” 語法可以想成是 C++ 中的 “include”。
 - 匯入完成後就可以使用定義好的邏輯電路函式。

```
3 use work.lab2_package.all;
```




Package與Component教學


- 第五步：匯入主程式的函數使用
 - 先命名該步驟的 label（以圖中的 stage0：為例）。
 - 若在使用相同 package 的情況下不定義 label 會被認為是重複定義，而出現 syntax error。
 - 語法使用“port map”將主程式定義的輸入對應到邏輯電路中的輸入。
 - 以 main.vhd 為範例，第四、五步驟要在主程式中執行，內容如下。

```
stage0: fulladd port map (C(0),X(0),Y(0),S(0),C(1));  
stage1: fulladd port map (C(1),X(1),Y(1),S(1),C(2));  
stage2: fulladd port map (C(2),X(2),Y(2),S(2),C(3));  
stage3: fulladd port map (C(3),X(3),Y(3),S(3),C(4));  
stage4: fulladd port map (C(4),X(4),Y(4),S(4),C(5));  
stage5: fulladd port map (C(5),X(5),Y(5),S(5),C(6));  
stage6: fulladd port map (C(6),X(6),Y(6),S(6),C(7));  
stage7: fulladd port map (C(7),X(7),Y(7),S(7),Cout);
```




Top-Level 設定說明


- 下拉選單選取Files





Top-Level 設定說明


- 對專案使用的.vhd檔按滑鼠右鍵，選取“Set as Top-Level Entity”





Top-Level 設定說明

- 透過下拉選單回到Hierarchy，於編譯後即可看到使用於專案中的Component及其label



Project Navigator			Hierarchy			
Entity:Instance		Logic Cells	Dedicated Logic Registers			
Cyclone IV E: EP4CE115F29C7						
abc lab2		30 (0)	0 (0)			
abc fulladd:stage0		1 (1)	0 (0)			
abc fulladd:stage1		2 (2)	0 (0)			
abc fulladd:stage2		2 (2)	0 (0)			
abc fulladd:stage3		2 (2)	0 (0)			
abc fulladd:stage4		2 (2)	0 (0)			
abc fulladd:stage5		2 (2)	0 (0)			
abc fulladd:stage6		2 (2)	0 (0)			
abc fulladd:stage7		3 (3)	0 (0)			
abc hex:stage8		14 (14)	0 (0)			



目標一：多位元加法器



實驗目標一 多位元加法器

1. 以1-bit之全加器為基礎，將上述之8-bit多位元加法器邏輯函數以 Package 與 component 語法包裝，之後以實驗板上兩顆七段顯示器及LED燈來呈現結果
2. 測試時，將以指撥開關輸入，並由兩顆七段顯示器及LED呈現運算結，輸入及結果皆為無號數，範圍為0~FF(需偵測Overflow，Overflow時亮LED燈)
3. 禁用 IF和SWITCH語法，請以加法器(邏輯閘)方式實現，使用其他方式酌以扣分



指定腳位

右表僅為範例

可自行選擇腳位

Name	Pin Location
A0	PIN_AB28 (SW[0])
A1	PIN_AC28 (SW[1])
A2	PIN_AC27 (SW[2])
A3	PIN_AD27 (SW[3])
A4	PIN_AB27 (SW[4])
A5	PIN_AC26 (SW[5])
A6	PIN_AD26 (SW[6])
A7	PIN_AB26 (SW[7])
B0	PIN_AC25 (SW[8])
B1	PIN_AB25 (SW[9])
B2	PIN_AC24 (SW[10])
B3	PIN_AB24 (SW[11])
B4	PIN_AB23 (SW[12])
B5	PIN_AA24 (SW[13])
B6	PIN_AA23 (SW[14])
B7	PIN_AA22 (SW[15])

Name	Pin Location
a0 (HEX0[0])	PIN_G18
b0 (HEX0[1])	PIN_F22
c0 (HEX0[2])	PIN_E17
d0 (HEX0[3])	PIN_L26
e0 (HEX0[4])	PIN_L25
f0 (HEX0[5])	PIN_J22
g0 (HEX0[6])	PIN_H22
a1 (HEX1[0])	PIN_M24
b1 (HEX1[1])	PIN_Y22
c1 (HEX1[2])	PIN_W21
d1 (HEX1[3])	PIN_W22
e1 (HEX1[4])	PIN_W25
f1 (HEX1[5])	PIN_U23
g1 (HEX1[6])	PIN_U24

Name	Pin Location
led (LEDR[0])	PIN_G19



目標二：多位元減法器



實驗目標二 多位元減法器

1. 以1-bit之全加器為基礎，將上述之8-bit多位元減法器邏輯函數以 Package 與 component 語法包裝
2. 測試時，將以指撥開關輸入，並由兩顆七段顯示器及LED呈現運算結果，本題以輸入為無號數、計算結果為有號數(包含負號燈共9位元)為測試目標
3. 若數值為負數時點亮起負號燈，轉換2的補數結果為正數顯示
EX：x=5 y=7， $x - y = -2$ 原本會顯示為FE，但現在顯示02並亮起負號燈
4. 範圍為 -FF~FF
5. 禁用 IF和SWITCH語法，請以加法器(邏輯閘)方式實現，使用其他方式酌以扣分



指定腳位

DE2-115的腳位設定資料可至下列網址下載

https://www.dropbox.com/s/n0m6pegk4duuf3a/DE2_115_User_manual.pdf?dl=0

並在 P.37、P.38可以找到Switch、LED、以及KEY的腳位編號

之後再對照實驗開發板上的原件編號即可