

個人心得報告

本次 Lab 09 實驗中，我主要負責小組報告撰寫、簡報製作與技術規格說明的彙整。為了將 CPU 的架構與運作邏輯以最具條理的方式呈現，我仔細研讀了承諭編寫的 VHDL 核心程式碼，分析其硬體描述的實作細節，並將其轉化為具體的系統規格文件。

在報告製作的過程中，我系統化地剖析了 CPU 的資料流向。我詳細說明了 LOAD Rs 指令與 MOVE Rs, Rt 指令在硬體上的運作機制，並針對本次新增的算術指令（ADD、AND、SLT、SUB A-B、DIV、SUB B-A）進行深入的資料路徑分析。以除法（DIV）指令為例，資料經由自訂的 udiv8 函數進行 procedural 還原除法模擬，計算出的商即時輸出至 Bus_val，並在時脈正緣時寫入 Rs。我將這些複雜的運算邏輯與多路選擇器選取路徑繪製成清晰的資料路徑圖，並在報告中對暫存器檔案的讀寫機制、匯流排的選擇邏輯進行了說明。

此外，我也詳細記錄了七段顯示器解碼模組（hex_to_7seg）與 FPGA 各輸出埠的對照關係（如 HEX0-HEX1 顯示 Bus 數值，HEX2-HEX5 顯示暫存器狀態）。這次的報告製作不僅培養了我技術文件的撰寫與架構視覺化的能力，更迫使我從宏觀的系統層面去理解處理器中控制單元與資料路徑之間的協同運作。這對於我理解計算機組織結構有著極大的助益，也為未來的專案合作奠定了良好的基礎。

工作分配表

學號	姓名	比重	工作項目
113590051	楊承諭	65%	小組專案製作與測試
113590017	黃楷程	35%	小組報告製作