

個人心得報告

本次 Lab 09 主要學習在先前簡易 CPU 的基礎上，擴充算術與邏輯運算指令，包括加法 (ADD)、邏輯與 (AND)、小於置位 (SLT)、減法 (SUB A-B 與 SUB B-A) 以及無號數除法 (DIV)。此設計使得處理器具備了基本的算術邏輯單元 (ALU) 功能。在 VHDL 實作中，我特別設計了組合邏輯的匯流排架構。不同於一般同步寫入後才觀察結果的設計，當前指令的 ALU 計算結果會即時反應在 Bus_val 上，並透過七段顯示器 HEX0 與 HEX1 即時呈現。這讓使用者在按下 KEY[0] 手動時脈按鍵之前，就能先預覽即將寫入目標暫存器 Rs 的運算結果，極大地提升了實機偵錯的便利性。

在除法指令的實作中，我們引入了自訂的八位元無號數除法函數 udiv8，其內部演算法本質上是 procedural 的還原除法 (Restoring Division) 模擬。我們在函數中實作了除以零 (Division-by-zero) 的防護機制：當除數為零時，自動回傳 0xFF 作為哨兵值 (Sentinel)，以確保系統運作的穩定性。這次實驗讓我深刻體會到如何將演算法與硬體暫存器傳輸級 (RTL) 邏輯進行結合，特別是在處理多功能 ALU 的資料多路選擇與狀態控制上，收穫了寶貴的實務設計經驗。

工作分配表

學號	姓名	比重	工作項目
113590051	楊承諭	65%	小組專案製作與測試
113590017	黃楷程	35%	小組報告製作