

微算機系統 2026

MICROPROCESSOR SYSTEMS

Instructor : Yen-Lin Chen(陳彥霖)

Dept. Computer Science and Information Engineering

National Taipei University of Technology

ylchen@ntut.edu.tw



實驗六：移位除法器之狀態機



繳交規定

- 作業繳交項目：(P.4, P.5有詳細規定)
 - 小組專案報告
 - 各小組指派一位同學上傳就好
 - 以 PDF 格式繳交，格式錯誤等同未繳交
 - 個人報告
 - 每位同學都一定要繳交
 - 以 PDF 格式繳交，格式錯誤等同未繳交
- 專案驗收的期限為5/18(一)課程結束前
- 小組及個人報告的繳交期限為5/20(三)的23:59前



小組專案內容

- 目標一用一個資料夾放，內有
 - 專案名.qsf
 - 專案名.qpf
 - 專案名.vhd (程式檔)
- 專案報告(PDF格式)
 - 封面：第幾次實驗、組別、班級學號姓名、日期
 - 實驗內容
 - 實驗過程及結果
 - 程式碼



個人報告內容

- 心得以PDF格式繳交
- 每個組員最少150字、中英文皆可
- 組員貢獻比例及工作內容(組員%數加總必須等於100%)



繳交規定

- 小組專案報告與個人報告繳交期限：**5/20(三) 23:59**以前上傳至北科i學園 PLUS→作業
- 報告遲交一週內打8折，第二週打6折
- 之後不接受補交報告
- 繳交方法：請同學上傳作業時將資料夾壓縮成一個zip上傳到北科i學園 PLUS。Zip的檔名為“組別XX.zip”(XX為組別號碼)，資料夾內需含有實驗專案及實驗報告(PDF檔)。






配分方式

- 小組報告 20%
- 個人報告 10%
- 報告扣分標準
 - 封面內容(學號、姓名)：扣3分
 - 缺少實驗內容、程式碼、心得、組員貢獻比例：各扣4.5分
 - 缺少實驗過程及結果：扣9分
 - 實驗過程及結果和心得不完整會依照狀況扣分，最高扣到該項目的上限分數
- 實驗專案不完整或抄襲者會依照狀況扣分，最高扣70分。



狀態機基本概念(Cont.)



圖一、決策、條件敘述符號




實驗目標 基本FSM狀態機

- 如圖四，請設計出一個基於除法器狀態，並以clock進行可觸發的六個狀態之狀態機。
- 必須透過TYPE設定State_type進行狀態切換來實現，完成本實驗目標。
- 狀態機使用Mealy或Moore狀態機皆可。
- 測試時，以按鈕改變clock觸發事件並以 ω (output function) 來切換輸入信號。
- 輸出需以3bit 顯示現在狀態。



實驗目標 基本FSM狀態機

- 本次實驗為除法器流程之狀態機架構實作。
- 目的在於用狀態機的方式讓同學們了解除法器的條件判斷流程與實行方法。



S0. Place **Dividend** in **Remainder**

W=1

S1. **Subtract Divisor register** from **Remainder register**, and place the result in **Remainder register**

Remainder $\geq$ 0 Test Remainder Remainder $<$ 0

S2a. Shift **Quotient** register to left, setting new rightmost bit to 1

S2b. **Restore** original value by adding **Divisor** to **Remainder**, place sum in **Remainder**, shift **Quotient** to the left, setting new least significant bit to 0

S3. Shift **Divisor** register right 1 bit

9th repetition?

No: $<$ 9 repetitions

Yes: 9 repetitions


S4. Done

Example: 0111 / 0010

Quot.	Divisor	Remainder
0000	<u>0010</u> 0000	00000111 (S)
		11100111 (1)
0000		00000111 (2b)
0000	<u>0001</u> 0000	00000111 (3)
		11110111 (1)
0000		00000111 (2b)
0000	<u>0000</u> 1000	00000111 (3)
		11111111 (1)
0000		00000111 (2b)
0000	<u>0000</u> 0100	00000111 (3)
		00000011 (1)
0001		<u>000000</u> 11 (2a)
0001	<u>0000</u> 0010	00000011 (3)
		00000001 (1)
00011		<u>000000</u> 01 (2a)
0011	<u>0000</u> 0001	00000001 (3,D)



除法器－狀態圖



圖四、狀態圖



實驗要求及配分

- 可使用GENERIC以及PROCESS內之FOR LOOP
- 完成 FSM 狀態機可得 70% (顯示結果於LED上)
- 實驗報告 30%



除法器－狀態圖目前狀態與輸入表

輸入 目前狀態	W=0	W=1
Start	繼續在Start狀態等待	開始執行到S1狀態
S1	餘數大於等於0，到S2a	餘數小於0，到S2b
S2a	Don't care 到S3	Don't care 到S3
S2b	Don't care 到S3	Don't care 到S3
S3	還沒做完到S1	做完到S4



ENTITY

```
library ieee;  
use ieee.std_logic_1164.all;  
use ieee.std_logic_unsigned.all;  
entity FSM is  
    port(  
        clk, reset, w : in std_logic;  
        output: out std_logic_vector(2 downto 0)  
    );  
end;  
architecture logicFun of FSM is  
begin  
end;
```



指定腳位

Name	Pin Location
w	PIN_AB28 (SW[0])
Reset	PIN_AC28 (SW[1])
Clock	PIN_M23 (KEY[0])
Output[0]	PIN_F19 LED[1]
Output[1]	PIN_E19 LED[2]
Output[2]	PIN_F21 LED[3]