Kapitel 13

Analog Digital Konverter

13.1 Wirkungsweise

Eine Analog Digital Wandlung kann man sich in mehrere Abschnitte unterteilt vorstellen:

- Das zu verarbeitende physikalische Signal wird oft in eine Spannung umgewandelt, oder es liegt bereits als Spannungssignal vor.
- Zur **Quantisierung** wird das Signal in ein zeitdiskretes Signal umgewandelt. Dazu werden Sample- and Hold-Schaltungen verwendet.
- Der kontinuierliche Signalbereich der analogen Größe wird für die Wertdiskretisierung in eine bestimmte Intervallanzahl unterteilt. Bei vielen Anwendungen erfolgt die Aufteilung der Intervalle gleichmäßig über den Bereich verteilt, ansonsten wird eine Quantisierungskennlinie vorgegeben.
- Für die Anzahl der möglichen Intervalle wird meist eine Zweierpotenz einer natürlichen Zahl gewählt. Das analoge, zeitdiskrete Signal kann dann in ein wertdiskretes umgewandelt werden.
- Anschließend kann die **Codierung** erfolgen. Dazu wird dem zeit- und wertdiskreten Signal eine eindeutige Zahl (ein Codewort) zugeordnet.
- Ein zeit- und wertdiskretes Signal wird auch als **Digitalsignal** bezeichnet.

Die Bitanzahl wird auch in diesem Kapitel mit n bezeichnet, sie bestimmt die **Auflösung**. Die Anzahl der möglichen Zustände ergibt sich damit zu 2^n .

Wählt man zunächst nur positive Werte am Ausgang, so ergibt sich:

$$D = d_{n-1} \cdot 2^{n-1} + d_{n-2} \cdot 2^{n-2} + \dots + d_k \cdot 2^k + \dots + d_0 \cdot 2^0$$
(13.1)

Die kleinste Amplitudenstufe im Analogen wird wieder als a bezeichnet, welche im Digitalen einem LSB entspricht. Eine Codewortstelle von D, an der Stelle i mit d_i bezeichnet, kann im Dualsystem entweder eine 0 oder eine 1 annehmen. Das höchstwertige Bit, das MSB, ist hier d_{n-1} , das LSB d_0 . Insgesamt ist das Codewort n Stellen lang, es gibt $N = 2^n$ verschiedene Möglichkeiten, mit einem Wertebereich von

$$0 < D < N - 1 = 2^n - 1 \tag{13.2}$$

Ähnlich wie beim unipolaren DAC ist hier also das niedrigste Codewort die 0, und das höchste $2^n - 1$.

Daraus ergibt sich eine idealisierte Übertragungsfunktion:




Abbildung 13.1: ADC mit einer Auflösung von 3 Bit.

Bei manchen ADC-Herstellern ist die Kennlinie um ein halbes Intervall nach rechts verschoben.

13.2 Charakteristische Kenngrößen

Am häufigsten verbreitet sind Analog Digital Konverter in der Audiotechnik zur Wandlung und anschließender Speicherung bzw. Übertragung von Musik- und Sprachsignalen. In diesem Anwendungsgebiet ist die genaue Feststellung der absoluten Amplitudenwerte oft nicht das wichtigste Kriterium. Für die originalgetreue Rekonstruktion des Audiosignals ist es wichtig, die relativen Amplitudenverhältnisse zueinander gut abzubilden.

Ein weiteres Anwendungsfeld ist die Messtechnik. Hier ist ein Hauptziel, das Eingangssignal möglichst genau zu erfassen. Dabei kann teilweise langsamer gewandelt werden, als es in der Audio- oder Videotechnik notwendig ist.

Allgemeine charakteristische Kenngrößen eines Analog Digital Konverters sind:

- Auflösung: Sie wird bestimmt durch die Bitanzahl n, und diese bestimmt die Anzahl der möglichen Quantisierungsintervalle. Aus der Auflösung ergibt sich ein Grenzwert für die Genauigkeit der möglichen Amplitudenerfassung.
- Höchste Abtastfrequenz: Sie bestimmt die höchstmögliche Anzahl der Konversionen pro Zeiteinheit, und legt somit die maximal mögliche Signalfrequenz fest (vgl. Abtasttheorem).
- Konversionszeit: Sie beschreibt die Dauer der Wandlung, bis ein gültiges Ergebnis vorliegt.

In der Messtechnik ist insbesondere die Quantisierungskennlinie wichtig, und damit verbundene

• Abweichungen von der idealen Messcharakteristik: Denkbar sind lineare und nichtlineare Fehler, eine nichtmonotone Kennlinie oder auch fehlende Codewörter.

Relevante weitere Kennwerte für Wandler in der Audio- und Videotechnik sind folgende Parameter:

- Effektive Auflösung: Sie enthält alle nichtidealen Abweichungen, die die tatsächlich erreichbare Auflösung vermindern. Die Angabe erfolgt in effektiven Bit, und liefert auch nichtganzzahlige Werte.
- Quantisierungsrauschen: Es entsteht zwangsweise bei der Rekonstruktion aufgrund der Diskretisierung der Amplitudenstufen.
- SNR: Das Signal to Noise Ratio des rekonstruierten Signals ist ein weiteres Qualitätsmaß.
- Oversampling Ratio: Gibt das Verhältnis der Abtastfrequenz zur doppelten Maximalfrequenz des Audiosignals an.

13.3 Wie kann das Eingangssignal erfasst werden?

Die Eingangsspannung kann direkt mit festgelegten Spannungsintervallen verglichen werden. Dieses Verfahren ist sehr schnell. Allerdings ist der Elektronikaufwand hoch. Beispiele sind einstufige Parallelumsetzer (Flash-Umsetzer) oder Verfahren, die die sukzessive Approximation nutzen.




Abbildung 13.2: Direkte Konversion eines Analog Digital Konverters.

Alternativ dazu kann die Eingangsspannung in eine Zwischengröße umgewandelt werden, welche dann relativ leicht und in hoher Genauigkeit erfasst und digitalisiert werden kann. Diese Zwischengröße kann z.B. in Form einer Zeit, einer Frequenz oder einer Ladung vorliegen. Der Schaltungsaufwand ist eher gering. Allerdings ist die Wandlungszeit höher. Das macht diese Konverter daher tendenziell langsamer.




Abbildung 13.3: Indirekte Konversion eines Analog Digital Konverters.

Oft angewendet werden auch ADCs mit einer Wandlung durch Rückkopplung. In einer Regelschleife wird dazu ein DAC verwendet, und es wird versucht, die Differenz vom Eingangssignal zum DAC Ausgangssignal möglichst klein zu halten. Anwendungen dazu sind das Wägeverfahren (ein schnelles Schaltungsprinzip, aber mit eher hohem Aufwand), und der sog. Ladungskompensator (eher langsames Prinzip, aber niedriger Schaltungsaufwand).




Abbildung 13.4: Konversion mit Rückkopplung.

Ein weiteres mögliches Prinzip ist die interpolierende Wandlung. Hier wird eine effektive Auflösungserhöhung durch Bildung von Mittelwerten über Zwischenergebnisse erreicht. Eine Bauform dieses Types ist der $\Sigma\Delta$ -ADC. Auf diesen Wandlertyp wird hier nicht näher eingegangen.




Abbildung 13.5: Sigma - Delta Wandler.

13.4 Ausführungsformen

13.4.1 Parallelumsetzer

Einstufige Parallelumsetzer (Flash-Umsetzer) haben prinzipiell eine einfache Struktur, ähnlich der einer Längenmessung mit einem Lineal. Dieses Verfahren ist sehr schnell, es sind hohe Umwandlungsraten möglich. Die Quantisierung erfolgt gleichzeitig mit der Abtastung. Die Codierung kann z.B. einen halben Taktschritt zeitversetzt durchgeführt werden. Daher ist der Einsatz in Video-ADCs möglich.

Bei einstufigen Umsetzern wird mit Hilfe mehrerer Diskriminatoren das Eingangssignal mit einer ganzen Stufe von Schwellspannungen $U_{s,k}$ verglichen. Normalerweise ist die Intervallaufteilung dazu gleichmäßig verteilt, vergleichbar mit den Teilstrichen eines Lineals.

Diese Schwellspannungen werden durch einen Widerstands-Spannungsteiler erzeugt, indem die Referenzspannung U_{ref} geteilt wird. Sind die Intervalle gleich groß, ergeben sich bis auf die Anfangs- und Endwiderstände idente Teilerwiderstände.

Es wird verglichen, in welchem Intervall die momentane Eingangsspannung liegt. Von unten weg liefern jene Vergleicherschaltungen eine logisch 1, deren Schwellspannungen unter der gehaltenen Eingangsspannung liegen. Die oberen Diskriminatoren mit einer größer eingestellten Schwellspannung als die Eingangsspannung geben eine log. 0 aus. Die nachgeschaltete Codierlogik wandelt diese Codeform in einen Dualcode um. Die D-Flipflops halten die Zwischenergebnisse vor und nach der Codierlogik und ermöglichen eine saubere Taktung.

Vorteile:

- Hohe Wandlungsanzahl pro Zeiteinheit möglich.
- Die Intervallbreiten können bei Bedarf unterschiedlich gewählt werden (wird teilweise in der Telefonie benötigt).

Nachteile:

- Die Realisierung der Schaltung ist mit hohem Aufwand verbunden.
- Die Anzahl der Vergleicher steigt exponenziell mit der Bitanzahl
- Der Elektronikaufwand der Codierungslogik steigt stärker.

Bei mehrstufigen Parallelumsetzern (Pipeline-Umsetzern) erfolgt die Konversion in mehreren Stufen. Diese bestehen üblicherweise aus Flash-Umsetzern mit einer geringen Bittiefe, die hintereinander zusammengeschaltet sind. In jeder Stufe wird grob quantisiert, dieser Wert wird mit einem DAC wieder analog umgesetzt, und von den zwischengespeicherten Eingangssignalen abgezogen. Der Restwert wird verstärkt zur nächsten Stufe geführt.

Der Vorteil ist hier stark verminderte Vergleicheranzahl, bei hoher erreichbarer Auflösung. Der Aufbau in mehreren Stufen erhöht zwar die Latenz (also die Zeit, bis ein gültiges Ausgangssignal vorliegt), aber kaum die




Abbildung 13.6: Prinzipschaltung eines 4-Bit Parallelkonverters.

maximale Abtastrate. Die Pipeline-Umsetzer haben daher vielfach die echten Flash-Konverter ersetzt, außer die Anwendungen sind äußerst zeitkritisch.

Sie erreichen bei einer Aufösung von 12 Bit eine Datenrate von 250 Mega-Samples pro Sekunde (MSPS), oder bei 16 Bit 200 MSPS. Ein Anwendungsgebiet sind Digitalspeicheroszilloskope, bei höheren Sampleraten werden oft Demultiplexer vorgeschalten.

13.4.2 Sukzessive Approximation - Wägeverfahren

Sukzessive Approximation steht für schrittweise Annäherung. Bei dieser Bauform wird der Momentanwert der Eingangsspannung über ein Sample- and Hold - Glied gehalten. Eine Logik steuert einen DAC so an, dass eine Vergleichsspannung aufgebaut wird, deren Unterschied zur gehaltenen Eingangsspannung möglichst gering wird. Dadurch steht nach der Wandlung am Eingang des DACs das Codewort vom ADC zur Verfügung:

Abbildung 13.7: 4-Bit ADC mit sukzessiver Approximation.

In dieser Abbildung wird ein 4-Bit ADC nach dem Verfahren der schrittweisen Approximation erklärt. Im ersten Schritt wird die größte Teilspannung dem MSB entsprechend vom DAC erzeugt, danach die Hälfte davon, und so fort, bis man beim LSB angelangt ist. Diese Spannung wird jeweils mit dem gehaltenen Eingangssignal verglichen, und entweder belassen, wenn $u_k(t)$ kleiner als $U_{eH}(t)$ ist, oder sonst wieder weggeschalten. Im letzten Schritt ist daher die Vergleichsspannung maximal um die Intervallbreite a (entsprechend dem LSB) kleiner als die Eingangsspannung, und ein Ergebnis liegt vor.

Die dazu verwendete Steuerlogik wird oft als SAR (sukzessive approximierendes Register) bezeichnet. Durch die schrittweise Einstellung des DACs, die Erkennung der Zustände durch den Vergleicher und für die Einstellung der Steuerlogik ist Zeit notwendig. All das zusammen bestimmt die Periodendauer eines solchen Wandlungsvorganges.

Dennoch ermöglicht das Wägeverfahren genaue Messungen bei Auflösungen von 16 Bit mit Wandlungszeiten von unter $1 \mu s$, also für Audioanwendungen mehr als ausreichend. Diese Wandler sind günstig in der Herstellung. Es gibt energiesparende Ausführungsformen in CMOS Technologie.