




数字逻辑电路

第5章 组合逻辑电路的分析与设计


组合逻辑电路

- ❖ 无反馈
- ❖ 可以多输入，多输出
- ❖ 某一时刻的输出与当时输入相关，与历史无关




组合电路分析

❖ 逻辑图——> 逻辑功能




❖ 逻辑图→逻辑表达式：门输出为节点，按照顺序逐个写出每个节点逻辑表达式，一直到输出端。再化简。

例:




$$\begin{aligned}
 Y &= \overline{A}AB \cdot A\overline{B} = \overline{A}AB + A\overline{B} = A\overline{B} + B\overline{A} \\
 &= \overline{A}B (A + B) = (\overline{A} + \overline{B}) (A + B) = 0 + A\overline{B} + \overline{A}B + 0 \\
 &= A\overline{B} + \overline{A}B \quad \leftarrow \text{异或门}
 \end{aligned}$$



$$F = AB + \overline{AB}$$

$$A \oplus B = \bar{A}B + A\bar{B}$$




$$F_1 = A \oplus B \oplus C$$

$$F_2 = \bar{A}BC + A\bar{B}C + AB$$

<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i> ₁	<i>F</i> ₂
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

组合逻辑电路的分析方法

逻辑图



从输入到输出
逐级写出

逻辑表
达式

化简

最简与或
表达式

$$Y_1 = \overline{A}B$$

$$Y_2 = \overline{B}C$$


$$Y_3 = \overline{C}A$$

$$Y = \overline{Y_1}Y_2Y_3 = \overline{\overline{A}B} \overline{\overline{B}C} \overline{\overline{C}A}$$

$$Y = AB + BC + CA$$

**最简与或
表达式**

$$Y = AB + BC + CA$$



3

真值表

4

电路的逻辑功能


A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

5

当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。

例:

逻辑图



逻辑表
达式

$$\left. \begin{aligned} Y_1 &= \overline{A + B + C} \\ Y_2 &= \overline{A + \bar{B}} \\ Y_3 &= \overline{X + Y + \bar{B}} \end{aligned} \right\} Y = \bar{Y}_3 = Y_1 + Y_2 + \bar{B} = \overline{A + B + C} + \overline{A + \bar{B}} + \bar{B}$$

最简与
或表达
式

$$Y = \bar{A}\bar{B}\bar{C} + \bar{A}B + \bar{B} = \bar{A}B + \bar{B} = \bar{A} + \bar{B}$$

真值表


A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

电路的逻辑功能


电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。

用与非门实现

$$Y = \bar{A} + \bar{B} = \overline{AB}$$



例：



$$Y = \overline{A}M + B\overline{M}$$

M=1(高电平) : Y=A

M=0(低电平) : Y=B

本图功能：二选一电路。

数据选择器

M=0时：门1输出恒为1，A信号被拒之门外。

零电平对与非门的封门作用。

异或、全加器性质

❖ 异或： $\oplus$ 符号，而同或 $\odot$ 是其反操作。

$$\begin{cases} A \oplus 0 = A \\ A \oplus 1 = \bar{A} \end{cases}$$


$$\begin{cases} A \oplus A = 0 \\ A \oplus \bar{A} = 1 \end{cases}$$

❖ 全加器


CI 是低进位， Σ 是模2和， CO 是进位。

课堂习题

写出图(a)所示电路的输出表达式，并根据图(b)给出的输入A、B的波形画出输出Y的波形。




(a)



(b)

课堂习题

分析图中的逻辑电路功能。




组合逻辑设计

组合逻辑电路设计的方法

方法分两种: 1) 最小化设计; 2) 标准化设计

1.最小化设计方法步骤 (小规模逻辑设计方法)



例:

用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，

表明成功的灯才亮。

设主裁判为变量A，副裁判分别为B和C；

表示成功与否的灯为Y，根据逻辑要求列出真值表。

设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。


A	B	C	Y	A	B	C	Y
0	0	0	0	1	0	0	0
0	0	1	0	1	0	1	1
0	1	0	0	1	1	0	1
0	1	1	0	1	1	1	1

$$Y = m_5 + m_6 + m_7 = A\bar{B}C + AB\bar{C} + ABC$$

卡诺图

AB					
C		00	01	11	10
	0			1	
	1			1	1

最简与或
表达式




$$Y = AB + AC$$

逻辑变换




$$Y = \overline{\overline{AB}} \cdot \overline{\overline{AC}}$$

逻辑电路图




例 设计一个三人表决逻辑电路，要求：三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（ ≥ 2 ）按下为通过。通过时 $L=1$ ，不通过 $L=0$ 。用与非门实现。



1、列真值表

A	B	C	L
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2、用画卡诺图化简




3、写出最简“与或”式

$$L = AC + BC + AB$$

用与非门实现逻辑电路

$$L = AB + AC + BC = \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$$



例：用与非门设计一根据人类四种基本血型判断输血和受血是否相符的电路。

思路：

四种基本血型：A，B，AB，O。


输血原则：

O型可以输给任意血型；

AB型只能输给AB型；

A型能输给A型和AB型；

B型能输给B型和AB型。



输入输出如何选择？

输入：输血血型 and 受血血型；

输出：是否相符。

一共有4种血型，若分别考虑输入中的输血和受血血型，每一种血型用1个变量表示，有8个输入变量，真值表会很复杂。

只考虑血型的种类，有4种血型，用2个变量对其进行编码。

A: 00

B: 01

AB: 10

O: 11

输血	受血	结果
A	A	正确
A	B	错误
A	AB	正确
A	O	错误
B	A	错误
B	B	正确
B	AB	正确
B	O	错误
AB	A	错误
AB	B	错误
AB	AB	正确
AB	O	错误
O	A	正确
O	B	正确
O	AB	正确
O	O	正确

输 血		受 血		结果
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

输入有输血和受血血型：

输血血型用两个变量 M 、 N 表示；

受血血型用两个变量 K 、 H 表示。

输出结果用 F 表示。

		MN			
		00	01	11	10
KH	00	1	0	1	0
	01	0	1	1	0
	11	0	0	1	0
	10	1	1	1	1

		MN			
		00	01	11	10
KH	00	1	0	1	0
	01	0	1	1	0
	11	0	0	1	0
	10	1	1	1	1


$$\begin{aligned}
 F &= K\bar{H} + MN + \bar{K}HN + \bar{M}\bar{N}\bar{H} \\
 &= \overline{K\bar{H}} \cdot \overline{MN} \cdot \overline{\bar{K}HN} \cdot \overline{\bar{M}\bar{N}\bar{H}}
 \end{aligned}$$

$$\begin{aligned}
 F &= K\bar{H} + MN + \bar{K}HN + \bar{M}\bar{N}\bar{H} \\
 &= \overline{K\bar{H}} \cdot \overline{MN} \cdot \overline{\bar{K}HN} \cdot \overline{\bar{M}\bar{N}\bar{H}}
 \end{aligned}$$

逻辑图：

课堂习题

已知逻辑电路如图所示，分析其逻辑功能。



课堂习题

设计一个组合逻辑电路，它接收一位8421BCD码 $B_3B_2B_1B_0$ ，仅当 $1 < B_3B_2B_1B_0 < 7$ 时输出 Y 才为1，其他情况下输出 Y 为0。

习题：设计一个组合逻辑电路，它接收一位8421BCD码B3B2B1B0，仅当 $1 < B3B2B1B0 < 7$ 时输出Y才为1，其他情况下输出Y为0。

十进制	B3	B2	B1	B0	Y
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
	1	0	1	0	X
	1	0	1	1	X
	1	1	0	0	X


		B1B0			
B3B2		00	01	11	10
	00	0	0	1	1
	01	1	1	0	1
	11	X	X	X	X
	10	0	0	X	X

B3B2 \ B1B0		B1B0			
		00	01	11	10
B3B2	00	0	0	1	1
	01	1	1	0	1
	11	X	X	X	X
	10	0	0	X	X

$$Y = B_2 \overline{B_1} + \overline{B_2} B_1 + B_1 \overline{B_0}$$

逻辑电路：

例：用与非门设计电路产生下图波形：



输入				输出
A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	×
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

		AB			
		00	01	11	10
CD	00	0	1	1	x
	01	0	1	1	1
	11	0	0	0	0
	10	0	1	1	1

CD \ AB				
	00	01	11	10
00	0	1	1	x
01	0	1	1	1
11	0	0	0	0
10	0	1	1	1

电路图

例：交通灯故障监测逻辑电路的设计。

红灯

R

黄灯

Y

绿灯

G

单独亮→正常

黄、绿同时亮→正常

其它情况→不正常

设：灯亮为 “1”，不亮为 “0”，

正常为 “0”，不正常为 “1”。


1、列真值表 2、卡诺图→化简

单独亮→正常

黄、绿同时亮→正常

其他情况→不正常

R	Y	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1




3、写最简逻辑式

$$Z = \bar{R}YG + RG + RY$$

用基本逻辑门构成逻辑电路


$$Z = \bar{R}\bar{Y}G + RG + RY$$



若要求用与非门构成逻辑电路呢?

用与非门构成逻辑电路

$$\begin{aligned} Z &= \overline{R}\overline{Y}\overline{G} + RG + RY = \overline{\overline{\overline{R}\overline{Y}\overline{G}} + \overline{RG} + \overline{RY}} \\ &= \overline{\overline{\overline{R}\overline{Y}\overline{G}}} \cdot \overline{\overline{RG}} \cdot \overline{\overline{RY}} \end{aligned}$$



例：用与非门实现两个输出函数

$$F_1 = B\bar{C} + BD, F_2 = BC + B\bar{D}$$

思路：

两个函数已经是最简表达式，用与非门实现逻辑电路即可。

逻辑图：

$$F_1 = B\bar{C} + BD, F_2 = BC + B\bar{D}$$

分别进行变换

小结：组合电路的分析和设计方法

一、组合电路的分析方法

给定逻辑图

得到逻辑功能

- 1、由给定的逻辑图逐级写出逻辑式
- 2、对逻辑式进行化简或变换
- 3、列出输出函数的真值表
- 4、从真值表或函数式规律总结逻辑电路的功能

二、组合电路的设计方法

给定逻辑功能

画出逻辑图

- 1、进行逻辑抽象：
- 2、写出逻辑函数式：
- 3、选定器件的类型和数目
- 4、将逻辑式化简或作适当变换：
- 5、画出逻辑电路图。

习题：设计一个代码转换电路，输入为4位循环码，输出为4位二进制代码。

N	X4	X3	X2	X1	B4	B3	B2	B1
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	1	0	0	1	0
3	0	0	1	0	0	0	1	1
4	0	1	1	0	0	1	0	0
5	0	1	1	1	0	1	0	1
6	0	1	0	1	0	1	1	0
7	0	1	0	0	0	1	1	1
8	1	1	0	0	1	0	0	0
9	1	0	0	0	1	0	0	1

X2X1 X4X3		X2X1			
		00	01	11	10
00	00	0	0	0	0
01	01	0	0	0	0
11	11	1	X	X	X
10	10	1	X	X	X

$$B_4 = X_4$$

习题：设计一个代码转换电路，输入为4位循环码，输出为4位二进制代码。

N	X4	X3	X2	X1	B4	B3	B2	B1
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	1	0	0	1	0
3	0	0	1	0	0	0	1	1
4	0	1	1	0	0	1	0	0
5	0	1	1	1	0	1	0	1
6	0	1	0	1	0	1	1	0
7	0	1	0	0	0	1	1	1
8	1	1	0	0	1	0	0	0
9	1	0	0	0	1	0	0	1

		X2X1			
		00	01	11	10
X4X3	00	0	0	0	0
	01	1	1	1	1
	11	0	X	X	X
	10	0	X	X	X



$$B_3 = \overline{X_4}X_3$$

竞争与险象




组合逻辑电路中的竞争险象

- ❖ 竞争险象现象及产生原因：
- ❖ **竞争**：输入信号经不同路径到达输出的时间有先有后的现象成为竞争。原因：1) 不同线路；2) 不同器件不同延迟。




在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争险象。

产生竞争险象的原因：主要是门电路的延迟时间产生的。



分析下图电路的输出波形 ($B=C=1$, 每个元器件处理延时为 t_d)



险象及分类

逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称为过渡干扰脉冲）的现象。

静态险象：输入变化输出不应变化的情况下，产生短暂错误输出的险象。

动态险象：输入变化输出应变化的情况下，输出在变化过程中产生了短暂的错误输出的现象。

动态险象一般是电路的前级产生了静态险象引起的，只有在多级电路中发生，消除了静态险象也就消除了动态险象。

0型险象：错误输出信号为负脉冲的险象。

1型险象：错误输出信号为正脉冲的险象。

静态险象和动态险象均可分为0型险象和1型险象。

静态险象的功能险象与逻辑险象

功能险象：什么是功能险象？

多个输入信号发生变化时，由于可能经历的路径不同

逻辑险象：什么是逻辑险象？

输入信号只有一个发生变化，或者虽然有多个信号发生变化，但是没有发生功能冒险的可能，但是由于门的延迟不同，产生了静态冒险

❖ 功能险象的判断：

两个及两个以上输入变量发生变化，信号经历了不同路径，判断为存在。

可以采用卡诺图的方法：

(P个变量发生变化，取值一样的两跳点之间形成四边形卡诺圈中是否存在异常值？或者不变量组成的乘积项包含的 2^P 个最小项方格中，既有0也有1)

$Y=AB+\bar{A}C$ ，当ABC从001 ->111时，同样010变到100时？

$Y=AB+\bar{A}C$, 当ABC从001 ->111时

AB \ C		00	01	11	10
C	0	0	0	1	0
	1	1	1	1	0

$Y=AB+\bar{A}C$, 当ABC从010 ->100时

AB \ C		00	01	11	10
C	0	0	0	1	0
	1	1	1	1	0

❖ 功能冒险的判断

- ❖ 采用逻辑函数的表达式或者卡诺图，可以判断组合逻辑电路是否产生功能冒险的可能；
- ❖ 当 P 个变量发生变化时，产生静态功能冒险的条件：
 - (1) P 个变量变化前后，函数输出值相同；
 - (2) P 必须大于1，如果 P 为1，则不会产生功能冒险；
 - (3) 不变的 $N-P$ 个变量不是逻辑函数表达式的乘积项或者多余项（采用逻辑函数表达式判断）；或者 $N-P$ 个不变的变量组成的乘积项对应的最小项方格中，既有0也有1.

$$Y=AB+\bar{A}C$$

1. N-P个不变的量不是乘积项或者多余项（意味着路径方格中存在0）
2. N-P个不变的量组成的乘积项对应的最小项方格中，既有0也有1

$Y=AB+\bar{A}C$ ，当ABC从001 ->111时

AB \ C		00	01	11	10
C	0	0	0	1	0
	1	1	1	1	0

$Y=AB+\bar{A}C$ ，当ABC从010 ->100时

AB \ C		00	01	11	10
C	0	0	0	1	0
	1	1	1	1	0

❖ 逻辑险象的判断:

一个输入变量, 是否存在: $A \bullet \overline{A}$

$$A + \overline{A}$$

多个输入变量: 当存在非变量和原变量时,
可能有竞争险象现象发生

$$Y = \overline{A}B + AC$$


- ❖ 逻辑冒险概念：输入信号只有一个发生变化，或者虽然有多个信号发生变化，但是没有发生功能冒险的可能，但是由于门的延迟不同，产生了静态冒险，称为逻辑冒险。
- ❖ 根据逻辑冒险的概念，当只有一个变量发生变化时，产生的冒险一定是逻辑冒险
- ❖ 当多个变量发生变化，不产生功能冒险，还会有逻辑冒险的可能；
- ❖ 逻辑冒险，是由于门的延迟不同产生的

❖ 逻辑冒险判断:


- ❖ P ($P \geq 1$) 个变量发生变化时, 如果已经判断不会产生功能冒险 (P 为 1 一定不会产生功能冒险) ;
- ❖ 在逻辑函数表达式中, 没有包含 $N-P$ 个不变变量组成的乘积项, 会有逻辑冒险的可能;
- ❖ 逻辑冒险是由门延迟的不同造成的, 在设计电路时, 如果能够避免门延迟的不同影响到输出, 就可以在电路中避免逻辑冒险。

综合：逻辑险象和功能险象的判断：

书上例题的分析：



$$F = A\bar{C} + B\bar{D} + CD$$



1) 0100-1101

有功能险象，无逻辑险象

2) 0111-1110

无功能险象，有逻辑险象

3) 1001-1011

无功能险象，有逻辑险象

4) 1001-1101

无功能险象，无逻辑险象


AB		00	01	11	10
CD	00	0	1	1	1
	01	0	0	1	1
	11	1	1	1	1
	10	0	1	1	0

消除竞争险象的措施：

❖ 一、引入封锁脉冲：

在输入信号转换前到达，转换后消失（低电平）


$$A \bullet \bar{A} = 0$$



消除竞争险象的措施：


❖ 二、引入选通脉冲：

在电路转换过程中无选通脉冲




$$A + \overline{A} = 1$$

选通




选通要注意：（1）与门的选通；
（2）或门的选通。

函数式：




函数式：



消除竞争险象的措施：

❖ 三、引入滤波电容：

尖峰脉冲通过电容到地（旁路）



消除竞争险象的措施：

❖ 四、采用可靠性编码：

如格雷码（每次只有一个输入端改变）


❖ 五、修改逻辑设计：

增加冗余项（加上多余的项）

$$Y = \bar{A} \bullet B + A \bullet C = \bar{A} \bullet B + A \bullet C + BC$$


当 $B=C=1$ 时：

$$Y = \bar{A} + A + 1$$




(恒为1)

逻辑表达式不是最简表达式，由全部主要项构成，实际上是在电路中增加与门，增加不变量的组合。



$$F = A\bar{C} + B\bar{D} + CD$$



$$F = A\bar{C} + B\bar{D} + CD + AB + BC + AD$$

可以消除逻辑险象，但不会消除功能险象


- ❖ **冒险的消除办法：**
- ❖ 功能冒险是由电路的逻辑功能决定的，不能通过修改逻辑设计的方法消除。
- ❖ 功能冒险，发生在输入信号变化的瞬间，而在稳定的输出时，电路工作是正常的，因此，可以采用选通脉冲，在输入信号发生变化的瞬间不输出，这种方法对逻辑冒险同样适用；
- ❖ 采用选通脉冲方法消除冒险，对于选通脉冲有要求。

消除竞争险象的措施总结

- ❖ 一、引入封锁脉冲：
- ❖ 二、引入选通脉冲：
- ❖ 三、引入滤波电容：
- ❖ 四、采用可靠性编码：
- ❖ 五、修改逻辑设计：

课堂习题

- ❖ 分析下图所示组合逻辑电路是否可能产生逻辑冒险，并指出一种产生逻辑冒险的情况。
- ❖ 请说明如何用改变逻辑设计的方法消除逻辑冒险。



逻辑的海洋