

数字逻辑电路

第6章 常用组合逻辑功能器件


常用的组合逻辑模块

- ❖ **MSI定义： 中规模集成电路 (Medium Scale Integrated Circuit)**
- ❖ **有以下几种：**
 - 1) 编码器 (Encoder) 某个信号指定一组代码**
 - 2) 译码器 (Decoder) 一组代码还原成一种信息**
 - 3) 数据选择器 (MUX)**
 - 4) 数据分配器 (DMUX)**

编码器

❖ 4线- 2线编码器

- 1) 逻辑图
- 2) 真值表
- 3) 逻辑符号



一般情况


m 输入, n 输出, $n \geq \log_2 m$

4-2线编码器

输入				输出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

$Y_1 = ?$

$Y_0 = ?$



没有输入信号的时候，应该如何考虑？
设定一个输出端 F_{GS}
 $F_{GS} = ?$

输入:

4(= 2^2)种情况, 需2位二进制码就能将所有情况表示;

8 (= 2^3)种情况, 需3位二进制码就能将所有情况表示;

16 (= 2^4)种情况, 需4位二进制码就能将所有情况表示;

2^n 种情况, 只需要n位二进制码就能完全表示!

7种情况需几位二进制
码表示? 9种呢?

$$n \geq \log_2 m$$

3位二进制编码器

3位二进制编码器

输入	输 出		
	Y_2	Y_1	Y_0
I_0	0	0	0
I_1	0	0	1
I_2	0	1	0
I_3	0	1	1
I_4	1	0	0
I_5	1	0	1
I_6	1	1	0
I_7	1	1	1

真
值
表

输出 3 位二进制代码
输入 8 个互斥的信号


逻辑表达式

$$Y_2 = I_4 + I_5 + I_6 + I_7 = \overline{\overline{I_4} \overline{I_5} \overline{I_6} \overline{I_7}}$$


$$Y_1 = I_2 + I_3 + I_6 + I_7 = \overline{\overline{I_2} \overline{I_3} \overline{I_6} \overline{I_7}}$$

$$Y_0 = I_1 + I_3 + I_5 + I_7 = \overline{\overline{I_1} \overline{I_3} \overline{I_5} \overline{I_7}}$$

逻辑图



(a) 由或门构成



(b) 由与非门构成

普通编码器和优先编码器

- ❖ 普通编码器任何时候只有一个编码量输入，不能多个输入。
- ❖ 如果有多个编码量输入时候，怎么办？
 - ⚡ 通过设定优先级来实现
- ❖ 优先编码器

4-2 优先编码器


表 5.2 4-2 线优先编码器功能表

输入				输出		
I_0	I_1	I_2	I_3	Y_1	Y_0	F_{GS}
0	0	0	0	0	0	0
1	0	0	0	0	0	1
Φ	1	0	0	0	1	1
Φ	Φ	1	0	1	0	1
Φ	Φ	Φ	1	1	1	1

$Y_0=?$

$Y_1=?$

$F_{GS}=?$



3位 二进制优先编码器

在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。

设 I_7 的优先级别最高， I_6 次之，依此类推， I_0 最低。

真值表

输 入								输 出		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0
1	×	×	×	×	×	×	×	1	1	1
0	1	×	×	×	×	×	×	1	1	0
0	0	1	×	×	×	×	×	1	0	1
0	0	0	1	×	×	×	×	1	0	0
0	0	0	0	1	×	×	×	0	1	1
0	0	0	0	0	1	×	×	0	1	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	0	0	1	0	0	0

逻辑表达式

$$\left\{ \begin{array}{l} Y_2 = I_7 + \bar{I}_7 I_6 + \bar{I}_7 \bar{I}_6 I_5 + \bar{I}_7 \bar{I}_6 \bar{I}_5 I_4 \\ \quad = I_7 + I_6 + I_5 + I_4 \\ Y_1 = I_7 + \bar{I}_7 I_6 + \bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 I_3 + \bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 \bar{I}_3 I_2 \\ \quad = I_7 + I_6 + \bar{I}_5 \bar{I}_4 I_3 + \bar{I}_5 \bar{I}_4 I_2 \\ Y_0 = I_7 + \bar{I}_7 \bar{I}_6 I_5 + \bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 I_3 + \bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 \bar{I}_3 \bar{I}_2 I_1 \\ \quad = I_7 + \bar{I}_6 I_5 + \bar{I}_6 \bar{I}_4 I_3 + \bar{I}_6 \bar{I}_4 \bar{I}_2 I_1 \end{array} \right.$$

74LS148

74LS148是8-3线优先编码器

- 8线输入，3线输出
- 低电平有效

输入使能端


选通输出

扩展端

表 74LS148编码器功能表


输 入									输 出			
$\overline{EN}$	$\overline{I_7}$	$\overline{I_6}$	$\overline{I_5}$	$\overline{I_4}$	$\overline{I_3}$	$\overline{I_2}$	$\overline{I_1}$	$\overline{I_0}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	Y_S $\overline{Y_{EX}}$
1	X	X	X	X	X	X	X	X	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0
0	0	X	X	X	X	X	X	X	0	0	0	1
0	1	0	X	X	X	X	X	X	0	0	1	1
0	1	1	0	X	X	X	X	X	0	1	0	1
0	1	1	1	0	X	X	X	X	0	1	1	1
0	1	1	1	1	0	X	X	X	1	0	0	1
0	1	1	1	1	1	0	X	X	1	0	1	1
0	1	1	1	1	1	1	0	X	1	1	0	1
0	1	1	1	1	1	1	1	0	1	1	1	1

74LS148逻辑符号



输入：逻辑0(低电平) 有效

输出：逻辑0(低电平) 有效



$$Y_S = \overline{\bar{I}_0 \cdot \bar{I}_1 \cdots \bar{I}_7 \cdot \bar{EN}} \\ = \bar{I}_0 + \bar{I}_1 + \cdots + \bar{I}_7 + \bar{EN}$$


$$\overline{Y_{EX}} = \overline{Y_S \cdot \bar{EN}} = \overline{Y_S} + \bar{EN}$$

$$\overline{Y_0} = ??$$

图 5.5 74148 逻辑图

74LS148 编码器 应用1

微控制器报警编码电路




利用74LS148编码器监视8个化学罐液面的报警编码电路。

编码器输出3位二进制代码到微控制器。

微控制器仅需要3根输入线就可以监视八个独立的被测点。

74LS148扩展成16-4编码器



1000-1111

16线-4线优先编码器

0000-0111

优先级别从 $\bar{I}_{15} \sim \bar{I}_0$ 递降

74LS147 BCD优先编码器

二-十进制编码器

- 用BCD码对十个信号进行编码
- 没有0输入信号
- 低电平有效，是反码形式的8421BCD码




图 5.7 74147 的逻辑符号

表 5.410-4 线优先编码器 74147 功能表

	输入									输出			
N	$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{I}_8$	$\bar{I}_9$	$\bar{Y}_3$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$
0	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	0
2	X	0	1	1	1	1	1	1	1	1	1	0	1
3	X	X	0	1	1	1	1	1	1	1	1	0	0
4	X	X	X	0	1	1	1	1	1	1	0	1	1
5	X	X	X	X	0	1	1	1	1	1	0	1	0
6	X	X	X	X	X	0	1	1	1	1	0	0	1
7	X	X	X	X	X	X	0	1	1	1	0	0	0
8	X	X	X	X	X	X	X	0	1	0	1	1	1
9	X	X	X	X	X	X	X	X	0	0	1	1	0

二、译码器

◆ 例：一个简单的两位二进制代码的译码器。

输入是一组两位二进制代码 AB ，输出是与代码状态相对应的4个信号 $Y_3Y_2Y_1Y_0$ 。


最小项发生器：

$$Y_0 = m_0$$

$$Y_1 = m_1$$

$$Y_2 = m_2$$

$$Y_3 = m_3$$



的真值表

		输 出			
		Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

真值表与我们前面学过的什么很相似？你发现了吗？

74139 双2-4译码器




图 5.10 74139 逻辑图

$$\overline{O_0} = \overline{\overline{E} \cdot \overline{A_1} \cdot \overline{A_0}}$$

$$\overline{O_1} = \overline{\overline{E} \cdot \overline{A_1} \cdot A_0}$$

$$\overline{O_2} = \overline{\overline{E} \cdot A_1 \cdot \overline{A_0}}$$

$$\overline{O_3} = \overline{\overline{E} \cdot A_1 \cdot A_0}$$

表 5.6 74139 功能表

INPUTS			OUTPUTS			
$\overline{E}$	A_0	A_1	$\overline{O_0}$	$\overline{O_1}$	$\overline{O_2}$	$\overline{O_3}$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	H	L	H	L	H	H
L	L	H	H	H	L	H
L	H	H	H	H	H	L

怎么用？当两个2-4译码器使用！

1. 二进制译码器 二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有 n 位二进制代码，输出信号为 m 个， $m = 2^n$ 。

● 74LS138——二进制译码器。(3-8译码器)




表4.13 74LS138译码器功能表

输 入					输 出							
S_1	$\bar{S}_2 + \bar{S}_3$	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

◆ 另有三个附加的控制端

S_1 、 $\bar{S}_2$ 、 $\bar{S}_3$

输出：低电平有效


三点说明:

74LS138译码器的逻辑符号

◆ 当 $S_1=0$ 时，无论其他输入信号是什么，输出都是高电平，即无效信号。


◆ 在 $S_1=1$ ， $\overline{S_2} + \overline{S_3}=0$ 时，输出信号

$\overline{Y_0} \sim \overline{Y_7}$ 才取决于输入信号 A_2 、 A_1 、 A_0 的组合。



◆ $\overline{S_2} + \overline{S_3}$ 为高电平时，输出也都是无效信号。

例：用两片3-8线译码器74LS138构成4-16线译码器，电路如下图所示。



- ◆ 电路中，当 $B_3=0$ 时，片（2）被禁止，片（1）工作，这时将 $B_3B_2B_1B_0$ 的 0000~0111 这 8 个代码译成片（1） $\bar{Y}_0 \sim \bar{Y}_7$ 8 个低电平信号输出。
 - ◆ 当 $B_3=1$ 时，片（1）被禁止，片（2）工作，这时则将 $B_3B_2B_1B_0$ 的 1000~1111 这 8 个代码译成片（2） $\bar{Y}_0 \sim \bar{Y}_7$ 8 个低电平信号输出。
- 由此，片（1）、（2）便构成了4—16线译码器。

★74LS138 3-8译码器 应用1——实现逻辑函数

例1 用全译码器实现逻辑函数 $f = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$

解 (1) 全译码器的输出为输入变量的相应最小项之非，故先将逻辑函数式 f 写成最小项之反的形式：


$$f = \overline{\overline{A}\overline{B}\overline{C}} \cdot \overline{\overline{A}B\overline{C}} \cdot \overline{A\overline{B}\overline{C}} \cdot \overline{ABC}$$

(2) f 有三个变量，因而选用三变量译码器。

(3) 变量 C 、 B 、 A 分别接三变量译码器的 C 、 B 、 A 端，则上式变为：

$$= \overline{Y_0} \cdot \overline{Y_2} \cdot \overline{Y_1} \cdot \overline{Y_7}$$

下图是用三变量译码器74LS138实现以上函数的逻辑图。




1、用二进制译码器实现逻辑函数

①写出函数的标准与或表达式，并变换为与-与非形式。


$$\begin{cases} S_i(A_i, B_i, C_{i-1}) = \sum m(1, 2, 4, 7) = \overline{m_1} \overline{m_2} \overline{m_4} \overline{m_7} \\ C_i(A_i, B_i, C_{i-1}) = \sum m(3, 5, 6, 7) = \overline{m_3} \overline{m_5} \overline{m_6} \overline{m_7} \end{cases}$$

②画出用二进制译码器和与非门实现这些函数的接线图。




例：用一个3线—8线译码器产生函数

$$F = m_0 + m_2 + m_4 + m_7 \quad (\text{逻辑函数产生器})$$



★74LS138 3-8译码器 应用2——数据分配器或时钟分配器

例如：要将输入信号序列00100100 分配到 Y_0 通道输出。



在图中，如果 D 输入的是时钟脉冲，则由地址码的状态将该时钟脉冲分配到 $Y_0 \sim Y_7$ 的某一个输出端，从而构成时钟脉冲分配器。

2. 二—十进制译码器

将4位二—十进制代码翻译成1位十进制数字的电路就是二—十进制译码器，又称为BCD—十进制译码器。


由功能表可知，该译码器有4个输入端 $A_3A_2A_1A_0$ ，并且按8421BCD编码输入数据。

它有10个输出端，分别与十进制数0~9相对应，低电平有效。

当输入的二进制数超过BCD码时，所有输出端都输出高电平，呈无效状态。

74LS42译码器功能表

数字	输 入	输 出									
	$A_3A_2A_1A_0$	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$	$\overline{Y}_8$	$\overline{Y}_9$
0	0 0 0 0	0	1	1	1	1	1	1	1	1	1
1	0 0 0 1	1	0	1	1	1	1	1	1	1	1
2	0 0 1 0	1	1	0	1	1	1	1	1	1	1
3	0 0 1 1	1	1	1	0	1	1	1	1	1	1
4	0 1 0 0	1	1	1	1	0	1	1	1	1	1
5	0 1 0 1	1	1	1	1	1	0	1	1	1	1
6	0 1 1 0	1	1	1	1	1	1	0	1	1	1
7	0 1 1 1	1	1	1	1	1	1	1	0	1	1
8	1 0 0 0	1	1	1	1	1	1	1	1	0	1
9	1 0 0 1	1	1	1	1	1	1	1	1	1	0
无 效	1 0 1 0	1	1	1	1	1	1	1	1	1	1
	1 0 1 1	1	1	1	1	1	1	1	1	1	1
	1 1 0 0	1	1	1	1	1	1	1	1	1	1
	1 1 0 1	1	1	1	1	1	1	1	1	1	1
	1 1 1 0	1	1	1	1	1	1	1	1	1	1
	1 1 1 1	1	1	1	1	1	1	1	1	1	1




74LS42二—十进制译码器的逻辑图所示。


数码显示译码器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号，以人们习惯的形式直观地显示出来的电路，称为显示译码器。


1、七段半导体数字显示器




(a) 外形图




(b) 共阴极




(c) 共阳极




七段显示



共阴极



$b=c=f=g=1,$
 $a=d=e=0$ 时





$c=d=e=f=g=1,$
 $a=b=0$ 时

输 入				输 出							显示 字形
A_3	A_2	A_1	A_0	a	b	c	d	e	f	g	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	0	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	0	0	1	1	9

真值表仅适用于共阴极LED


将如图所示2-4 线译码器扩展为4-16 线译码器。






七段显示译码器7448功能表

十进制 或功能	输 入							输 出							字 形
	<i>LT</i>	<i>RBI</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>BI/RBO</i>	<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>e</i>	<i>f</i>	<i>g</i>	
0	1	1	0	0	0	0	1	1	1	1	1	1	1	0	0
1	1	×	0	0	0	1	1	0	1	1	0	0	0	0	1
2	1	×	0	0	1	0	1	1	1	0	1	1	0	1	2
3	1	×	0	0	1	1	1	1	1	1	1	0	0	1	3
4	1	×	0	1	0	0	1	0	1	1	0	0	1	1	4
5	1	×	0	1	0	1	1	1	0	1	1	0	1	1	5
6	1	×	0	1	1	0	1	0	0	1	1	1	1	1	6
7	1	×	0	1	1	1	1	1	1	1	0	0	0	0	7
8	1	×	1	0	0	0	1	1	1	1	1	1	1	1	8
9	1	×	1	0	0	1	1	1	1	1	1	0	1	1	9
10	1	×	1	0	1	0	1	0	0	0	1	1	0	1	c
11	1	×	1	0	1	1	1	0	0	1	1	0	0	1	u
12	1	×	1	1	0	0	1	0	1	0	0	0	1	1	v
13	1	×	1	1	0	1	1	1	0	0	1	0	1	1	E
14	1	×	1	1	1	0	1	0	0	0	1	1	1	1	t
15	1	×	1	1	1	1	1	0	0	0	0	0	0	0	
消隐	×	×	×	×	×	×	0	0	0	0	0	0	0	0	
脉冲消隐	1	0	0	0	0	0	0	0	0	0	0	0	0	0	
灯测试	0	×	×	×	×	×	1	1	1	1	1	1	1	1	8




三、已知函数 $F_1(A,B,C,D) = \sum m(1,5,6,7,11,12,13,15)$, $F_2(A,B,C,D) = A\bar{B} + BC + A\bar{C}\bar{D}$ 。而函数 $Y = F_1\bar{F}_2 + \bar{F}_1F_2$ 。请使用 74138 及少量的门电路实现函数Y的设计，请画出逻辑图。




数据选择器 (MUX)

- ❖ 从一组输入的数据中，选出所需要的一个数据，把数据送出到唯一的数据通道上。
- ❖ 单刀开关，完成对输入数据的选择。
- ❖ 1) 双4选1数据选择器 —— 74153



74153 双4选1




W=?

表 5.11 74153 功能表

$\bar{s}$	A1	A0	W
1	X	X	0
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3

图 5.20 74153 逻辑图

2) 集成8选1数据选择器 74LS151



$\bar{S} = 1$ 时，选择器被禁止，无论地址码是什么，Y 总是等于 0

$\bar{S} = 0$ 时

$$Y = D_0 \bar{A}_2 \bar{A}_1 \bar{A}_0 + D_1 \bar{A}_2 \bar{A}_1 A_0 + \cdots + D_7 A_2 A_1 A_0 = \sum_{i=0}^7 D_i m_i$$


$$\bar{Y} = \bar{D}_0 \bar{A}_2 \bar{A}_1 \bar{A}_0 + \bar{D}_1 \bar{A}_2 \bar{A}_1 A_0 + \cdots + \bar{D}_7 A_2 A_1 A_0 = \sum_{i=0}^7 \bar{D}_i m_i$$

74LS151的真值表

输 入					输 出	
D	A_2	A_1	A_0	$\bar{S}$	Y	$\bar{Y}$
$\times$	$\times$	$\times$	$\times$	1	0	1
D_0	0	0	0	0	D_0	$\bar{D}_0$
D_1	0	0	1	0	D_1	$\bar{D}_1$
D_2	0	1	0	0	D_2	$\bar{D}_2$
D_3	0	1	1	0	D_3	$\bar{D}_3$
D_4	1	0	0	0	D_4	$\bar{D}_4$
D_5	1	0	1	0	D_5	$\bar{D}_5$
D_6	1	1	0	0	D_6	$\bar{D}_6$
D_7	1	1	1	0	D_7	$\bar{D}_7$

74151级联的方法


$$F = \sum m(1, 5, 6, 7, 9, 11, 12, 13, 14)$$




1. 用74HC153构成八选一数据选择器

分析：

- ① 74HC153为双四选一数据选择器，需一片即可产生八路输入信号；
- ② 需三位地址线控制八路输入端； ③ 用最高位控制芯片的控制端；
- ④ 两个输出端相或产生输出信号



用74HC153构成八选一数据选择器




数据选择器的应用

❖ 1. 实现逻辑函数和数据的并行到串行转换

多路并行低速到一路串行高速。

表 5.11 74153 功能表

$\bar{s}$	A1	A0	W
1	X	X	0
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3



- 4路低速数据加在数据端D0-D3.
- 一个周期内，数据选择器分别选择四路信号输出，形成最下面一行高速数据。
- 高速数据比低速数据快了4倍

数据选择器的应用

2. 用数据选择器实现逻辑函数

步骤:

根据已知输出函数来构成函数产生器的过程是:

- 1) 将函数变换成最小项表达式;
- 2) 根据最小项表达式确定各数据输入端的常量(是0还是1)。

例1：试用8选1数据选择器产生逻辑函数

$$L = \bar{A}BC + A\bar{B}C + AB$$

解：把式 $L = \bar{A}BC + A\bar{B}C + AB$ 变换成最小项表达式


$$\begin{aligned} L &= \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC \\ &= m_3 + m_5 + m_6 + m_7 \end{aligned}$$

由上式可知 C_3 、 C_5 、 C_6 、 C_7 为逻辑1，其它输入为逻辑0。由此得到逻辑函数产生器如下图所示：

$$Y = D_0\bar{A}_2\bar{A}_1\bar{A}_0 + D_1\bar{A}_2\bar{A}_1A_0 + \cdots + D_7A_2A_1A_0 = \sum_{i=0}^7 D_i m_i$$

$$L = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

$$= m_3 + m_5 + m_6 + m_7$$



例：试用上例的数据选择器产生 $L=A\oplus B\oplus C$ 。


解：根据逻辑表达式

$L=A\oplus B\oplus C$ 列出真值表，

如右表所示。

输 入			输 出
A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

由表中对应L为1的最小项可知， C_1 、 C_2 、 C_4 、 C_7 为1，其它输入为0。得到的函数产生器如下图所示。



输 入			输 出
A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

F的变量数大于74151变量数时处理

》F的变量数大于74151变量数情况下的逻辑函数功能实现：

例如： $F=f(A, B, C, D) > 74151(A, B, C)$


方法1：级联后，用规模大的数据选择器实现。

方法2：降维后，用规模小的数据选择器实现。

方法1：级联后，用大的数据选择器实现

用74LS151实现下面的逻辑函数

$$F = \sum m(1, 5, 6, 7, 9, 11, 12, 13, 14)$$



方法2：降维后用小来实现逻辑函数功能

1) 降维方法的掌握.

2) 降维后的画法.

降维填新值: $\bar{X} \cdot M + X \cdot N$

$$F = \sum m(1, 5, 6, 7, 9, 11, 12, 13, 14)$$

AB		00	01	11	10
CD	00	0	0	1	0
	01	1	1	1	1
	11	0	1	0	1
	10	0	1	1	0

AB		00	01	11	10
C	0	D	D	1	D
	1	0	1	$\bar{D}$	D

AB		00	01	11	10
		$\bar{C}D$	$C + D$	$\bar{C} + \bar{D}$	D

方法2：降维后用小来实现逻辑函数功能

C	AB			
	00	01	11	10
0	D	D	1	D
1	0	1	$\bar{D}$	D





图 5.27 采用降维的方法实现例 4 的逻辑图

数据分配器

- ❖ 1) 数据分配器是数据选择器的相反过程。
- ❖ 2) 由最小项来控制输入输出到确定的一个管脚上输出。
- ❖ 3) 输入接入到与门，与门的其它输入和控制码相连接，控制与门的输出
- ❖ 4) 与带有使能端的译码器功能差不多




用74138实现的分配器

$$\overline{Y_0} = \overline{A_2} \cdot \overline{A_1} \cdot \overline{A_0}$$

表 5.14 74138 译码器作为数据分配器的功能表

输入						输出							
E3	$\overline{E2}$	$\overline{E1}$	A2	A1	A0	$\overline{Y0}$	$\overline{Y1}$	$\overline{Y2}$	$\overline{Y3}$	$\overline{Y4}$	$\overline{Y5}$	$\overline{Y6}$	$\overline{Y7}$
0	0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	D	0	0	0	D	1	1	1	1	1	1	1
1	0	D	0	0	1	1	D	1	1	1	1	1	1
1	0	D	0	1	0	1	1	D	1	1	1	1	1
1	0	D	0	1	1	1	1	1	D	1	1	1	1
1	0	D	1	0	0	1	1	1	1	D	1	1	1
1	0	D	1	0	1	1	1	1	1	1	D	1	1
1	0	D	1	1	0	1	1	1	1	1	1	D	1
1	0	D	1	1	1	1	1	1	1	1	1	1	D



标准化设计方法

根据题意列真值表



整理最小项



译码器/选择器



画标准逻辑图

关键： 1) 译码器的建立； 2) 译码输入变量顺序

或者 1) 选择器的建立； 2) 选择器输入变量顺序

算术逻辑电路

❖ 算术逻辑电路包括：

- ❧ 1. 数值比较电路
- ❧ 2. 奇偶校验电路
- ❧ 3. 加法电路
- ❧ 4. 减法电路

1位数值比较运算

➤ 1位比较器

真值表

A	B	$F_{A>B}$	$F_{A=B}$	$F_{A<B}$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

$$F_{A>B} = A\bar{B}$$

$$F_{A=B} = \bar{A}\bar{B} + AB = A\odot B$$

$$F_{A<B} = \bar{A}B$$

数值比较运算

➤ 2位比较器

四个输入变量，使用真值表方法设计

➤ 4位比较器

- 八个输入变量，列真值表很麻烦，需要找寻规律
- 两个数比较大小，先比较高位，再比较低位

$$F_{A>B} = A_n \bar{B}_n + (A_n \odot B_n) A_{n-1} \bar{B}_{n-1} + \dots + (A_n \odot B_n) (A_{n-1} \odot B_{n-1}) \dots (A_1 \odot B_1) A_0 \bar{B}_0$$


$$F_{A=B} = (A_n \odot B_n) (A_{n-1} \odot B_{n-1}) \dots (A_1 \odot B_1) (A_0 \odot B_0)$$

$$F_{A<B} = \bar{A}_n B_n + (A_n \odot B_n) \bar{A}_{n-1} B_{n-1} + \dots + (A_n \odot B_n) (A_{n-1} \odot B_{n-1}) \dots (A_1 \odot B_1) \bar{A}_0 B_0$$

➤ 4位比较器

实现方法：先比较两个数的最高位，若相等；再比较次高位，以此类推。

集成4位数值比较器—7485



7485功能表

输 入							输 出		
$A_3 B_3$	$A_2 B_2$	$A_1 B_1$	$A_0 B_0$	$A > B$	$A < B$	$A = B$	$F_{A > B}$	$F_{A < B}$	$F_{A = B}$
$A_3 > B_3$	$\times \times$	$\times \times$	$\times \times$	$\times$	$\times$	$\times$	1	0	0
$A_3 < B_3$	$\times \times$	$\times \times$	$\times \times$	$\times$	$\times$	$\times$	0	1	0
$A_3 = B_3$	$A_2 > B_2$	$\times \times$	$\times \times$	$\times$	$\times$	$\times$	1	0	0
$A_3 = B_3$	$A_2 < B_2$	$\times \times$	$\times \times$	$\times$	$\times$	$\times$	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	$\times \times$	$\times$	$\times$	$\times$	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	$\times \times$	$\times$	$\times$	$\times$	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	$\times$	$\times$	$\times$	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	$\times$	$\times$	$\times$	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	1	0	0	1

用作级联

数据比较器的级联

➤ 2片 7485 构成 8 位的二进制数值比较器




图 5.33 两片 7485 构成八位二进制数值比较器


奇偶校验电路及功能

- ❖ 奇偶校验分为校验位的产生和校验两部分，用的是同一种电路
- ❖ 奇偶校验是能够对输入数据信号中1的奇偶性进行判断的电路，包括奇偶校验位的产生电路和奇偶校验电路
- ❖ 一个数据，要让它成为奇偶校验码，必须在数据本身的基础上，增加一个校验位
- ❖ 数据和校验位合起来的数码中1的个数为奇数，是奇校验，偶数就是偶校验
- ❖ 实际传送的比数据多了1位
- ❖ 1个四位二进制码的例子：1011
- ❖ 可以发现奇数个错误
- ❖ 基本运算是异或运算，判断输入信号中1的奇偶性

$$F = X_1 \oplus X_1 \cdots \oplus X_n$$

奇偶校验电路及功能

奇偶校验电路



验证和生成

注意： D_{in} 的输入影响：

$D_{in}=1$ 怎样？

$D_{in}=0$ 怎样？

- $D_{in}=0$, F_{ODD} 产生偶校验位,
 F_{EVEN} 产生奇校验位
- $D_{in}=1$, F_{ODD} 产生奇校验位,
 F_{EVEN} 产生偶校验位

奇偶校验电路

奇偶校验电路74280


- 9位输入

9 位数据中“1”的个数	EVEN	ODD
偶数	1	0
奇数	0	1



奇偶校验电路的应用

奇偶校验的生成和校验原理



- 8位信息码产生和校验
- 偶校验
- 不能检测偶数个错误，不能定位，用在出错率不高的电路

算术逻辑电路

- ❖ 1) 1位（二进制）全加器
- ❖ 2) 1位（二进制）半加器
- ❖ 3) 逐次进位 全加器
- ❖ 4) 超前进位 全加器

超前进位原理！

1位全加器

➤ 二进制加法运算举例

$$A = a_3 a_2 a_1 a_0 = 1011$$

$$B = b_3 b_2 b_1 b_0 = 1110$$

$$\begin{array}{r} 1\ 0\ 1\ 1 \text{ ————— } A \\ 1\ 1\ 1\ 0 \text{ ————— } B \\ +\ 1\ 1\ 0 \text{ ————— } C_{i-1} \\ \hline \end{array}$$

$$1\ 1\ 0\ 0\ 1\ \dots\dots\dots \Sigma_i$$

除了最低位，其它位相加都需要3个1位二进制数相加

全加


半加

1位全加器真值表

真值表

CI	P	Q	CO	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

逻辑符号



具体实现:

➡①与或

$$\Sigma = \bar{P}\bar{Q}CI + \bar{P}Q\bar{C}\bar{I} + P\bar{Q}\bar{C}\bar{I} + PQCI$$

$$CO = PQ + QCI + PCI$$

➡②异或

$$\Sigma = P \oplus Q \oplus CI$$

$$CO = PQ + (P \oplus Q)CI$$


CI	P	Q	CO	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

半加器

❖ 没有低位向本位的进位问题

真值表


P	Q	CO	Σ
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



$$\begin{aligned}\Sigma &= P \oplus Q \\ CO &= PQ\end{aligned}$$

多位全加器

➤ 4位全加器



串行进位的速度低

思考：如何构成n位全加器？

超前进位工作方式

$$CO_i = P_i Q_i + (P_i \oplus Q_i) CI_i$$

$$P_i Q_i = CG_i \quad P_i \oplus Q_i = CP_i$$

$$CO_i = CG_i + CP_i CI_i$$

$$CO_{i-1} = CG_{i-1} + CP_{i-1} CI_{i-1}$$

$$CO_i = CG_i + CP_i (CG_{i-1} + CP_{i-1} CI_{i-1})$$


迭代下去，最终有：

$$CO_n = CG_n + CP_n CG_{n-1} + CP_n CP_{n-1} CG_{n-2} + \dots + \\ CP_n CP_{n-1} CP_{n-2} \dots CP_1 CG_0 + CP_n CP_{n-1} CP_{n-2} \dots CP_1 CP_0 CI_0$$



超前进位只有2级门电路延时，速度高

➤集成4位加法器—74283



思考：如何用74283构成8位加法器？

减法运算

- ❖ 1) 1位全减器
- ❖ 2) 1位半减器
- ❖ 3) 多位全减器

1位全减器真值表

真值表

<i>A</i>	<i>B</i>	<i>CI</i>	<i>F</i>	<i>CO</i>
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


$$CO = \bar{A}(B \oplus CI) + BCI$$

$$F = A \oplus B \oplus CI$$

减法运算

❖ 减法可以用加法来实现： $A-B$ 用 $A+B_{\text{补}}-2^n$

也就是： $A+B_{\text{反}}+1-2^n$



减法运算

❖ 被减数大于减数， $A - B \geq 0$

↪ $A=0110$, $B=0001$, B 的反码为1110

❖ 被减数小于减数， $A - B < 0$

↪ $A=0110$, $B=1000$, B 的反码为0111

❖ 借位为1时，表示差为负值，需要将差再次求补，才能得到差值大小

减法运算

❖ 得到的结果还需要进行求补运算：

🌀 借位为0 不变；借位为1 要求补。





图 5.48 求补逻辑图

用加法器设计组合电路

- ❖ 1) 余3码转换电路
- ❖ 2) 1位BCD码全加器

例： 用74283实现BCD码到余3码的转换！



1位 BCD码运算

1位BCD码加法运算

① 思考：两个1位BCD码相加，
结果范围是什么？

N	二进制数		十进制数	
	CO	B ₃ B ₂ B ₁ B ₀	D ₂₁	D ₈ D ₄ D ₂ D ₁
0	0	0 0 0 0	0	0 0 0 0
...	...		...	
9	0	1 0 0 1	0	1 0 0 1
10	0	1 0 1 0	1	0 0 0 0
11	0	1 0 1 1	1	0 0 0 1
...	...		...	
15	0	1 1 1 1	1	0 1 0 1
16	1	0 0 0 0	1	0 1 1 0
17	1	0 0 0 1	1	0 1 1 1
18	1	0 0 1 0	1	1 0 0 0
19	1	0 0 1 1	1	1 0 0 1

➤ BCD码的修正


④ 需作+6处理的包括：

➡ ① 出现CO


➡ ② $B_8B_4B_2B_1 \geq 1010$

④ 修正条件为：

$$CO + B_8B_4 + B_8B_2$$




➤ 1位BCD码全加器电路图



设计一个监视交通信号灯工作情况的逻辑电路。正常情况下，红、黄、绿灯应有且只有一个灯亮，否则视为故障状态。监视电路发出报警信号，提醒有关人员修理。写出设计真值表和电路图。请采用以下两种设计实现。

(1) 采用3-8 线译码器74138 (2) 采用4 选1 数据选择器74153



逻辑的海洋