

数字逻辑电路

第7章 触发器

触发器

概述

构成组合逻辑电路的基本单元为逻辑门，

而构成时序逻辑电路的基本单元是触发器。

触发器的原理

- ❖ 触发器是具有记忆功能，能存储数字信号的基本逻辑单元。
- ❖ 触发器具有两个稳定状态，1状态和0状态。
- ❖ 在输入触发信号作用下，两个稳定状态可以相互转换（从1→0或从0→1），并且在触发信号消失后能保持信号作用时的稳态不变。
- ❖ 锁存器对输入电平持续事件敏感，在一个持续电平期间都会接收输入，并在输出端发生变化。
- ❖ 触发器对时钟脉冲边沿敏感，在边沿来临时状态发生改变。

学习要点

触发器的现态和次态：

现态（ Q^n ）：触发器接收输入信号之前的状态。

次态（ Q^{n+1} ）：触发器接收输入信号之后的新状态。


本章是为学习时序电路作准备的，重点要抓住触发器次态 Q^{n+1} 及现态 Q^n 和输入信号的逻辑关系。

触发器次态与现态和输入信号之间的逻辑关系是本章学习的重点。
如何获得、描述、理解这种关系，是本章学习的主要内容。


基本RS触发器（RS锁存器）

与非门实现的基本RS触发器

一. 电路组成及逻辑符号



二、工作原理



$$Q = \overline{\overline{S} \overline{Q}} \quad \overline{Q} = \overline{\overline{R} Q}$$

$$\overline{S} = \overline{R} = 1 \begin{cases} Q = Q \\ \overline{Q} = \overline{Q} \end{cases} \text{“保持”}$$

$$\overline{S} = 1, \overline{R} = 0 \begin{cases} Q = 0 \\ \overline{Q} = 1 \end{cases} \text{0 态}$$

-----“置 0”或“复位”

$$\overline{S} = 0, \overline{R} = 1 \begin{cases} Q = 1 \\ \overline{Q} = 0 \end{cases} \text{1 态}$$

-----“置 1”或“置位”

$$\overline{S} = \overline{R} = 0 \quad Q \text{ 和 } \overline{Q} \text{ 均为 } 1$$

$\overline{R}$ 先撤消: $\longrightarrow$ 1 态

$\overline{S}$ 先撤消: $\longrightarrow$ 0 态

信号同时撤消:

(状态随机不定)

与非门组成的基本RS触发器的功能表

$\bar{S}$	$\bar{R}$	Q^{n+1}	$\overline{Q^{n+1}}$	状态（功能）
1	1	Q^n	$\overline{Q^n}$	保持
1	0	0	1	置0
0	1	1	0	置1
0	0	1	1	不定

Q^n -----现态：触发器接收输入信号之前的状态。

Q^{n+1} -----次态：触发器接收输入信号之后的新状态。

三、特性表

特性表：次态 Q^{n+1} 与输入信号和现态 Q^n 之间关系的真值表，又称状态转换表。


基本RS触发器特性表（状态转换表）

$\overline{R}$	$\overline{S}$	Q^n	Q^{n+1}	说 明
0	0	0	×	触发器状态不定
0	0	1	×	
0	1	0	0	触发器置 0
0	1	1	0	
1	0	0	1	触发器置 1
1	0	1	1	
1	1	0	0	触发器保持原状态 不变
1	1	1	1	

四、状态转换图

简化特性表

$\overline{R}$	$\overline{S}$	Q^{n+1}	功能
0	0	×	禁止
0	1	0	置 0
1	0	1	置 1
1	1	Q^n	保持



简化特性表

$\overline{R}$	$\overline{S}$	Q^{n+1}	功能
0	0	×	禁止
0	1	0	置 0
1	0	1	置 1
1	1	Q^n	保持

五、特性方程

特性方程反应了次态与输入信号及现态的关系。

Q^{n+1}


$\overline{R}\overline{S}$	00	01	11	10
Q^n				
0	×	0	0	1
1	×	0	1	1

特性方程



$$\begin{cases} Q^{n+1} = \overline{\overline{S}} + \overline{R}Q^n \\ \overline{S} + \overline{R} = 1 \text{ 约束条件} \end{cases}$$

六、波形图（时序图）


状态翻转过程需要一定的延迟时间，
如 $1 \rightarrow 0$ ，延迟时间为 t_{PHL} ；
 $0 \rightarrow 1$ ，延迟时间为 t_{PLH} 。
由于实际中翻转延迟时间相对于脉冲的宽度和周期很小，故可视为0。



设触发器初始状态为0:





通常用虚线或阴影表示触发器处于不定状态。



2. 由或非门组成的基本RS触发器

一、电路及符号



二、工作原理

$$R = S = 0$$

$$Q^{n+1} = Q^n, \overline{Q}^{n+1} = \overline{Q}^n$$

“保持”

$$R = 0, S = 1$$

$$Q^{n+1} = 1, \overline{Q}^{n+1} = 0$$

“置 1”

$$R = 1, S = 0$$

$$Q^{n+1} = 0, \overline{Q}^{n+1} = 1$$

“置 0”

$$R = S = 1$$

$$Q^{n+1}, \overline{Q}^{n+1} \text{ 均为 } 0$$

“不允许”

若高电平同时撤消，则状态不定



或非门组成的基本RS触发器的状态转换表

R	S	Q^n	Q^{n+1}	说 明
0	0			保持原状态不变
0	0			
0	1	0	1	置 1
0	1	1	1	
1	0	0	0	置 0
1	0	1	0	
1	1		×	状态不定
1	1		×	

S高电平有效
置1

R高电平有效
置0

波形图




特性表

$R \quad S$		Q^{n+1}	
0	0	Q^n	保持
0	1	1	置 1
1	0	0	置 0
1	1	×	禁止


特性方程

$$\left\{ \begin{array}{l} Q^{n+1} = S + \bar{R}Q^n \\ R S = 0 \end{array} \right. \quad \text{约束条件}$$

基本触发器用于消除抖动



(a) 机械开关的抖动现象



(b) 用R-S基本触发器消除抖动


总结：基本 RS 触发器主要特点

1. 优点：结构简单，
具有置 0、置 1、保持功能。

2. 缺点：输入电平直接控制输出状态，使用不便，抗干扰能力差； R 、 S 之间有约束。

门控锁存器


同步RS触发器，钟控RS触发器



$CP=0$ 时，以及 $R=S=0$ ，触发器保持原来状态不变。

$CP=1$ 时，工作情况与基本RS触发器相同。

1. 电路组成




R、S
控制端

CP: 时钟脉冲
(Clock Pulse)

触发器功能表

CP	R	S	Q_{n+1}	说明
1	0	0	Q_n	保持
1	0	1	1	置1
1	1	0	0	清0
1	1	1	不定	避免
0	ϕ	ϕ	Q_n	保持



2. 功能分析


时钟控制电平触发的R-S触发器

时钟控制 — 只有CP=1时,输出端状态才能改变

电平触发 — 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变

CP	R	S	Q_{n+1}	说明
1	0	0	Q_n	保持
1	0	1	1	置1
1	1	0	0	清0
1	1	1	不定	避免
0	ϕ	ϕ	Q_n	保持


3. 波形图



D锁存器（钟控D触发器）

- ❖ 输入信号直接送到缓存器暂存时，门控D锁存器最方便。
- ❖ $CP=0$ ，保持不变
- ❖ $CP=1, S = D, R = \bar{D}$ $RS=0$ 的约束条件自然满足


$$Q_{n+1} = S + \bar{R}Q_n$$



D触发器

在CP操作下，根据输入信号D情况的不同，具有置0、置1功能的电路称为D触发器。

1) 特性方程: $Q^{n+1} = D$



2) 特性表


CP	D	Q^{n+1}
0	0	Q^n
0	1	Q^n
1	0	0
1	1	1

3) 状态转换表

D	Q^{n+1}
0	0
1	1

同步D触发器的波形图

波形图



电平触发方式

同步JK触发器、同步T触发器

❖ 同步JK触发器: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

$$\bar{R} = \overline{CP \cdot K \cdot Q_n} \quad \bar{S} = \overline{CP \cdot J \cdot \bar{Q}_n}$$

$$Q_{n+1} = \bar{\bar{S}} + \bar{R}Q_n \quad Q_{n+1} = CP \cdot J \cdot \bar{Q}_n + \overline{CP \cdot K \cdot Q_n} \cdot Q_n$$

CP=0? CP=1? $Q_{n+1} = ?$

约束条件 $\bar{S} + \bar{R} = 1$ 状态转换图?





表 6.7 状态转移真值表

J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


同步JK触发器、同步T触发器

❖ 同步T触发器: $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n$

- ◆ 在门控J-K锁存器基础上构成。J=K=T
- ◆ T=1?, T=0?
- ◆ 控制信号置1可以构成异步时序逻辑电路的二进制计数器
- ◆ 状态转换图?



同步触发器存在的问题—空翻



由于在 $CP=1$ 期间, G_3 , G_4 门都是开着的, 都能接收 R 、 S 信号, 所以,如果在 $CP=1$ 期间 R 、 S 发生多次变化, 则触发器的状态也可能发生多次翻转。


在一个时钟脉冲周期中, 触发器发生多次翻转的现象叫做空翻。

当JK触发器中 $J=K=1$, 或者T触发器中 $T=1$ 时, 多次翻转的影响更大!


为了避免多次翻转现象, 采用具有存储功能的触发引导电路构成触发器, 称为主从 触发器。也可以采用时钟边沿控制触发的边沿触发器。

主从RS触发器

- ❖ 由两级钟控触发器构成，接收输入信号的时钟触发器称为主触发器，提供输出信号的钟控触发器称为从触发器。
- ❖ 由两级与非结构的门控R-S锁存器组成。两级门控端由反相的时钟信号控制。
- ❖ $CP=1$ 时，主门控信号高电平，R、S信号决定主锁存器的输出Q，从锁存器门控信号低电平，输出不变化。
- ❖ $CP=0$ ，主锁存门控信号低电平，输出 $Q_{主}$ 不变，从为高电平，从锁存器接收主锁存器的输出信号， $Q=Q_{主}$ 。因此特征方程仍然和以前一样。



主从D触发器



等价于：下降沿触发

主从JK触发器

1. 主从JK触发器工作原理

同样有两级锁存器构成。


CP=1, 从不变, 输出状态不变, 发生状态转移: $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$

CP=0，主不变，从发生状态转移：Q=Q_主

JK触发器 功能表

J	K	Q^n	Q^{n+1}	功能
0	0	0	0	保持
0	0	1	1	
0	1	0	0	输出状态 同J状态
0	1	1	0	
1	0	0	1	输出状态 同J状态
1	0	1	1	
1	1	0	1	$Q^n = \overline{Q^n}$
1	1	1	0	

3



CP下降沿才触发

边沿触发器

❖ 同时具备以下条件的触发器称为边沿触发方式触发器(简称边沿触发器):

✎ ① 触发器仅在 CP 跳变(上升沿、下降沿)来时,才接收输入信号;

✎ ② 在 $CP=0$ 或 $CP=1$ 期间,触发器输出状态不变。

❖ 因此,边沿触发器不仅克服了同步触发器的空翻现象,而且: 1) 大大提高了抗干扰能力, 2) 工作速度更快。

❖ 边沿触发器分为: 上升沿触发 , 下降沿触发 

❖ 为了区别于电平触发,在 CP 输入端方框的内侧加入“ $\wedge$ ”符号,表示边沿触发。 $\wedge$ 表示上升沿触发, 表示下降沿触发


边沿触发方式的触发器有两种类型：

一种是维持—阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；

另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。

维持—阻塞型J-K触发器

J、K端功能



$J=0, K=1$ 时 $Q=0$


$J=1, K=0$ 时 $Q=1$

R复位端 S置位端

CP上升沿，还是下降沿
触发？

维持—阻塞型J-K触发器

J、K控制端的功能





CP上升沿触发


J	K	CP	Q_{n+1}	说明
0	0	$\uparrow$	Q_n	保持
0	1	$\uparrow$	0	清0
1	0	$\uparrow$	1	置1
1	1	$\uparrow$	$\overline{Q_n}$	翻转
ϕ	ϕ	0,1	Q_n	

CP下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发

用J-K触发器构成2分频器



当JK=11时，在CP上升沿翻转




RS,JK甩空或通过
CP $\rightarrow$ $\div 2$ $\rightarrow$ Q
4.7kΩ的电阻接高电平

$$F_Q = F_{CP}/2$$

后边沿（下降沿）JK触发器

假设初始状态 $Q=0$, $\overline{Q}=1$


- $CP=0$ 时, CP 封锁4个门, 2个门打开, RS 锁存器状态保持
- $CP=1$ 时, 外侧两个与门首先解除封锁, RS 锁存器通过这两个门保持不变。若此时输入 $J=1$, $K=0$, 通过门1、2的传输延迟后, $S_D'=0$, $R_D'=1$, 内侧两个与门都不导通
- CP 下降沿到达时, 外侧两个与门立刻被封锁, 1、2存在传输延迟, 不会立刻变化, $Q=1$, $\overline{Q}=0$, 并维持了状态稳定。1、2传输延迟过后, $S_D'=1$, $R_D'=1$, 对状态无影响, 1、2被封锁。
- $S_D=1$, $R_D=0$. $Q=0$, $\overline{Q}=1$
- $S_D=0$, $R_D=1$. $Q=1$, $\overline{Q}=0$




边沿D触发器

❖ 边沿D触发器，用得很多的触发器。



CP	$\overline{S}_D$	$\overline{R}_D$	D	Q^n	Q^{n+1}
$\times$	0	1	$\times$	$\times$	1
$\times$	1	0	$\times$	$\times$	0
$\uparrow$	1	1	0	0	0
$\uparrow$	1	1	0	1	0
$\uparrow$	1	1	1	0	1
$\uparrow$	1	1	1	1	1



触发器的逻辑符号和大致的反应。




在下图所示的主从JK触发器中，加入图示的J、K、和CP波形，画出触发器Q端的波形。假设初始状态为0



集成触发器

❖ 置数端和复位端的影响: (异步还是同步?)

只有在异步控制端没有置位或者复位信号时，触发器才正常工作



(a) 逻辑符号


S_D	R_D	D	CP	Q^{n+1}
1	1	X	X	不使用
0	1	X	X	0
1	0	X	X	1
0	0	0	$\uparrow$	0
0	0	1	$\uparrow$	1

(b) 功能表

图6.28 带异步控制端的集成触发器

集成触发器（2）



❖ 波形



异步控制端优先级高于同步激励信号D

对于同步工作，以时钟信号的触发沿为界，将时间划分为一个个周期，每个周期定义为一个状态时间，触发器只有在时钟的触发沿才能更新状态。

在下图所示的边沿JK触发器中，加入图示波形，画出触发器Q输出端的波形



作答

触发器之间的相互转换

- ❖ 1. 特征方程比较来进行转换。
- ❖ 2. 状态转移真值表比较来进行转换。

转换逻辑电路的方法：一般是先比较已有触发器和待求触发器的特性方程，然后利用逻辑代数的公式和定理实现两个特性方程之间的变换，进而画出转换后的逻辑电路。

1. JK型变换成D型

将D触发器的特性方程稍作变换


$$Q^{n+1} = D = D(\overline{Q}^n + Q^n) = D\overline{Q}^n + DQ^n$$

与JK触发器特性方程比较：

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$J = D \quad K = \overline{D}$$

★可见触发器的逻辑功能可以通过外部接线加以转换，转换后逻辑功能改变，但触发方式不变。



2. 从 D 转换到 T、T'型的转换


① $D \rightarrow T$

T 触发器的特性方程: $Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$

D 触发器的特性方程: $Q^{n+1} = D$

$$Q^{n+1} = D = T\overline{Q}^n + \overline{T}Q^n = T \oplus Q^n$$

转换图:



3. 从 R-S触发器到J-K触发器的转换

R-S 触发器的特性方程: $Q^{n+1} = S + \overline{R}Q^n$

约束条件 $RS = 0$

J-K 触发器的特性方程: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

比较得到 $S=J\overline{Q}^n$, $R=K$ 不满足约束条件

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n = J\overline{Q}^n + \overline{KQ}^n Q^n$$

$$R=KQ^n$$

电路图:

4. 真值表进行转换

R-S 触发器的特性方程: $Q^{n+1} = S + \overline{R}Q^n$

J-K 触发器的特性方程: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

J	K	Q^n	Q^{n+1}	S	R
0	0	0	0	0	×
0	0	1	1	×	0
0	1	0	0	0	×
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	×	0
1	1	0	1	1	0
1	1	1	0	0	1

J	K	Q^n	Q^{n+1}	S	R
0	0	0	0	0	×
0	0	1	1	×	0
0	1	0	0	0	×
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	×	0
1	1	0	1	1	0
1	1	1	0	0	1

卡诺图：

$$S = J\bar{Q} \quad R = KQ$$

本章最终要求

- ❖ 1. 掌握RS触发器、JK触发器和D触发器、T触发器的逻辑功能。
- ❖ 2. 掌握触发器功能的描述方法：特性表（功能表）、特性方程（状态方程、次态方程）、状态转换图、波形图（时序图）。
- ❖ 3. 理解各种触发器的工作原理，熟悉它们的逻辑符号及动作特点。
- ❖ 4. 了解触发器的电路结构及不同功能触发器之间的相互转换。

触发器总结

❖ 电平触发、边沿触发、主从触发

❖ 特征方程：RS, D, JK, T触发器

- 1) RS触发器: $Q^{n+1} = S + \overline{R}Q^n$
- 2) D触发器: $Q^{n+1} = D$
- 3) JK触发器: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$
- 4) T触发器: $Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$

触发器的分类

❖ 按结构分：

基本型触发器、同步型触发器、主从型触发器、边沿型触发器

❖ 按功能分：

RS触发器、D触发器、T触发器、JK触发器







重点介绍：

基本RS触发器、同步RS触发器、同步D触发器

主从D触发器

边沿JK触发器、边沿D触发器

总结：触发器

触发器类型	由与非门构成的基本RS触发器	由或非门构成的基本RS触发器	同步式时钟触发（以RS功能触发器为例）	维持阻塞触发器和上升沿触发的边沿触发器（以D能触发器为例）	边沿式触发器及下降沿触发的维持阻塞触发器（JK功能触发器例）	主从式触发器（以JK功能触发器为例）
触发器惯用符号						
新标准符号	