

数字逻辑电路

第9章 常用的时序逻辑电路模块

概述

- 常见的时序逻辑电路有寄存器、计数器和序号发生器等。
- 所谓时序逻辑电路是指电路此刻的输出不仅与电路此刻的输入组合有关，还与前一刻的输出状态有关。
- 器件的基本功能和应用。

若干常用的时序电路

寄存器

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。

触发器是一种可以存储1位二进制信息的寄存器。

存放 n 位二进制代码的寄存器，需用 n 个触发器来构成。


按照功能的不同，可将寄存器分为**基本寄存器**和**移位寄存器**两大类。

基本寄存器只能并行送入数据，需要时也只能并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次**逐位右移或左移**。

一 基本寄存器

1、单拍工作方式基本寄存器




只要送数控制时钟脉冲 CP 上升沿到来,

加在并行数据输入端的数据 $D_0 \sim D_3$, 就立即被送入进寄存器中, 即有:

$$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = D_3 D_2 D_1 D_0$$

2、双拍工作方式基本寄存器



(1) 清零。 $\overline{CR}=0$ ，异步清零。**立即**有：

$$Q_3^n Q_2^n Q_1^n Q_0^n = 0000$$

(2) 送数。 $\overline{CR}=1$ 时，**CP上升沿**送数。即有：


$$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = D_3 D_2 D_1 D_0$$

(3) 保持。在 $\overline{CR}=1$ 、CP上升沿以外时间，寄存器内容将保持不变。

3、单向移位寄存器

4位右移
移位寄存器

并行输出




时钟方程: $CP_0 = CP_1 = CP_2 = CP_3 = CP$

驱动方程: $D_0 = D_i, D_1 = Q_0^n, D_2 = Q_1^n, D_3 = Q_2^n$


状态方程: $Q_0^{n+1} = D_i, Q_1^{n+1} = Q_0^n, Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_2^n$

- 将寄存的数据按照指令进行移位。
- 具体是在移位脉冲作用下，根据需要左移或者右移一位。



输入		现态				次态				说明
D_i	CP	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
1	↑	0	0	0	0	1	0	0	0	连续输入 4个1
1	↑	1	0	0	0	1	1	0	0	
1	↑	1	1	0	0	1	1	1	0	
1	↑	1	1	1	0	1	1	1	1	


- 初始状态是0000，串行输入数据1111.在4个移位脉冲作用后，输入的4位数码全部存入了寄存器中。
- 数码可由Q端并行输出，也可以从Q3串行输出。串行输出要继续输入4个移位脉冲。
- 移位寄存器具有串行输入—并行输出，串行输入—串行输出两种工作方式。



时钟方程: $CP_0 = CP_1 = CP_2 = CP_3 = CP$

驱动方程: $D_0 = Q_1^n, D_1 = Q_2^n, D_2 = Q_3^n, D_3 = D_i$

状态方程: $Q_0^{n+1} = Q_1^n, Q_1^{n+1} = Q_2^n, Q_2^{n+1} = Q_3^n, Q_3^{n+1} = D_i$




输入		现态				次态				说明
D_i	CP	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
1	↑	0	0	0	0	0	0	0	1	连续输入 4个1
1	↑	1	0	0	0	0	0	1	1	
1	↑	1	1	0	0	0	1	1	1	
1	↑	1	1	1	0	1	1	1	1	

单向移位寄存器具有以下主要特点：

- （1）单向移位寄存器中的数码，在 CP 脉冲操作下，可以依次右移或左移。
- （2） n 位单向移位寄存器可以寄存 n 位二进制代码。 n 个 CP 脉冲即可完成串行输入工作。
- （3）若串行输入端输入为0，则 n 个 CP 脉冲后，所有寄存器便被清零。

2、双向移位寄存器



$$\begin{cases} Q_0^{n+1} = \overline{M}D_{SR} + MQ_1^n \\ Q_1^{n+1} = \overline{M}Q_0^n + MQ_2^n \\ Q_2^{n+1} = \overline{M}Q_1^n + MQ_3^n \\ Q_3^{n+1} = \overline{M}Q_2^n + MD_{SL} \end{cases}$$

M=0时右移


$$\begin{cases} Q_0^{n+1} = D_{SR} \\ Q_1^{n+1} = Q_0^n \\ Q_2^{n+1} = Q_1^n \\ Q_3^{n+1} = Q_2^n \end{cases}$$

M=1时左移

$$\begin{cases} Q_0^{n+1} = Q_1^n \\ Q_1^{n+1} = Q_2^n \\ Q_2^{n+1} = Q_3^n \\ Q_3^{n+1} = D_{SL} \end{cases}$$

3、集成移位寄存器


右移 74LS195




- 具有串行输入、并行输入和串、并行输出的4位右移移位寄存器。
- JK为串行输入端，做右移操作，第一级触发器的状态 Q_0^{n+1} 由JK和 Q_0^n 决定。
- D_0 - D_3 和 Q_0 - Q_3 分别为并行输入端和并行输出端。
- SH/LD是移位/置数功能控制端。

表 8.3 74195 的功能表

$S/\bar{L}$	J $\bar{K}$	$\overline{CR}$	CP	$Q_0^{n+1} Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}$	功能
x	xx	0	x	0 0 0 0	异步清除
1	0 0	1	↑	0 $Q_0^n Q_1^n Q_2^n$	串入、右移
1	0 1	1	↑	$Q_0^n Q_0^n Q_1^n Q_2^n$	
1	1 0	1	↑	$\bar{Q}_0^n Q_0^n Q_1^n Q_2^n$	
1	1 1	1	↑	1 $Q_0^n Q_1^n Q_2^n$	
0	xx	1	↑	$D_0 D_1 D_2 D_3$	并行置数



(a) 引脚排列图



(b) 逻辑功能示意图


4、集成双向移位寄存器

74LS194

- 由四个触发器组成的4位双向移位寄存器。
- 多了个左移，所以控制端要增加。

$\overline{CR}$	S_1	S_0	CP	工作状态
0	×	×	×	异步清零
1	0	0	×	保持
1	0	1	↑	右移
1	1	0	↑	左移
1	1	1	×	并行输入

双向移位寄存器 74LS194 内部结构图



分析看是否
实现双向移
位功能？

三 寄存器的应用

1、串并转换

- I片的两个串行数据输入端和并行送数端 D_0 接串行输入数据 D_i 。I片的并行输入端 D_1 接0，为标志位，其余并行输入端 D_2, D_3 接1。
- II片两个串行数据输入端接I片的输出 Q_3 ，并行输入端 D_0 - D_3 接1。II片的 Q_3 接I片和II片的 SH/LD 端。
- 先清0，II片的 Q_3 为0，CP上升沿到达时执行送数，电路 Q_0 - Q_6 送入的是： D_001111 。II片的 $Q_3=1$ ，下一个CP上升沿到来执行移位功能，串行输入数据 D_i ，并行输出 Q_0 - Q_6 为 D_1D_001111 。
- 并行输出为 D_6 - D_0 时， Q_3 为0，表最后一行，标志位移到II片最高位，送数。转换完成。





图 8.10 7 位并行串行转换器

三 寄存器的应用

3、环形计数器

- 计数器对信号周期进行计数的器件。经过一个信号周期，计数器就变化一个状态，用以标记周期数。
- 模值，代表计数器具有的最多状态数，也就是它的主循环状态数。



结构特点

$D_0 = Q_{n-1}^n$ 即将 FF_{n-1} 的输出 Q_{n-1} 接到 FF_0 的输入端 D_0 。



工作原理

在输入计数脉冲 CP 的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。


即当连续输入 CP 脉冲时，环形计数器中各个触发器的 Q 端或 Q 非端，将轮流地出现矩形脉冲。

能自启动的4位环形计数器

- 4个主循环状态。除此之外，还有12个状态没有用到，称为偏离状态。
- 需要将偏离状态解开。解开的原则：原次态和现次态必须第一位不同。有的不能找到合适修改状态直接与有效循环状态对应，可用已打开的无效循环中的状态作为次态来确定修改的状态。
- 解开：0011—0001，1001—0100，0101—0010，0111—0011，1011—0101，0000—1000，1111—0111



状态图



能自启动的4位环形计数器

排列顺序: $Q_0^n Q_1^n Q_2^n Q_3^n \rightarrow$

1111 0000 $\rightarrow$ 1000 $\rightarrow$ 0100 $\leftarrow$ 1001


↓ ↑ ↓

1110 $\rightarrow$ 0111 $\rightarrow$ 0011 $\rightarrow$ 0001 $\leftarrow$ 0010 $\leftarrow$ 0101 $\leftarrow$ 1011

↑


1100 $\rightarrow$ 0110 $\leftarrow$ 1101

列出真值表，求出 $D_0 =$




1) 环形计数器

- 用74194构成计数器。
- 环形计数器：正脉冲到来， $S_1S_0=11$ ，置数。 $Q_0Q_1Q_2Q_3=1000$ 。
- $START$ 由1变0， $S_1S_0=01$ ，在 CP 作用下进行右移操作。
- 第四个 CP 到来之前， $Q_0Q_1Q_2Q_3=0001$ 。
- 第四个 CP 到来时，由于 $D_{SR}=Q_3=1$ ，此 CP 作用下 $Q_0Q_1Q_2Q_3=1000$ 。




2) 扭环形计数器

- 增加有效计数状态。
- 末级输出 Q_3 反相后接到串行输入端 D_{SR} 构成。
- 电路有8个计数状态，为模8计数器。
- N 位移位寄存器可构成模 $2*N$ 的扭环形计数器。



3、扭环形计数器



结构特点 $D_0 = \overline{Q}_{n-1}^n$ 即将 FF_{n-1} 的输出 $\overline{Q}_{n-1}$ 接到 FF_0 的输入端 D_0 。

排列顺序: $Q_0^n Q_1^n Q_2^n Q_3^n \rightarrow$

状态图

0000 → 1000 → 1100 → 1110

↑

有效循环

↓

0001 ← 0011 ← 0111 ← 1111

0100 → 1010 → 1101 → 0110

↑

无效循环

↓

1001 ← 0010 ← 0101 ← 1011

排列顺序: $Q_0^n Q_1^n Q_2^n Q_3^n \rightarrow$

0000 $\rightarrow$ 1000 $\rightarrow$ 1100 $\rightarrow$ 1110

$\uparrow$ 有效循环 $\downarrow$

0001 $\leftarrow$ 0011 $\leftarrow$ 0111 $\leftarrow$ 1111


0100 $\rightarrow$ 1010 $\rightarrow$ 1101 $\rightarrow$ 0110

$\uparrow$ 无效循环 $\downarrow$

1001 $\leftarrow$ 0010 $\leftarrow$ 0101 $\leftarrow$ 1011

- 打开1101的次态, 1101- $\rightarrow$ 1110
- 还可以打开0101的次态, 0101- $\rightarrow$ 1010

能自启动的4位扭环形计数器



(a) 逻辑图

排列顺序: $Q_0''Q_1''Q_2''Q_3''$

0000→1000→1100→1110←1101←1010←0100←1001←0010

↑ 有效循环 ↓ ↑

0001←0011←0111←1111 0101←1011←0110

(b) 状态图

计数器举例一奥运倒计时



计数器概念和分类


4前缀：同步二进制模8递增计数器

可系计数器... 时钟、时钟控制等。



2.3 计数器分析例子

(一) 二进制计数器



同步二进制加法计数器

分析:

①驱动方程
和输出方程

$$\begin{cases} J_0 = 1, K_0 = 1 \\ J_1 = Q_0^n, K_1 = Q_0^n \\ J_2 = Q_1^n \cdot Q_0^n, K_2 = Q_1^n \cdot Q_0^n \end{cases}$$

$$Z = Q_2^n \cdot Q_1^n \cdot Q_0^n$$

2.3 计数器分析例子

②状态方程

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n = Q_0^n \oplus Q_1^n$$

$$Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n} + \overline{Q_0^n} \overline{Q_1^n} Q_2^n = (Q_0^n Q_1^n) \oplus Q_2^n$$


③状态表

$$Z = Q_2^n \cdot Q_1^n \cdot Q_0^n$$


Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	1

计数器分析例子

④ 画状态图



⑤ 画波形图



D触发器组成的4位计数器

- 异步，加法计数器




图 8.16 由 D 触发器组成的 4 位异步二进制加法计数器的逻辑图

其相应的状态转换图和波形图如下：




图 8.17 电路的状态转换图




图 8.18 电路的时序图

- 下降沿触发
- 每输入一个计数脉冲，计数器的状态按照二进制加法规律加1.
- Q_0 , Q_1 , Q_2 , Q_3 的周期分别以计数脉冲CP周期的2倍增加，分别对波形进行了2分频，4分频，8分频，16分频。因而计数器也可作为分频器。

D触发器组成的计数器

- 异步，减法计数器





图 8.19 D 触发器组成的 4 位异步二进制减法计数器的逻辑图



其相应的状态转换图
和波形图如下：

图 8.20 电路的时序图





图 8.21 电路的状态图

异步计数器构成

- 用D触发器或者J-K触发器可以方便的组成二进制异步计数器。
- 先将触发器都接成有脉冲就反转的形式，使其每经过一个触发脉冲就翻转一次。
- 然后根据加、减计数方式及触发器为上升沿还是下降沿触发来决定各触发器之间的连接方式。
- 高位触发器的状态翻转必须在低位触发器产生进位信号或借位信号之后才能实现。

常用集成计数器



- 清零信号
- 时钟信号
- 触发器激励方程
- 触发器状态转移方程
- 输出方程

$$CO = ETQ_0^n Q_1^n Q_2^n Q_3^n$$

74161电路图

$\overline{LD} = 0$ 时： 同步送数， $\overline{LD}$ 是同步送数端。

$$Q_A^{n+1} = A, Q_B^{n+1} = B, Q_C^{n+1} = C, Q_D^{n+1} = D$$

$\overline{LD} = 1, ET = 1, EP = 0$ 时： 各触发器和输出都保持不变

$$Q_A^{n+1} = Q_A^n, Q_B^{n+1} = Q_B^n, Q_C^{n+1} = Q_C^n, Q_D^{n+1} = Q_D^n$$

$$CO = Q_A^n Q_B^n Q_C^n Q_D^n$$

$\overline{LD} = 1, ET = 0, EP = 1$ 时： 各触发器保持不变，输出CO清零

$\overline{LD} = 1, ET = 1, EP = 1$ 时： 4位二进制加法计数

$$Q_A^{n+1} = \overline{Q_A^n}$$

$$Q_B^{n+1} = Q_A^n \overline{Q_B^n} + \overline{Q_A^n} Q_B^n$$


$$Q_C^{n+1} = Q_A^n Q_B^n \overline{Q_C^n} + \overline{Q_A^n} \overline{Q_B^n} Q_C^n \quad Q_D^{n+1} = Q_A^n Q_B^n Q_C^n \overline{Q_D^n} + \overline{Q_A^n} \overline{Q_B^n} \overline{Q_C^n} Q_D^n$$

$\overline{CR} = 0$ 时： 异步清零

74161计数器

74161 功能表


清零	预置	时钟	使能		预置数据输入				输出				工作模式
$\overline{CR}$	$\overline{LD}$	CP	EP	ET	D ₃	D ₂	D ₁	D ₀	Q ₃	Q ₂	Q ₁	Q ₀	
0	×	×	×	×	×	×	×	×	0	0	0	0	异步清零
1	0	↑	×	×	D ₃	D ₂	D ₁	D ₀	D ₃	D ₂	D ₁	D ₀	同步预置
1	1	×	0	×	×	×	×	×	保持				数据保持
1	1	×	×	0	×	×	×	×	保持 (C0=0)				数据保持
1	1	↑	1	1	×	×	×	×	计数				加法计数




74161的功能和特点（模16计数器）

◆ $\overline{CR}$ 、 $\overline{LD}$ 、EP 和 ET 均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一次加法计数。

74LS161状态图



74161的波形图



◆ $\overline{RD}$ ：异步置“0”功能。

◆ $\overline{LD}$ ：同步置数功能。

◆ ET 和 EP 是计数器控制端，两者均为高电平，计数器才处于计数状态。


74163计数器功能表

(模16计数器)

表 8.9 74163 的功能表

清零	预置	使能		时钟	预置数据输入				输出				工作模式
$\overline{CR}$	$\overline{LD}$	EP	ET	CP	D	C	B	A	Q_D	Q_C	Q_B	Q_A	
0	×	×	×	↑	×	×	×	×	0	0	0	0	同步清零
1	0	×	×	↑	<i>dcba</i>				<i>dcba</i>				同步送数
1	1	0	1	×	×	×	×	×	保持				数据保持, CO 保持
1	1	×	0	×	×	×	×	×	保持				数据保持, CO 清零
1	1	1	1	↑	×	×	×	×	计数				加法计数


74191可逆计数器 (模16计数器)



- 74191计数器符号
- 74191计数器的功能表

表 8.10 74191 的功能表

预置	使能	加/减控制	时钟	预置数据输入	输出	工作模式
$\overline{LD}$	EN	$D/\overline{U}$	CP	$D_3D_2D_1D_0$	$Q_3Q_2Q_1Q_0$	
0	×	×	×	$d_3d_2d_1d_0$	$d_3d_2d_1d_0$	异步置数
1	1	×	×	× × × ×	保持	数据保持
1	0	0	↑	× × × ×	加法计数	加法计数
1	0	1	↑	× × × ×	减法计数	减法计数




有个最大/最小控制端MAX/MIN和进位/借位输出端RCO。

$$MAX/MIN = \overline{(D/\bar{U})} \cdot Q_3 Q_2 Q_1 Q_0 + (D/\bar{U} \cdot \bar{Q}_3 \cdot \bar{Q}_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0)$$

$$\overline{RCO} = \overline{EN \cdot CP \cdot MAX/MIN}$$

- 加法计数，计到最大值1111时，MAX/MIN输出1，如果此时CP=0，则 $\overline{RCO} = 0$ ，发一个进位信号。
- 减法计数，记到最小值0000时，MAX/MIN输出1，如果此时CP=0，则 $\overline{RCO} = 0$ ，发一个借位信号。



74160模10计数器

- 74160计数器符号
- 74160计数器的功能表

表 8.12 74160 的功能表

清零	预置	使能	时钟	预置数据输入	输出	工作模式
$\overline{CR}$	$\overline{LD}$	$\overline{EPET}$	CP	$D_3D_2D_1D_0$	$Q_3Q_2Q_1Q_0$	
0	x	x x	x	xxx x	0 0 0 0	异步清零
1	0	x x	↑	$d_3d_2d_1d_0$	$d_3d_2d_1d_0$	同步置数
1	1	0 x	x	xxx x	保持	数据保持
1	1	x 0	x	xxx x	保持	数据保持
1	1	1 1	↑	xxx x	十进制计数	加法计数

$RCO = ET \cdot Q_3 \cdot Q_0$ 计数到1001, 从1001变成0000时, 产生进位信号。

集成计数器的总结


- 模16计数器： 74161, 74163, 74191
- 模10计数器： 74160
- 清零： 异步： 74161, 74160
同步： 74163
- 置数： 同步： 74161, 74160, 74163
异步： 74191

74161, 74160是主要使用的计数器！

计数器的应用

- 1. 多种模的计数器的需求

- 时间（秒脉冲怎么来的？）
- 闹钟（定时？）
- 计算机读数据的地址变化



问题？？

- 2. 集成计数器的固定模

计数器级联(1)

(1) 同步级联: CO -> EP、ET




图 8.32 74161 同步级联构成 8 位同步二进制加法计数器

- 两片4位同步二进制加法计数器构成8位同步二进制加法计数器，模值是 $16 \times 16 = 256$
- ET、EP都为0时，保持；都为1时，计数。

计数器级联(2)

(1) 异步级联: CO -> CP





图 8.33 74191 异步级联组成 8 位异步二进制可逆计数器

- 两片74191采用异步方式构成8位异步二进制计数器，时钟信号不相同，因此是异步的
- 由1片的进位信号控制2片的时钟端

计数器级联-例子

例题：使用74160实现模48的计数器



**（同步实现，重点在
看什么时候反馈！）**


- N=48，74160为模10计数器，所以需要两片
- 采用同步级联方式连接成100进制计数器，再借助异步清零功能，产生一个清零信号。
- 在输入第48个计数脉冲后，4个10，加上1个8.：0100+1000
- 异步清零，最后一个不占用时钟周期
- 如果是同步清零呢？
- 如果是16进制计数器呢？00110000

集成计数器构成任意进制计数器

——反馈法构成模6计数器的四种方法

例1：反馈置0法

$\overline{LD}$




由此可见， N 进制计数器可以利用在 $(N-1)$ 时将 $\overline{LD}$ 变为 0 的方法构成，这种方法称为**反馈置0法**。

保证循环中有：
6个脉冲跳变
或者6个状态。
同步清零， $\overline{LD}$ 为
0的时候送数

0 → 1 → 2 → 3 → 4 → 5
0000 → 0001 → 0010 → 0011 → 0100 → 0101

例2：直接清0法

$\overline{R}_D$



保证循环中有：
6个脉冲跳变
或者6个状态

当计数器计到6时（状态6出现时间极短）， Q_2 和 Q_1 均为1，使 $\overline{R}_D$ 为0，计数器立即被强迫回到0状态，开始新的循环。


0 → 1 → 2 → 3 → 4 → 5 → • 6

0000 → 0001 → 0010 → 0011 → 0100 → 0101 → • 0110



例3：反馈置数法

使用进位信号




1010→1011→1100→1101→1110→1111



例4：用十进制计数器反馈置数法

使用高位的信号




0011→0100→0101→0110→0111→1000




◆ 当计数器计到状态**1111**时，进位端 **C** 为1，经非门为0，置数控制端 $\overline{LD} = 0$ ，下一个时钟到来时，将**D3 ~ D0** 端的数据**1010**送入计数器。这种方法称为反馈预置法。

- 根据不同的计数器芯片**同步清零**和**异步置数**的特性，还有下面的方法：
- 1) 同步清零法：(针对74163而言)**



需要等一个同步信号，然后清零

- 2) 异步预置数法: (只针对74191而言)





异步置数，存在一个瞬时状态

改进的模 6 计数器

----反馈清零法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。

改进的方法是加一个基本 RS 触发器，如下图所示，工作波形见下图右。当计数器计到 6 时，基本 RS 触发器置 0，使 $\bar{R}_D$ 端为 0，该 0 一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置 0。



当 $M > N$ 时：必须将多片计数器级联。

1) 整体清“0”法或整体置数法


基本思路：先将 n 片计数器级联组成 N^n ($N^n > M$) 进制计数器，计满 M 个状态后，采用整体清“0”或整体置数法实现 M 进制计数器。

2) 分解法


基本思路：将 $M = M_1 \times M_2 \times \cdots \times M_n$ ，其中 M_1 、 M_2 、 $\cdots$ 、 M_n 均不大于 N ，则用 n 片计数器分别组成 M_1 、 M_2 、 $\cdots$ 、 M_n 进制的计数器，然后级联即可构成 M 进制计数器。

计数器级联应用

例：试用十进制计数器74160组成百进制计数器。



串行进位方式（异步计数器）



并行进位方式（同步计数器）

计数器级联应用


例：试用两片74160实现54进制计数器。

解：M=54，74160是具有异步清零、同步置数的十进制计数器。

①整体置数法

计数：0~53。


$Q_3Q_2Q_1Q_0$ 3 5
0 0 1 1 0 1 0 1




计数器的级联应用


②分解法

$M=54=6 \times 9$ ，用两片74160分别构成六进制和九进制，然后级联即可。






10进制，异步清零，同步置数



10进制，异步清零，同步置数



十六进制，异步置数

构成分频器的应用

1Hz的分频过程




图 39 例 2 的逻辑电路图

- 4位二进制加法计数器
- n 个触发器构成 n 位二进制计数器或者模 2^n 计数器，或者 2^n 分频器
- $2^{15}=32768$ ，15级二分频

构成 脉冲节拍应用

- 脉冲节拍是数字系统中定时部件的组成部分，也是计算机中的重要信号。在时钟脉冲作用下，顺序的在每个输出端输出节拍脉冲，协调系统各部分的工作。
- 由计数器74161和译码器74138组成的脉冲节拍电路。
- 74161构成模8计数器，异步清零，在0000-0111之间循环变化，从而在译码器输出端得到脉冲序列。





图 40 用计数器和译码器构成脉冲节拍

序列信号发生器

- **定义** “序列信号”——串行的周期性信号。

数字系统测试和数字信号传输时，会用到一些串行的周期性信号，这些串行的周期性信号称为序列信号。

- **方法1：** 计数型序列发生方法：计数器+组合电路



产生的序列信号长度等于计数器的模值，并可根据需要产生一个或多个序列信号。

- **方法1：计数型序列发生方法：计数器+组合电路**

- 例题1：设计一个01100011序列发生器**

- 序列长度等于8，将74161构成模8计数器
- 用数据选择器74151产生所需序列




图 8.42 计数器和数据选择器组成序列信号发生器


- **例题2：**直接设置Z输出，通过组合逻辑电路实现。

题目：设计一个1111010110序列发生器


表 8.14 例 4 状态转移表及其输出

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0	0	1	1
0	0	0	1	0	0	1	0	1
0	0	1	0	0	0	1	1	1
0	0	1	1	0	1	0	0	1
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	1
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	1
1	0	0	0	1	0	0	1	1
1	0	0	1	0	0	0	0	0

- 例题2：设计一个1111010110序列发生器
得到Z之后，就得到需要的序列。



方法2：移存型序列信号发生器生成法



• 具体步骤：

- 1) 先确定是用移位寄存器做。
- 2) 确定用几个寄存器。
- 3) 确定状态。
- 4) 确定最高 D_3 (或 D_2)的输入

- 移位寄存器级数 n 应该满足 2^n 大于等于序列长度
- 输出是以移位寄存器中某个触发器作为序列信号输出
- 关键是求出移进来的数据跟各个触发器的关系

• 例子

例 5: 用移位寄存器构成的“00010111”序列信号发生器，该序列是 0 先输出，1 最后输出。

解:

序列信号长度为 8，因此至少应该使用 3 位移位寄存器，把移位寄存器的工作状态列出来:

0 0 1 1 1 0 1 0 0 0

表 8.15 序列发生器的状态转移表

序号	Q ₂	Q ₁	Q ₀	D ₂
0	0	0	0	1
1	1	0	0	0
2	0	1	0	1
3	1	0	1	1
4	1	1	0	1
5	1	1	1	0
6	0	1	1	0
7	0	0	1	0
8	0	0	0	1

- 按照步骤来做

表 8.15 序列发生器的状态转移表

序号	Q_2	Q_1	Q_0	D_2
0	0	0	0	1
1	1	0	0	0
2	0	1	0	1
3	1	0	1	1
4	1	1	0	1
5	1	1	1	0
6	0	1	1	0
7	0	0	1	0
8	0	0	0	1

$Q_2 \backslash Q_1 Q_0$	00	01	11	10
0	1			1
1		1	1	

$$D_2 = \bar{Q}_2 \bar{Q}_0 + Q_2 Q_0$$




图 8.46 “00010111”序列信号发生器逻辑图

• 例子：用移位寄存器构成“000101”序列信号发生器

- 序列长度为6，寄存器数量应当大于等于3，选3。
- 列状态转移表。
- 010时，有两种转移，分别是101和100
- 三个寄存器不行，使用四个

1 0 0 0 1 0 1 0 0 0

表 8.16 “000101”序列信号发生器状态转移表

序 号	Q 3	Q 2	Q 1	Q 0	D 3
0	1	0	0	0	0
1	0	1	0	0	1
2	1	0	1	0	0
3	0	1	0	1	0
4	0	0	1	0	0
5	0	0	0	1	1
6	1	0	0	0	0

按照步骤进行，得到结果！

表 8.16 “000101”序列信号发生器状态转移表

序号	Q ₃	Q ₂	Q ₁	Q ₀	D ₃
0	1	0	0	0	0
1	0	1	0	0	1
2	1	0	1	0	0
3	0	1	0	1	0
4	0	0	1	0	0
5	0	0	0	1	1
6	1	0	0	0	0





图 8.47 “000101”序列信号发生器逻辑图

画出CP作用下F的波形。



作答

时序逻辑模块总结

1) 会分析：时序图-功能

- a) 单独时序模块的电路分析。
74161,74195
- b) 混合时序模块的电路分析。（包括组合模块）
74161+74138
74195+74151

2) 会设计：标准化设计

- a) 74161各种模计数器设计
- b) 有Z输出要求的时序设计。
- c) 1010010序列发生设计。


综合时序分析的例子

- 异步时序逻辑电路分析是时序逻辑电路分析的关键问题之一。有如下的电路，请分析该电路功能，请画出完整状态图和Q2的波形图，说明电路的功能。

$$A_1 = CP \quad A_0 = Q_3$$

$$Y = \overline{A_1}A_0 + A_1\overline{A_0} = \overline{CP}Q_3 + CP\overline{Q_3}$$

$$\begin{aligned} Q_0 &= \overline{Q_0}[Y \uparrow] \\ Q_1 &= \overline{Q_1}[Q_0 \uparrow] \\ Q_2 &= \overline{Q_2}[Q_1 \uparrow] \\ Q_3 &= \overline{Q_3}[Q_2 \uparrow] \end{aligned}$$




$$Y = \overline{A_1}A_0 + A_1\overline{A_0} = \overline{CP}Q_3 + CP\overline{Q_3}$$

$$Q_0 = \overline{Q_0}[Y \uparrow]$$

$$Q_1 = \overline{Q_1}[Q_0 \uparrow]$$

$$Q_2 = \overline{Q_2}[Q_1 \uparrow]$$


$$Q_3 = \overline{Q_3}[Q_2 \uparrow]$$



综合时序设计的例子

- 在电路实验中经常需要用到周期性的某种波形，假设现在有需要需用下面的图形的波形，请用电路来设计实现它，要有详细设计过程。

10110011



10110011序列信号发生器

知识的海洋