

소자 구조 이론 정리

SOI FinFET Drain-side Low-k Composite Spacer — 왜 이 구조인가, 무엇이 바뀌는가, 설명에 필요한 용어

작성 목적: 발표/보고서 "소자 구조" 섹션 준비 · 대상 구조: baseline(대칭 Si3N4) vs proposed(비대칭 composite spacer)

이 문서의 범위: 아래 내용 중 "9. 기대되는 정성적 트렌드"는 물리적 근거에 기반한 **가설**이며, 아직 TCAD 시뮬레이션으로 검증된 실제 결과가 아니다. 실제 수치는 TCAD 실행 후 별도 결과 문서에서 다룬다. 나머지 절은 소자물리 일반론과 이 구조의 설계 논리이며, 특정 실험 결과를 주장하지 않는다.

목차

- 1 왜 FinFET인가 — Planar MOSFET의 한계
- 2 SOI 구조 — 왜 BOX 위에 fin을 놓는가
- 3 Tri-gate와 게이트 스택 (HfO2 + TiN)
- 4 Spacer란 무엇인가 — 공정적 역할과 전기적 역할
- 5 왜 비대칭(asymmetric) 구조인가
- 6 Low-k Composite Spacer의 물리
- 7 핵심 소자 지표 정리
- 8 설계 변수 3개 요약
- 9 기대되는 정성적 트렌드 (가설)
- 10 회로 단으로의 연결 (Miller effect, FO4)
- 11 용어 사전 (Glossary)
- 12 발표/보고서 섹션 구성 제안
- 13 참고문헌 연결

1. 왜 FinFET인가 — Planar MOSFET의 한계

Planar(평면) MOSFET은 게이트가 채널 위 한쪽 면에서만 전계를 인가한다. 공정이 미세화되어 채널 길이가 짧아지면, 게이트가 채널 전체를 제어하는 힘보다 소스-드레인 사이의 전계가 채널에 미치는 영향이 상대적으로 커진다. 이것을 통틀어 short-channel effect(SCE)라고 부르고, 구체적으로는 문턱전압이 채널 길이에 따라 떨어지는 현상(V_{th} roll-off), 드레인 전압에 따라 문턱전압이 더 떨어지는 현상(DIBL), 누설전류 증가, subthreshold slope 열화로 나타난다.

해결책은 채널을 게이트가 더 많은 면에서 감싸게 만들어 게이트의 정전기적 지배력(electrostatic control)을 높이는 것이다. FinFET은 얇고 세운 실리콘 "fin" 형태의 채널을 게이트가 3면(위+양옆)에서 감싸는 구조(tri-gate)로 이 문제를 해결한다. 그래서 22nm급 이하 공정에서 FinFET이 planar MOSFET을 대체했고, 이 프로젝트도 FinFET을 기본 플랫폼으로 삼는다.

2. SOI 구조 — 왜 BOX 위에 fin을 놓는가

SOI(Silicon-On-Insulator)는 얇은 실리콘층(여기서는 fin) 아래에 절연체 층(BOX, Buried Oxide, 보통 SiO_2)을 깔아 아래쪽 벌크(bulk) 실리콘 기판과 전기적으로 분리하는 구조다.

비교 항목	Bulk	SOI
기판과의 접합	깊은 well/기판과 직접 접합 — 접합 커패시턴스·누설 경로 존재	BOX가 기판과 분리 — 접합 커패시턴스/누설 경로 대폭 축소
채널 바디	보통 partially-depleted	fin이 얇으면 fully-depleted 가능 — SCE 제어에 유리
Latch-up / 방사선 내성	취약	기판 분리로 상대적으로 강함

이 프로젝트는 SOI 기반 단일 fin(single-fin) 구조를 베이스로 한다.

3. Tri-gate와 게이트 스택 (HfO_2 + TiN)

Tri-gate는 게이트가 fin의 위쪽 면과 양 옆면, 총 3면을 감싸는 구조를 말한다. 이 덕분에 유효 채널폭(effective width)이 평면 구조보다 커진다 — fin 높이(H_{fin})와 폭(W_{fin})에 대해 대략:

$$W_{eff} \approx 2 \times H_{fin} + W_{fin}$$

fin이 얇고 높을수록 옆면 제어 비중이 커져 같은 점유 면적 대비 전류 구동력과 SCE 억제력이 좋아진다. (참고: 이 프로젝트의 실제 H_{fin}/W_{fin} 수치는 아직 확정 전이며, TCAD PC의 원본 example에서 확인해

project.yaml에 채울 예정이다.)

게이트 스택: 왜 HfO₂ + TiN인가

게이트 스택은 게이트 유전체(HfO₂)와 게이트 금속(TiN)으로 구성된다.

- **왜 high-k(HfO₂)인가:** 게이트 커패시턴스를 유지하면서 물리적 막 두께는 두껍게 만들 수 있어, SiO₂를 그만큼 얇게 썼을 때 생기는 터널링 누설전류를 줄인다. "같은 커패시턴스를 내려면 SiO₂가 몇 nm여야 하는가"를 나타내는 지표가 EOT(Equivalent Oxide Thickness)다. SiO₂의 비유전율은 약 3.9인 반면, HfO₂는 약 20~25 수준으로 5배 이상 높아 같은 EOT를 훨씬 두꺼운 물리적 두께로 구현할 수 있다.
- **왜 금속 게이트(TiN)인가:** 기존 poly-silicon 게이트는 게이트 쪽에도 얇은 공핍층(poly depletion)이 생겨 실효 게이트 커패시턴스가 줄어드는 문제가 있다. 금속 게이트는 이 문제가 없고, 금속의 일함수(work function)를 조정해 문턱전압(V_{th})을 세팅하는 데도 쓰인다.

4. Spacer란 무엇인가 — 공정적 역할과 전기적 역할

Spacer는 게이트 옆면에 형성하는 절연 구조물로, 두 가지 역할을 동시에 한다.

4.1 공정적 역할

- 소스/드레인 도핑(implant)이 게이트 바로 옆까지 들어오지 않도록 막아주는 self-aligned 마스크 역할 — 이렇게 얇고 약하게 도핑된 영역을 LDD(Lightly Doped Drain) 또는 extension이라고 부른다. LDD는 급격한 접합을 완화해 드레인 근처 전계 집중(hot-carrier 관련 열화)을 줄이는 목적도 있다.
- 후속 실리사이드(silicide) 공정에서 게이트와 소스/드레인이 전기적으로 붙어버리는 것(쇼트)을 막는다.

4.2 전기적 역할

스페이서의 길이와 그 안을 채우는 재료의 유전율은 게이트-소스/드레인 사이의 기생 커패시턴스와 채널 근처 전계 분포를 결정한다.

Overlap vs Underlap

스페이서가 짧으면 게이트가 S/D 확산 영역과 전기적으로 더 가깝게(overlap에 가깝게) 겹친다 — 기생 커패시턴스는 커지지만 직렬저항은 낮다. 스페이서가 길면 게이트와 S/D 사이 간격이 벌어지는 underlap에 가까워진다 — 기생 커패시턴스는 작아지고 DIBL 억제에도 유리하지만, 직렬저항이 늘어 전류 손실(Ion 감소)로 이어질 수 있다.

5. 왜 비대칭(asymmetric) 구조인가

Source와 Drain은 소자 동작에서 서로 다른 역할을 하고, 그래서 스페이스에 요구하는 물리적 조건도 다르다.

	지배적 물리	스페이스에 대한 요구
Source 측	캐리어가 채널로 주입되는 관문. 스페이스(=extension)가 길어질수록 직렬저항(R_s)이 커지고, 유효 오버드라이브 전압이 줄어 Ion이 손실된다.	짧게 유지 → 저항 최소화 → Ion 보존
Drain 측	스위칭 시 Miller effect로 C_{gd} (게이트-드레인 커패시턴스)가 회로 지연에 크게 기여한다. 또한 드레인 근처 전계가 채널 포텐셜을 끌어내려 DIBL을 유발한다.	길게 하거나 저유전율화 → fringe capacitance·전계 완화 → C_{gd} ·DIBL 억제

대칭 스페이스 하나로 두 요구를 동시에 만족시키려 하면 상충이 생긴다 — 짧게 하면 drain측 C_{gd} /DIBL이 나빠지고, 길게 하면 source측 Ion이 손해를 본다. 그래서 source와 drain의 스페이스를 독립적으로 설계(비대칭)하면 각 측의 지배적 물리 요구에 맞춰 따로 최적화할 수 있다 — 이것이 이 프로젝트가 비대칭 구조를 택한 핵심 논리다.

선행연구와의 관계

이 논리 자체는 새로운 것이 아니다 — R01(Pal et al., 2015)이 asymmetric dual-spacer device-circuit codesign을 이미 제시했다. 이 프로젝트의 기여는 이 개념을 SOI 단일 fin + drain측 low-k composite 설계 공간 + 회로 DTCO/robust validation 워크플로로 재구성해 적용한 것으로 한정한다.

6. Low-k Composite Spacer의 물리

왜 drain측 스페이스 안쪽에 SiO2를 끼워 넣는지는 커패시턴스의 기본식에서 출발한다.

$$C \approx \epsilon \cdot A / d \quad (\epsilon = \text{유전율}, A = \text{면적}, d = \text{간격})$$

같은 형상(A, d가 동일)이라도 유전율(ϵ)이 낮을수록 커패시턴스는 작아진다. 대표적인 상대유전율(κ) 값:

재질	상대유전율 κ (근사값)	이 프로젝트에서의 역할
SiO ₂	≈ 3.9	Low-k 충전재 (drain측 스페이서 내부), BOX
Si ₃ N ₄	$\approx 7 \sim 7.5$	Baseline 스페이서, composite spacer 외곽
HfO ₂	$\approx 20 \sim 25$	게이트 유전체 (high-k, 스페이서와는 목적이 반대)

Si₃N₄를 SiO₂로 부분 치환하면 이론상 같은 물리적 형상에서 기생 커패시턴스를 거의 절반 수준까지 낮출 잠재력이 있다. 특히 게이트 옆면에서 소스/드레인 쪽으로 휘어져 나가는 전기력선에 의한 fringe capacitance 성분이 스페이서 유전율에 가장 직접적으로 반응한다 — composite spacer는 바로 이 성분을 표적으로 줄이는 설계다.

"왜 그냥 스페이서를 더 길게 하지 않고 low-k를 넣는가"

스페이서를 물리적으로 길게 하면 C_{gd}/DIBL은 줄어들지만 직렬저항이 늘어 Ion이 손해를 본다(4장의 underlap 트레이드오프). 반면 같은 물리적 길이에서 **유전율만** 낮추면, 저항 패널티 없이 fringe capacitance를 추가로 줄일 수 있다. 즉 W_{low_k}는 "길이의 트레이드오프를 거치지 않고" C_{gd}를 깎는 손잡이다.

왜 완전히 새로운 초저유전율 소재(porous oxide, air-gap 등)가 아니라 SiO₂인가: 이 프로젝트는 이미 CMOS 공정에 성숙하게 통합돼 있는 SiO₂를 저유전율 충전재로 쓴다. 더 극단적인 저유전율 소재는 신뢰성/공정 난이도가 높아 제한된 TCAD 예산의 학부 프로젝트 범위 밖으로 본다 (R11/R12: low-k/hybrid spacer 공정 선행사례 참고).

7. 핵심 소자 지표 정리

지표	정의	스페이서와의 관계
Ion (A)	지정된 Vgs, Vds에서의 on-state 드레인 전류	Source측 직렬저항이 커지면(스페이서가 길어지면) 오버드라이브 전압이 줄어 Ion 손실
Ioff (A)	Vgs=0 부근(오프 조건)에서의 누설전류	DIBL/Vth roll-off가 심할수록 커짐 — drain측 스페이서 설계로 완화 가능
Vth (V)	문턱전압	게이트 일함수, 채널 도핑, DIBL 등에 의해 결정
SS (mV/dec)	Subthreshold slope/swing — 전류가 10배 바뀌는데 필요한 게이트 전압 변화량. 이상적 하한은 상온에서 약 60mV/dec	주로 fin의 전기적 형상(게이트 제어력)에 좌우 — 스페이서의 영향은 간접적/제한적
DIBL (mV/V)	Vds 증가에 따른 Vth 감소 정도. 공식: $(V_{th,low_Vds} - V_{th,high_Vds}) / (V_{ds,high} - V_{ds,low})$	드레인 전계가 채널에 미치는 영향 지표 — drain측 스페이서 길이/저유전율화로 완화
Cgd, Cgs, Cgg (F)	게이트-드레인 / 게이트-소스 / 게이트 전체 커패시턴스	Cgd는 Miller effect로 회로 지연에 특히 민감 — 이 프로젝트의 핵심 표적 지표

8. 설계 변수 3개 요약

변수	의미	범위 (project.yaml)	주 영향
L_sp_S	Source측 스페이서 길이	3.0 - 7.0 nm	직렬저항 → Ion
L_sp_D	Drain측 스페이서 전체 길이	5.0 - 11.0 nm	DIBL, Cgd, fringe capacitance
W_low_k	Drain측 스페이서 내부 low-k(SiO2) 구간 길이	0.0 - 4.0 nm	Cgd (저항 패널티 없이)

제약조건: $L_{sp_D} \geq L_{sp_S}$ (drain측이 source측보다 짧을 이유가 없음), $W_{low_k} \leq L_{sp_D}$ (low-k 구간이 전체 drain 스페이스보다 길 수 없음).

9. 기대되는 정성적 트렌드 (가설 — TCAD 검증 전)

아래는 물리적 근거에 기반한 방향성 가설이다. 실제 크기와 방향은 TCAD 시뮬레이션 결과로 확인해야 하며, 이 표를 실측/시뮬레이션 결과처럼 보고서에 인용하면 안 된다.

변수 변화	예상되는 지표 방향	근거
$L_{sp_S} \uparrow$	$I_{on} \downarrow$ (약간), I_{off} 는 거의 무관	Source측 직렬저항 증가 → 오버드라이브 전압 손실
$L_{sp_D} \uparrow$	$C_{gd} \downarrow$, $DIBL \downarrow$, (drain측 저항 $\uparrow$ 가능성)	Underlap 심화 → fringe capacitance/전계 결합 완화
$W_{low_k} \uparrow$ (L_{sp_D} 고정)	C_{gd} 추가 $\downarrow$ (저항 패널티 없이)	같은 물리적 길이에서 유전율만 낮춤 → 6장 참고

10. 회로 단으로의 연결 (Miller effect, FO4)

소자 지표가 왜 회로 성능으로 이어지는지 이해하려면 두 개념이 필요하다. (자세한 회로 이론은 별도 카테고리 4에서 다룬다 — 여기서는 소자-회로를 잇는 다리만 짚는다.)

Miller Effect

스위칭 중 게이트-드레인 사이 전압(V_{gd})이 입력·출력 양쪽에서 반대 방향으로 크게 움직이기 때문에, 입력 쪽에서 "느껴지는" 유효 커패시턴스는 물리적 C_{gd} 보다 훨씬 크게, 대략 $(1+게인) \times C_{gd}$ 로 증폭된다. 그래서 C_{gd} 값 자체는 작아도 회로 지연에는 불균형하게 큰 영향을 준다 — 이 프로젝트가 C_{gd} 를 핵심 표적으로 삼는 이유다.

FO4 (Fan-Out-of-4)

인버터 1개가 자기 자신과 같은 크기의 인버터 4개 분량의 부하를 구동하는 표준 벤치마크 조건. 공정/소자 설계가 달라져도 delay를 공정하게 비교할 수 있도록 관례적으로 쓰는 부하 조건이다.

11. 용어 사전 (Glossary)

FinFET

얇고 세운 fin 형태의 채널을 게이트가 여러 면에서 감싸는 multi-gate 트랜지스터.

Tri-gate

게이트가 fin의 위쪽 면 + 양 옆면, 총 3면을 감싸는 구조.

SOI (Silicon-On-Insulator)

얇은 실리콘층 아래 절연체(BOX)를 깔아 벌크 기판과 분리한 구조.

BOX (Buried Oxide)

SOI 구조에서 fin/채널과 기판 사이의 매몰 산화막.

Short-Channel Effect (SCE)

채널 길이가 짧아질 때 게이트 제어력이 약화되며 나타나는 문제들(DIBL, Vth roll-off, 누설 증가 등)의 총칭.

DIBL (Drain-Induced Barrier Lowering)

드레인 전압이 커질수록 채널 포텐셜 장벽이 낮아져 문턱전압이 떨어지는 현상.

Subthreshold Slope/Swing (SS)

전류가 10배 바뀌는 데 필요한 게이트 전압 변화량. 작을수록 게이트 제어가 좋음.

Ion / Ioff

On-state 구동 전류 / Off-state 누설 전류.

Vth (문턱전압)

트랜지스터가 켜지기 시작하는 게이트 전압.

EOT (Equivalent Oxide Thickness)

high-k 유전체가 SiO2로 환산했을 때 같은 커패시턴스를 내는 두께.

High-k / Low-k

SiO2보다 유전율이 높은/낮은 소재. 게이트 유전체는 high-k(누설 억제), 스페이서 충전재는 low-k(기생 커패시턴스 억제)가 유리.

Work Function (일함수)

금속/반도체에서 전자를 꺼내는 데 필요한 에너지. 금속 게이트의 일함수 선택으로 Vth를 조정.

Spacer

게이트 옆면의 절연 구조물. LDD/extension을 정의하고 기생 커패시턴스·전계 분포를 결정.

LDD (Lightly Doped Drain) / Extension

스페이서로 정의되는, 채널에 인접한 얇고 약하게 도핑된 영역. 급격한 접합을 완화.

Overlap / Underlap

게이트와 S/D 확산 영역이 전기적으로 겹치는(overlap)/떨어진(underlap) 정도.

Fringe Capacitance

게이트 옆면에서 휘어져 나가는 전기력선에 의한 기생 커패시턴스 성분. 스페이서 유전율에 민감.

Miller Effect

스위칭 중 C_{gd} 가 입력 쪽에서 (1+게인)배로 증폭되어 느껴지는 효과.

C_{gd} / C_{gs} / C_{gg}

게이트-드레인 / 게이트-소스 / 게이트 전체 커패시턴스.

F04 (Fan-Out-of-4)

인버터가 자기 자신 크기의 4배 부하를 구동하는 표준 delay 벤치마크 조건.

DTCO (Design-Technology Co-Optimization)

소자/공정 설계를 회로·시스템 성능 목표와 함께 최적화하는 접근.

Halo/Pocket Implant (참고, 이 프로젝트의 설계 변수 아님)

채널 가장자리에 추가하는 반대극성 도핑으로 SCE를 억제하는 기법. 스페이서 설계와 함께 쓰이는 경우가 많지만, 이 프로젝트에서는 변수로 다루지 않는다.

12. 발표/보고서 섹션 구성 제안

1. 동기: Planar의 한계 → FinFET, 그리고 회로 관점에서 C_{gd} /DIBL이 왜 중요한지 (1, 5, 10장 압축)
2. 구조 설명: baseline vs proposed 그림 (2D/3D 개략도) + 재질/변수 소개 (2, 3, 4, 8장)
3. 설계 논리: 왜 비대칭인가, 왜 low-k composite인가 (5, 6장 — 이 문서의 핵심 스토리)
4. 기대 효과: 정성적 트렌드 표, "가설" 라벨을 명확히 유지 (9장)
5. (다음 섹션으로) 실제 TCAD 결과 → 소자 Pareto → 회로 DTCO로 연결

13. 참고문헌 연결

참고	이 문서에서 쓰인 곳
R01 (Pal et al., 2015)	5장 — asymmetric dual-spacer device-circuit codesign 논리의 직접 출처
R03 / R05	6, 10장 — spacer capacitance와 circuit delay 연결 근거
R06 / R08	4, 5장 — electric field / underlap / spacer trade-off 물리 근거
R11 / R12	6장 — low-k/hybrid spacer 공정 및 capacitance reduction 근거
R15	1, 2장 — FinFET 기본 구조 배경
R16	(카테고리 4/알고리즘 문서 참고) — DOE/LHS 방법론 근거

전체 서지 정보는 07_docs/REFERENCE_LINKS_SUMMARY.md 참고.

KUFET — Surrogate-Assisted TCAD DTCO of a Fabrication-Aware Asymmetric Low-k Composite Spacer in SOI FinFETs · 소자 구조 이론 정리 · schematic/hypothesis 표시된 항목은 TCAD 검증 전 자료