Logic Design Project Report

2013-11826 임주경

1. Introduction

Verilog를 이용해서 Simple 8-bit microprocessor를 구현한다. 구현한 Microprocessor는 FPGA Board에 프로그램하고, 정상적인 작동을 검사한다. Instruction, Register, Data의 size는 8-bit이다. 구현해야 할 명령어는 add, sub, load, store, jump, nop, addi 총 7개이며, Register File의 Register는 4개로 구현한다. CPU 설계를 위해 구현해야 할 모듈은 Program Counter, Register File, Control Logic Unit, Sign Extension, ALU가 있다.

2. Implementation

2.1. ALU

```
endmodule
module alu
          input [1:0] op,
          input [7:0] alu_in1,
          input [7:0] alu in2,
         output reg [7:0] alu_out
);
          always @ (*) begin
                   case(op)
                             2'b00: alu_out = alu_in1;
2'b01: alu_out = alu_in1 + alu_in2;
2'b10: alu_out = alu_in1 - alu_in2;
                             2'b11: begin
                                        if(alu in2[7] == 0) alu out = alu in1 + alu in2;
                                       else alu out = alu in1 - (~(alu in2) + 1);
                             end
                   endcase
endmodule
```

ALU는 두 개의 8-bit Input과 2-bit Control Input, 8-bit Output으로 구현하였다. 2-bit Control Input은 주어진 CPU의 SPEC에 맞는 명령어의 연산을 수행하도록 case를 나눠 연산한다. Control Input에 따라서 2'b00일 때는 무의미한 연산으로 입력1을 출력하도록 하였고, 2'b01은 입력1과 입력2의 덧셈, 2'b10은 뺄셈, 2'b11은 추가 구현인 addi를 구현하기 위해서 2's complement를 고려해 입력2의 MSB에 따라서 덧셈, 뺄셈 두가지로 나누어 구현하였다. Addi는 덧셈으로만 구현해도 문제 없었으나, 코드에 두 가지 상황을 명시하기 위해 이러한 구현을 선택하였다.

2.2. Sign Extension

```
module sign_extension
(
    input [5:0] sign_extension_in,
    input jump,

    output reg [7:0] sign_extension_out
);

always @ (sign_extension_in or jump) begin
    if(jump == 1) begin
        sign_extension_out [5:0] <= sign_extension_in;
        sign_extension_out [7:6] <= {2{sign_extension_in[5]}};
    end
    else begin
        sign_extension_out [1:0] <= sign_extension_in [1:0];
        sign_extension_out [7:2] <= {6{sign_extension_in [1]}};
    end
end
end</pre>
```

Sign Extension은 해당 SPEC에 따라서 6-bit의 Input을 받으며, Control Input으로 jump를 설정하였다. Output은 8-bit로 입력의 sign extend된 값을 출력한다. 기능은 Input값이 변경될 때, 일어난다. 이때, jump가 asserted면, 6-bit 상수를 sign extend해서 PC에 전달해야 하므로 출력의 [5:0]은 입력과 동일하게, [7:6]은 입력의 [5]과 같은 값을 갖고, jump가 asserted가 아니면, 2-bit 상수를 sign extend하기 위해 출력의 [1:0]은 입력과 동일하게, [7:2]는 입력의 [1]과 같은 값을 갖도록 구현한다.

2.3. Register File

Register File은 Clock과 synchronous하게 구현하였다. Areset 입력시에 모든 레지스터 값을 0으로

초기화한다. 그외에 Clock의 posedge마다 control input인 write enable이 asserted면 인풋으로 받은 write address에 해당하는 주소의 레지스터 값을 변경한다. 이때, 변경 값은 input write data 값으로 변경된다. 레지스터 파일의 주소에 대한 입력 값은 2-bit이며, 레지스터 4개에 대한 주소를 의미한다. 레지스터 파일의 출력 값인 register data 1과2는 Clock에 관계없이 항상 입력된 read address 1, 2에 해당하는 주소의 레지스터 값으로 지정한다.

2.4. Control Logic Unit

```
module control
        input [1:0] mode,
        input [1:0] opcode,
        input areset,
        output reg [1:0] alu op,
        output reg alu_src, jump, reg_dst, mem_to_reg, mem_write, reg_write
);
        always @ (*) begin
                if(areset == 1) begin
                        reg dst = 0;
                        mem_to_reg = 0;
                        alu_src = 0;
                        alu op = 2'b00;
                        jump = 0;
                        mem write = 0;
                       reg_write = 0;
                end
                                                    2'b11: begin
                                                                     // arith
                                                             case(opcode)
                                                                             begin // nop
reg_dst = 0;
                                                                     2'b00: begin
                                                                             mem_to_reg = 0;
else begin
                                                                             alu_src = 0;
          case(mode)
                                                                             alu_op = 2'b00;
jump = 0;
                   2'b00: begin
                                      // jump
                             reg_dst = 0;
                                                                             mem write = 0;
                             mem to reg = 0;
                                                                             reg_write = 0;
                             alu src = 0;
                                                                   2'b01: begin
                             alu_op = 2'b01;
                                                                             reg_dst = 1;
                             jump = 1;
                                                                             mem_to_reg = 0;
                             mem_write = 0;
                                                                             alu_src = 1;
                                                                             alu_op = 2'b01;
jump = 0;
                             reg write = 0;
                             end
                                                                             mem write = 0;
                                      // load
                   2'b01: begin
                                                                             reg_write = 1;
                             reg dst = 0;
                             mem to reg = 1;
                                                                   2'b10: begin
                             alu src = 0;
                                                                             reg_dst = 1;
                             alu op = 2'b01;
                                                                             mem_to_reg = 0;
alu_src = 1;
                             jump = 0;
                                                                             alu_op = 2'b10;
jump = 0;
                             mem write = 0;
                             reg write = 1;
                                                                             mem_write = 0;
                             end
                                                                             reg_write = 1;
                   2'b10: begin
                                      // store
                                                                             end
                             reg dst = 0;
                                                                    2'b11: begin
                                                                            begin // addi
reg_dst = 1;
                             mem_to_reg = 0;
                                                                             mem_to_reg = 0;
alu src = 0;
                             alu_src = 0;
                             alu op = 2'b01;
                                                                             alu op = 2'b11;
                             jump = 0;
                                                                             jump = 0;
                             mem write = 1;
                                                                             mem_write = 0;
                             reg write = 0;
                                                                             reg_write = 1;
                             end
                                                                             end
```

Control Logic Unit은 명령어에 맞는 Control 변수 값들을 Output으로 다른 모듈에 전달해준다.


Areset이 asserted되면, 모든 Output은 0으로 지정한다. 2-bit Input Mode가 2'b00일 때는, jump를 수행해야 하므로, ALU OP는 덧셈 연산을 위한 2'b01, jump는 1, 나머지는 0을 출력한다. Mode가 2'b01일 때는, load를 수행해야 한다. Memory to Register는 1, ALU OP는 메모리 주소의 덧셈 연산을 위한 2'b01, 레지스터에 값을 저장해야 하므로, Register write는 1, 나머지는 0을 출력한다. Mode가 2'b10일 때, store를 수행해야 한다. Load와 마찬가지로 ALU OP는 2'b01, 메모리에 값을 저장해야 하므로 Memory Write는 1, 나머지는 0을 출력한다. Mode가 2'b11일 때는 또 다른 인풋 OP code에 따라 경우를 나누어야 한다. OP code가 2'b00은 nop 구현을 위해 모든 Output을 0으로 출력하며, 2'b01, 2'b10은 add와 sub 구현으로 REG DST를 1로 설정하여, write register를 Instruction data [3:2]의 값을 주소로 갖도록 설정하며, ALU SRC를 1로 설정하여, ALU의 Input2를 Register File의 data2와 연결시킨다. ALU OP는 각 연산에 해당하는 OP code를 그대로 전달하며, 연산 결과를 레지스터에 저장하기 위해서 Reg Write를 1로 출력한다. 추가 구현인 addi의 경우 ALU OP는 마찬가지로 OP code를 전달하고, ALU SRC는 0으로 설정해서 Sign Extension의 상수를 ALU의 Operand가 될 수 있도록 연결한다. 그 외에 나머지는 add, sub의 경우와 같다.

2.5. Program Counter

Program Counter는 모듈을 분리하지 않고 CPU 내부에서 구현하였다. 현재 PC의 Output을, pc current로 하여, CPU의 instruction address와 연결하였다. 다음 사이클에서 입력될 PC Input은 pc next로 구현하였다. Jump wire의 값에 따라서 pc next의 값은 달라진다. PC의 상태는 Clock의 posedge마다 바뀌거나, areset이 asserted일 때, 8'b000000000의 값으로 설정된다.

2.6. Overall Design and Structure

전체적인 Data Path는 프로젝트 매뉴얼에 있는 회로도를 참고하였으며, PC를 제외하고 wiring과 structure는 매뉴얼과 동일하다.



위 그림의 회로도와 동일하게 wire를 설정하고 각 모듈의 Input, Output을 연결하였다. 이때, CPU 의 Output imem_addr는 PC의 Output과 연결하였고, Input imem_data를 이용해 레지스터 파일, 컨트롤 로직 유닛, Sign Extension의 Input 포트에 알맞게 연결하였다. 기존에 구현된 Data memory의 address는 ALU의 Output과 연결하였고 해당하는 주소의 메모리 값을 tb_data로 읽어들인다. MemWrite와 dmem_write를 연결, read data2와 Data memory의 write_data와 연결하였다. PC를 포함해서 CPU 내부에 구현한 것을 제외하고 위의 그림과 일치한다.

3. Result / Verification

먼저, 주어진 tb.v의 레벨 0의 instruction data를 전부 nop으로 바꾸고 시뮬레이션을 진행해보니 pass할 수 있었다. 이를 통해, 연결에 문제가 없으며, Load 명령어가 정상적으로 수행됨을 확인하였다. 다음, 기존의 레벨 0~2의 시뮬레이션을 진행해서 기본 명령어 6개에 대해서 문제없이 통과하는 결과를 얻을 수 있었다. 추가 구현인 addi 명령어에 대해서는 tb.v 코드에서 레벨 0의 기존 instruction data에 의하면 r0가 2'h22여야 하는데, 뒤에 nop 명령어를 2'b111100(00~11)로 변경시키며, tb.v의 테스트 비교 값을 변경하며 시뮬레이션 해 본 결과, 문제없이 addi 명령어가 구현됨을 확인할 수 있었다.

4. Conclusion / Discussion

Verilog를 이용해서 8-bit의 address, data로 이루어진 7개 명령어의 간단한 CPU를 구현해 보았다. 각 모듈의 분리를 통해 기능을 직접 확인해 보았고, 모듈간 연결과 CPU에 instruction의 전달이 어떻게 이루어지는지 확인할 수 있었다. 더 높은 bit의 CPU도 유사하게 구현할 수 있을 것이다.