

ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E-CAD)

ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ 2025 – 2026

Χ. Βέργος – Καθηγητής

ΕΡΓΑΣΙΑ ΕΞΑΜΗΝΟΥ

A. Εισαγωγή


Η εργασία αυτή αποτελεί επέκταση ιδεών και κωδίκων τα οποία παρείχε ο εξαιρετικός συνάδελφος και φίλος Καθηγητής του Τμήματος Ηλεκτρολόγων Μηχανικών και Μηχανικών Ηλεκτρονικών Υπολογιστών του Πανεπιστημίου Θεσσαλίας κ. Ν. Μπέλλας, τον οποίο και ευχαριστώ θερμά.

Σκοπός της εξαμηνιαίας εργασίας είναι η σχεδίαση, η λογική εξομοίωση και η υλοποίηση ενός αθροιστή για αριθμούς κινητής υποδιαστολής, ο οποίος να ακολουθεί το πρότυπο IEEE 754, χωρίς να το υλοποιεί πλήρως. Για την εκπόνηση της εργασίας θα πρέπει να χρησιμοποιήσετε τον εξομοιωτή Modelsim® και το εργαλείο σύνθεσης και παραγωγής αρχείων προγραμματισμού WebISE®.

B. Πρόσθεση αριθμών απλής ακρίβειας κατά το πρότυπο IEEE 754

Οι υπολογισμοί που εκτελούνται πάνω σε μια ευρεία γκάμα δεδομένων ή/και που απαιτούν πολύ υψηλή ακρίβεια συνήθως χρησιμοποιούν κάποια αναπαράσταση κινητής υποδιαστολής (FP). Για την απρόσκοπτη επικοινωνία τέτοιων δεδομένων μεταξύ διαφορετικών υπολογιστικών συστημάτων, οι αριθμοί κινητής υποδιαστολής αναπαρίστανται βάσει του προτύπου IEEE-754, το οποίο προβλέπει αναπαραστάσεις 32 (single precision) και 64 δυαδικών ψηφίων (double-precision). Στην παρούσα εργασία θα ασχοληθούμε με single precision αναπαραστάσεις (στο εξής SP) και πράξεις επ' αυτών.


Στην SP αναπαράσταση ένας αριθμός αποτελείται από ένα ψηφίο προσήμου (Sign – S), 8 δυαδικά ψηφία για τον πολωμένο εκθέτη (Exponent – EXP) και 23 ψηφία για το δεκαδικό σημαντικό μέρος (Mantissa – M), όπως φαίνεται στην παρακάτω εικόνα. Στην εργασία αυτή θα ασχοληθούμε μόνο με κανονικοποιημένους αριθμούς. Η κανονικοποίηση που υιοθετείται είναι της μορφής $1,XXX...X$ με το 1 αριστερά της υποδιαστολής να μην αποθηκεύεται αλλά να υπονοείται (hidden bit).



Η τιμή που αντιπροσωπεύει μια κανονικοποιημένη αναπαράσταση δίδεται από την εξίσωση :

$$(-1)^S * 2^{E-127} * (1 + M) \quad (1)$$

αν και μόνο αν $0 < Exponent < 255$. Οι τιμές 0 και 255 του πολωμένου εκθέτη χρησιμοποιούνται για ειδικούς σκοπούς όπως για παράδειγμα για την αναπαράσταση των $\pm\infty$, μη κανονικοποιημένων αριθμών και μη πραγματικών (NaNs - Not a Number). Για την παρούσα εργασία θα υποθέσουμε ότι σε κάθε περίπτωση ισχύει ότι $0 < Exponent < 255$, και ότι τα αποτελέσματά μας δε θα δημιουργήσουν υπερχειλίση ή υποχειλίση. Η παρακάτω εικόνα περιγράφει τις επιμέρους εργασίες που θα πρέπει να λάβουν χώρα για την ολοκλήρωση μιας πρόσθεσης SP FP αριθμών.



- Ο πρώτος υποσχεδιασμός συγκρίνει τους πολωμένους εκθέτες των αριθμών. Ο μεγαλύτερος υιοθετείται ως προσωρινός εκθέτης και καθορίζει και το πρόσημο του αποτελέσματος. Ο αριθμός με τον μικρότερο εκθέτη ολισθαίνει (μαζί με το hidden bit) τόσες θέσεις δεξιά όσες η διαφορά των δύο εκθετών.

- Στο δεύτερο υποσχεδιασμό, οι αριθμοί μετατρέπονται από την αναπαράσταση πρόσημο-μέτρο σε συμπλήρωμα ως προς 2 και ακολουθεί η πρόσθεσή τους. Εδώ θα πρέπει να δοθεί προσοχή στο ότι μπορεί να χρειαστεί μεγαλύτερη ακρίβεια για τη σωστή αναπαράστασή τους (σκεφτείτε : πώς αναπαρίσταται ο -1,X σε συμπλήρωμα ως προς 2;) αλλά και την πρόσθεσή τους. Το αποτέλεσμα της πρόσθεσης μετατρέπεται πίσω σε αναπαράσταση πρόσημο-μέτρο.
- Τέλος, ο τελευταίος υποσχεδιασμός, κάνει την κανονικοποίηση του αποτελέσματος. Το αποτέλεσμά μας μπορεί να είναι της μορφής :

10,ABΓ...ΔΕΖ $\Rightarrow$ Mantissa = 0ABΓ...ΔΕΖ, Εκθέτης = Προσωρινός εκθέτης + 1

1,ABΓ...ΔΕΖ $\Rightarrow$ Mantissa = ABΓ...ΔΕΖ, Εκθέτης = Προσωρινός εκθέτης

0,1ABΓ...ΔΕΖ $\Rightarrow$ Mantissa = ABΓ...ΔΕΖ, Εκθέτης = Προσωρινός εκθέτης -1

0,01ABΓ...ΔΕΖ $\Rightarrow$ Mantissa = ABΓ...ΔΕΖ, Εκθέτης = Προσωρινός εκθέτης -2

...

Γ. Ζητούμενα

Τα ζητούμενα της εργασίας αποτελούνται από 4 διαφορετικά μέρη, καθένα ξεχωριστό και με διαφορετική βαρύτητα. Τα μέρη αυτά εξηγούνται με λεπτομέρεια στα παρακάτω.

Γ1. Άθροιση ενός κύκλου (35%)

Συνοδευτικά αρχεία : testbench.v, vectors.hex

Για την ολοκλήρωση αυτού του μέρους θα πρέπει να αναπτύξετε κώδικα στη γλώσσα Verilog για έναν αθροιστή σύμφωνα με το IEEE 754 SP standard.

Ο αθροιστής σας θα πρέπει να έχει καταχωρητές εισόδου που θα δειγματοληπτούν τους προσθετέους (είσοδοι) στη θετική ακμή του ρολογιού και θα παράγουν το άθροισμά τους (αποτέλεσμα) στην έξοδο στην αμέσως επόμενη θετική ακμή. Ο κώδικάς σας θα πρέπει να :

1. Να εξετάζει αν το άθροισμα είναι 0 (δύο αντίθετοι προσθετέοι ή δύο προσθετέοι ίσοι με 0),
2. Να βρίσκει τη διαφορά μεταξύ των εκθετών, να θεωρεί ως προσωρινό εκθέτη το μεγαλύτερο των δύο, και να ολισθαίνει τον αριθμό με το μικρότερο εκθέτη δεξιά κατά τη διαφορά,
3. Να μετατρέπει τα σημαντικά μέρη από αναπαράσταση πρόσημο - μέτρο σε συμπλήρωμα ως προς 2 χωρίς απώλεια ακρίβειας,
4. Να εκτελεί τη πράξη της πρόσθεσης,
5. Να μετατρέπει το αποτέλεσμα από συμπλήρωμα ως προς 2 σε πρόσημο-μέτρο, και
6. Να κανονικοποιεί το αποτέλεσμα αναπροσαρμόζοντας τον προσωρινό εκθέτη.

Παράδειγμα με βάση τα παραπάνω βήματα

Έστω η άθροιση του $A = +3.44598665833 \times 10^{-5}$ με το $B = -0.00441086292267$ τα οποία σε FP SP standard είναι τα:

$A = 0 \ 01110000 \ 00100001000100100000000$

$B = 1 \ 01110111 \ 00100001000100100000000$

1. Οι αριθμοί δεν είναι αντίθετοι, ούτε και οι δύο ίσοι με 0, οπότε το αποτέλεσμα δε θα είναι 0.
2. Οι αριθμοί δεν έχουν τον ίδιο εκθέτη (01110000 έναντι 01110111). Ο εκθέτης του B είναι μεγαλύτερος (01110111) και τοποθετείται ως προσωρινός εκθέτης του αποτελέσματος. Η διαφορά των εκθετών είναι 7, οπότε η mantissa του A ολισθαίνει 7 φορές δεξιά (μαζί με το hidden bit) και γίνεται 0, 0000 0010 0100 0010 010 010 ενώ αυτή του B παραμένει ως έχει, δηλαδή - 1,0010 0001 0001 0010 0000 000.
3. Επειδή ο B είναι αρνητικός για τη μετατροπή του σε συμπλήρωμα ως προς 2 απαιτείται να αντιστρέψουμε όλα τα ψηφία του και να προσθέσουμε τη μονάδα. Εδώ θα πρέπει να προσέξουμε ότι η μετατροπή θα χρειαστεί επιπλέον ψηφία οπότε παίρνουμε :
 - i. $-1,0010 \ 0001 \ 0001 \ 0010 \ 0000 \ 000 = - \ 01,0010 \ 0001 \ 0001 \ 0010 \ 0000 \ 000$
 - ii. $-01,0010 \ 0001 \ 0001 \ 0010 \ 0000 \ 000 \xrightarrow{\text{Πρόσημο-μέτρο}} 10, \ 1101 \ 1110 \ 1110 \ 1101 \ 1111 \ 111_{15}$ (αντιστροφή ψηφίων)
 - iii. $10, \ 1101 \ 1110 \ 1110 \ 1101 \ 1111 \ 111_{15} \rightarrow 10, \ 1101 \ 1110 \ 1110 \ 1110 \ 0000 \ 000_{25}$

4. Προσθέτουμε συνεπώς:

```
00, 0000 0010 0100 0010 0010 010
10, 1101 1110 1110 1110 0000 000  +
-----
10, 1110 0001 0011 0000 0010 010
```

5. Το αποτέλεσμα είναι αρνητικός, οπότε η μετατροπή του πίσω σε πρόσημο-μέτρο θα μας δώσει :

- i. 10, 1110 0001 0011 0000 0010 010_{2s} → - 01, 0001 1110 1100 1111 1101 101 (αντιστροφή ψηφίων)
- ii. - 01, 0001 1110 1100 1111 1101 101 → -1, 0001 1110 1100 1111 1101 110 (πρόσθεση +1)

6. Το αποτέλεσμα είναι κανονικοποιημένο.

Συνεπώς μετά την αποκοπή του hidden bit, το αποτέλεσμα είναι 1 01110111 0001 1110 1100 1111 1101 110. □

Αφού γράψετε τον κώδικά σας και διορθώσετε τα συντακτικά σας λάθη, μπορείτε για την εξομοίωση και την ανακάλυψη τυχόν λαθών να χρησιμοποιήσετε τα δύο παρεχόμενα αρχεία τα οποία θα πρέπει να τοποθετήσετε στο ίδιο directory με το σχεδιασμό σας. Μελετήστε διεξοδικά τη δομή και το στόχο του αρχείου testbench.v και αλλάξτε αν χρειάζεται την τελευταία γραμμή για τη σωστή διασύνδεσή του με το σχεδιασμό σας. Το testbench.v διαβάζει τα διανύσματα και τα ορθά αποτελέσματα που περιέχονται στο αρχείο vectors.hex και συγκρίνει τα αποτελέσματα του σχεδιασμού σας με τα αναμενόμενα. Για βαθμολόγηση σε αυτό το ερώτημα θα πρέπει η εξομοίωση να ολοκληρώνεται χωρίς κανένα λάθος.

Γ2. Δημιουργία ενός αθροιστή συνεχούς διοχέτευσης (20%)

Αν και η δημιουργία ενός κυκλώματος το οποίο επιτελεί όλες του τις λειτουργίες σε έναν κύκλο είναι συνήθως η ευκολότερη, οι πολλές λειτουργίες που απαιτούνται να ολοκληρωθούν στον ίδιο κύκλο ρολογιού μπορεί να οδηγήσουν σε ένα κύκλωμα χαμηλής συχνότητας. Για την επίτευξη ενός κυκλώματος αθροιστή μεγαλύτερης συχνότητας απαιτείται η δημιουργία μικρότερων σταδίων με ενδιάμεσους καταχωρητές, δηλαδή η δημιουργία ενός αθροιστή συνεχούς διοχέτευσης (pipelined).

Σε αυτό το μέρος της εργασίας ζητείται να μετατρέψετε τον κώδικα που αναπτύξατε προηγουμένως ώστε ο αθροιστής σας να έχει δύο στάδια. Καλείστε εσείς να αποφασίσετε το ποιες λειτουργίες θα υλοποιεί το πρώτο και ποιες το δεύτερο στάδιο. Ωστόσο, λάβετε υπόψιν σας ότι όσο πιο ισορροπημένο σε χρόνο είναι το σπάσιμο σε στάδια (δηλαδή όσο πιο κοντά στο 50% του συνολικού χρόνου βρίσκονται οι υπολογισμοί που καλείται να πραγματοποιήσει κάθε στάδιο) τόσο μεγαλύτερη θα είναι η συχνότητα λειτουργίας της συνεχούς διοχέτευσης, αφού αυτή καθορίζεται από το πιο αργό στάδιο.

Επίσης για την επιτυχή ολοκλήρωση αυτού του σταδίου θα πρέπει να μετατρέψετε το testbench ώστε να "θυμάται" τη σωστή απόκριση που διάβασε από το αρχείο διανυσμάτων και να τη συγκρίνει με την έξοδο του κυκλώματός σας έναν κύκλο αργότερα. Πριν παραδώσετε το σχεδιασμό σας θα πρέπει η εξομοίωση να ολοκληρώνεται χωρίς κανένα λάθος.

Γ3. Υλοποίηση στην αναπτυξιακή πλακέτα (25%)

Συνοδευτικά αρχεία : debounce.v, io.ucf

Σε αυτό το μέρος καλείστε να υλοποιήσετε τον αθροιστή 2 σταδίων που αναπτύξατε στο προηγούμενο μέρος στις πλακέτες XSA+XTend. Για την πιστοποίηση της λειτουργίας του, επιπλέον του κώδικα που έχετε αναπτύξει θα χρειαστεί να αναπτύξετε :

1. Μια μνήμη ROM μεγέθους 10 θέσεων και 64 δυαδικών ψηφίων ανά θέση. Σε κάθε θέση της θα έχει αποθηκευμένο ένα ζεύγος εισόδων προς άθροιση. Καλείστε να αποθηκεύσετε στη ROM σας τα ίδια διανύσματα που υπάρχουν στο αρχείο testbench.v. Η μνήμη ROM προσπελαύνεται μέσω ενός μετρητή διευθύνσεων (0 έως 9) ο οποίος αυξάνεται όταν πατιέται κάποιο push_down button. Είναι γνωστό ότι οι μηχανικοί διακόπτες πάσχουν από κλυδωνισμούς δηλαδή απαιτούν αρκετό χρόνο για την αποκατάσταση της εξόδου σε μία σταθερή τιμή. Για τον αποκλυδωνισμό του push_down button συνίσταται να χρησιμοποιήσετε το επισυναπτόμενο αρχείο debounce.v. Το αρχείο αυτό δημιουργεί έναν παλμό (pulse) κάθε φορά που πατάτε το push_down button διάρκειας ενός κύκλου ρολογιού. Είναι καλό να διαβάσετε αυτόν τον κώδικα και να προσπαθήσετε να τον καταλάβετε. Σε κάθε περίπτωση θα πρέπει να

τον χρησιμοποιήσετε ως έχει, καθώς η περίοδος κλυδωνισμού προσδιορίστηκε για τις πλακέτες του εργαστηρίου σας μετά από αρκετά πειράματα.

2. Κώδικα απεικόνισης των 2 πιο σημαντικών ψηφίων του αθροίσματος στα δύο 7-segment displays της πλακέτας XTend. Τον κώδικα αυτόν τον έχετε έτοιμο από τις εργαστηριακές ασκήσεις σας.

Τέλος, για τη σωστή απεικόνιση των εισόδων και των εξόδων του σχεδιασμού σας στα pins του FPGA, επισυνάπτεται αρχείο περιορισμών (io.ucf) στο οποίο υποθέτουμε ότι χρησιμοποιούνται τα εξής σήματα :

- fclk : το σήμα ρολογιού του σχεδιασμού σας συχνότητας 100 MHz.
- reset : σήμα αρχικοποίησης (1^ο dip switch, στο 4-dip bar της πλακέτας XSA)
- push_button : το αριστερό push_button της πλακέτας XSA.
- led1_a έως led1_g τα σήματα του αριστερού 7-segment και
- led2_a έως led2_g τα σήματα του δεξιού 7-segment.

Επίσης μπορείτε να χρησιμοποιήσετε και το 7-segment της πλακέτας XSA για την απεικόνιση ενός επιπλέον ψηφίου του αποτελέσματος.

Γ4. Απεικόνιση σε 7-segment bar μέσω επικοινωνίας με το 7219 (20%)

Συνοδευτικά αρχεία : 7219.pdf io7219.ucf

Για το τελευταίο μέρος καλείστε να απεικονίσετε το πλήρες άθροισμα σε μια γραμμή από οκτώ 7-segments. Τα στοιχεία αυτά οδηγούνται από το ολοκληρωμένο κύκλωμα MAX7219, του οποίου το datasheet επισυνάπτεται (7219.pdf) και απαιτείται να το μελετήσετε προσεκτικά.


Για την απεικόνιση του αθροίσματος, θα πρέπει να αναπτύξετε ένα σειριακό πρωτόκολλο επικοινωνίας με το 7219 που στην πραγματικότητα είναι μέρος του πρωτοκόλλου SPI (https://en.wikipedia.org/wiki/Serial_Peripheral_Interface) αφού δεν απαιτείται αμφίδρομη επικοινωνία παρά μόνο να στέλνεται δεδομένα προς απεικόνιση στο 7219.

Η σειριακή μετάδοση προς το 7219 γίνεται σε πακέτα των 16 δυαδικών ψηφίων εκ των οποίων :

- Τα 4 πρώτα είναι αδιάφορα,
- Τα επόμενα 4 είναι η διεύθυνση του καταχωρητή του 7219 τον οποίο θέλουμε να ενημερώσουμε, και
- Τα τελευταία 8 είναι τα δεδομένα που θα γραφούν στον καταχωρητή.

Τόσο η διεύθυνση του καταχωρητή όσο και τα δεδομένα που θα γραφούν σε αυτόν μεταδίδονται με το πιο σημαντικό ψηφίο να είναι το πρώτο (msb first) και το λιγότερο σημαντικό το τελευταίο της μετάδοσης.

Το πρωτόκολλο χρησιμοποιεί 3 σήματα (δείτε το χρονικό διάγραμμα που ακολουθεί): CS το οποίο αρκεί να οδηγηθεί στο 0 πριν από κάθε μετάδοση 16 ψηφίων και στο 1 στο τέλος της, CLK που είναι το ρολόι της σειριακής μετάδοσης, και Din που είναι η γραμμή των σειριακών δεδομένων. Η γραμμή DIN θα πρέπει να παίρνει τιμή πριν την ανοδική ακμή του CLK την οποία χρησιμοποιεί το 7219 για να διαβάσει ένα δυαδικό ψηφίο δεδομένων.



Στα παρακάτω δίνονται σύντομες οδηγίες για την ανάπτυξη του πρωτοκόλλου:

1. Δημιουργήστε ένα ρολόι 1 MHz διαιρώντας τη βασική σας συχνότητα με 100.
2.
 - a. Δημιουργήστε ένα απλό FSM το οποίο να περνά από 4 διαδοχικές καταστάσεις, ας υποθέσουμε Idle (δεν υπάρχει επικοινωνία), Address (στέλνεται η διεύθυνση καταχωρητή που θα αλλάξει), TxData (στέλνεται το δεδομένο που θα γραφεί στον καταχωρητή του οποίου η διεύθυνση απεστάλη πιο πριν) και Finished (ολοκληρώθηκε μια εγγραφή καταχωρητή), χρονιζόμενο από το αργό σας ρολόι.
 - b. Στην κατάσταση Idle αρχικοποιήστε έναν μετρητή στο 7 και οδηγήστε το CS στο 0 υποδεικνύοντας την αρχή της μετάδοσης. Μεταβείτε στην Address.

- c. Στην Address, θα πρέπει να παραμείνετε συνολικά για 24 διαδοχικούς κύκλους του αργού ρολογιού σας, καθώς θα χρειαστείτε 3 διαδοχικούς κύκλους του αργού ρολογιού για την μετάδοση κάθε δυαδικού ψηφίου: στον πρώτο εκ των τριών, βάλτε το δεδομένο στο Din, στον δεύτερο οδηγήστε το ρολόι στο 1 και στον τρίτο ξαναοδηγήστε το στο 0. Έτσι θα έχετε ολοκληρώσει τη μετάδοση ενός ψηφίου και θα πρέπει να μειώσετε τον μετρητή σας. Όσο αυτός δεν έχει μηδενιστεί επαναλαμβάνετε τη μετάδοση του επόμενου ψηφίου. Υπενθυμίζεται ότι μόνο τα 4 τελευταία ψηφία απαιτούνται να έχουν σωστή τιμή για την επιλογή κάποιου καταχωρητή βάσει της διευθύνσεώς του. Όταν ο μετρητής σας μηδενιστεί μεταβαίνετε στη TxData, επαναρχικοποιώντας το μετρητή σας στο 7.
- d. Στην TxData επαναλαμβάνετε ότι κάνατε στην Address με μόνη διαφορά ότι και τα 8 ψηφία απαιτούνται για τα δεδομένα που θα γραφούν στον καταχωρητή. Όταν ολοκληρωθεί η μετάδοση των 8 δυαδικών ψηφίων μεταβαίνετε στην Finished.
- e. Στην Finished απενεργοποιείτε το CS (το κάνετε 1) και μεταβαίνετε στην IDLE για να ξεκινήσετε μια νέα μετάδοση.

3. Στον παρακάτω πίνακα συνοψίζονται οι καταχωρητές του 7219 και οι τιμές που θα πρέπει να γράψετε:

Διεύθυνση καταχωρητή	Δεδομένο που πρέπει να γράψετε	Σημασία
0	0000 0000	
1 έως 8	Πληροφορία απεικόνισης σε 7-segment για τα ψηφία 0 έως 7 αντίστοιχα	
9	0000 0000	No decode mode
A	0000 0111	Medium Intensity
B	0000 0111	Use all 8 digits
C	0000 0001	No shutdown
F	0000 0000	Normal operation mode

4. Για να γράψετε όλους τους καταχωρητές του 7219 (ακόμα κι αυτούς που δεν απαιτούνται ή που έχουν σωστή τιμή by default), δημιουργήστε έναν μετρητή mod 16, ο οποίος να αυξάνεται κάθε φορά που το FSM σας μπαίνει στην κατάσταση IDLE. Ο μετρητής σας θα πρέπει να λειτουργεί με τη συχνότητα των 100 MHz. Αυτός θα σας δώσει τη διεύθυνση καταχωρητή και με βάση τον παραπάνω πίνακα εσείς θα πρέπει να επιλέγετε τα κατάλληλα δεδομένα.

Το 7219 έχει ήδη συνδεθεί κατάλληλα με το FPGA στην πλακέτα του εργαστηρίου σας. Δεν πρέπει να αλλάξετε αυτή τη διασύνδεση γιατί υπάρχει περίπτωση καταστροφής του εξοπλισμού. Για τη σωστή απεικόνιση των εισόδων και των εξόδων του σχεδιασμού σας στα pins του FPGA που έχουν διασυνδεθεί, επισυνάπτεται αρχείο περιορισμών (io7219.ucf) στο οποίο υποθέτουμε ότι χρησιμοποιούνται τα εξής σήματα :

- fclk : το σήμα ρολογιού του σχεδιασμού σας συχνότητας 100 MHz.
- reset : σήμα αρχικοποίησης (1° dip switch, στο 4-dip bar της πλακέτας XSA)
- push_button : το αριστερό push_button της πλακέτας XSA.
- CS, DIN, CLK : τα σήματα διασύνδεσης με το 7219.

Για την αποσφαλμάτωση του σχεδιασμού σας μπορείτε να χρησιμοποιήσετε όλα τα 7-segment και τα led bars των XSA και XST.

[Δ. Βίντεο επίδειξης της λειτουργίας](https://youtu.be/ayi6Q-XjSTA)
<https://youtu.be/ayi6Q-XjSTA>

Ε. Βαθμολόγηση

- Λόγω του μεγέθους της η εργασία εξαμήνου θα μετρήσει ως το 70% του τελικού σας βαθμού. Το υπόλοιπο 30% της βαθμολόγησης θα προέλθει από τις μειωμένες σε αριθμό εργαστηριακές ασκήσεις σας.
- Η εξέταση της εργασίας σας θα είναι τμηματική. Δηλαδή κάθε φορά που ολοκληρώνετε κάποιο μέρος, θα πρέπει να με καλείτε και να το παρουσιάζετε – εξετάζετε.
- Το ποσοστό συμμετοχής κάθε μέρους στη βαθμολογία της εξαμηνιαίας εργασίας αναφέρεται στις αντίστοιχες κεφαλίδες των μερών.

Καλή επιτυχία