



WHZ Westsächsische
Hochschule Zwickau
Hochschule für Mobilität

Schaltungsentwurf Beleg Nr.10 Kapazitätsmessgerät

Name:	Fan, Jau-Wen
Matrikelnummer:	46721
Seminargruppe:	222702
Datum:	24.06.2025

Inhaltsverzeichnis

1	Komparator	1
1.1	Simulation einer idealen Dreiecksspannung	1
1.2	Schaltungsdesign im Simulator	2
1.2.1	Ein-/Ausgangssignale	2
1.2.2	Dimensionierung des Pull-Up-Widerstands	3
1.2.3	Vorwiderstände	3
1.3	Transientenanalyse	4
2	Flip-Flop	6
2.1	Schaltungsdesign im Simulator	7
2.1.1	Invertierte Logik durch Komparator-Ausgänge	7
2.1.2	Ausgangszuweisung im Kontext der Kapazitätsmessung	7
2.1.3	Dimensionierung des Pull-Up-Widerstands	8
2.2	Transientenanalyse	9
3	LED-Anzeige	11
3.1	Berechnung des Vorwiderstands für die LED	11
3.2	Berechnung des Basiswiderstands des Transistors	11
3.3	Transientenanalyse	13
4	Integrator	15
4.1	Schaltungsdesign im Simulator	17
4.1.1	Setzzeit der Kapazität	18
4.1.2	Auswahl der Eingangsspannung U_e zur Bestimmung des Widerstands	20
4.1.3	Dimensionierung der Lade-/Entladewiderstände	21
4.1.4	Auswahl des Basiswiderstands R42	21
4.2	Transientenanalyse	26
5	Oszillator	27
5.1	Setzzeit von Kapazitäten	27
5.2	Oszillatorschaltung	27
5.2.1	Bauteilwerte des Oszillators	28

5.2.2	Berechnungsformel für $R_{\text{Clock_E196}}$	29
5.2.3	Vergleich zwischen theoretischer und simulierter Oszillationsperiode	29
5.3	Simulationsergebnisse	36
6	Gesamtschalplan	39
6.1	Spannungsversorgung	39
6.2	7-Segment-Umwandlung	39
6.3	Funktionalität	40
6.3.1	Störverhalten beim Anlegen der Kapazität	40
6.4	Gesamtes Überblick	48

Abbildungsverzeichnis

1.1	Komparatorschaltung im Simulator	2
1.2	Transientenanalyse: Komparator	5
2.1	Typische NAND-Flip-Flop	6
2.2	NAND-Flip-Flop-Schaltung im Simulator	8
2.3	Transientenanalyse: Flip-Flop	10
3.1	LED-Ansteuerung im Simulator	12
3.2	Transientenanalyse: LED	14
4.1	Prinzip eines invertierenden Integrators	15
4.2	Integration eines Rechtecksignals	16
4.3	Integratorschaltung im Simulator, $U_{+,OPV} = 5\text{ V}$	17
4.4	Integratorschaltung im Simulator, $U_{+,OPV} = 2,5\text{ V}$	23
4.5	Transientenanalyse: Integrator, $U_{+,OPV} = 5\text{ V}$	24
4.6	Transientenanalyse: Integrator, $U_{+,OPV} = 2,5\text{ V}$	25
5.1	Oszillatorschaltung	28
5.2	Oszillatorschaltung im Simulator	28
5.3	Präziswiderstand $380\text{ K}\Omega$	30
5.4	Präziswiderstand $310\text{ K}\Omega$	31
5.5	Präziswiderstand $309\text{ K}\Omega$	32
5.6	CD4093BC-Hochschaltspegel	34
5.7	CD4093BC-Niederschaltspegel	35
5.8	Digitalteil- $10\text{ }\mu\text{F}$	37
5.9	Digitalteil- $99\text{ }\mu\text{F}$	38
6.1	Entstörungskapazität vor Flip-Flop	42
6.2	Transientenanalyse: Ohne Dämpfungskapazität	43
6.3	Transientenanalyse: Mit Dämpfungskapazität	44
6.4	Schutzkapazität des LEDs	46
6.5	Transientenanalyse: Schutzkapazität des LEDs	47
6.6	Gesamtschaltung	49
6.7	Digitalteil- $50\text{ }\mu\text{F}$	50

6.8	Transientenanalyse: Gesamtschaltung	51
-----	---	----

Tabellenverzeichnis

2.1	Standard-Wahrheitstabelle eines NAND-Flipflops	6
2.2	Invertierte NAND-Wahrheitstabelle bei Komparator-Triggerung	7
2.3	Logikzustände im Kontext der Dreieckspannungsauswertung	7

Komparator

Der Komparator **LM311** besitzt laut Datenblatt einen *Open-Collector*-Ausgang. Dies bedeutet, dass der Ausgangstransistor lediglich Strom gegen Masse schalten kann, aber kein aktives High-Pegel treibt.¹ Daher ist ein externer **Pull-Up-Widerstand** erforderlich, um den Ausgang bei nichtleitendem Zustand auf die logische High-Spannung (z. B. +5 V) zu bringen.

1.1 Simulation einer idealen Dreiecksspannung

Gemäß den Aufgabenstellungen wird ein Integrator zur Kapazitätsmessung verwendet, wobei die Ausgangsspannung im Bereich von 0V bis 10V liegt. In diesem Kapitel wird eine ideale Dreiecksspannung simuliert, deren Anstiegs- und Abfallzeit gleich sind.

Für die Simulation wird ein zu messender Kondensator mit einem Wert von $10\,\mu\text{F}$ angenommen. Daraus ergibt sich eine theoretische Dreiecksspannung mit einer Periode von $40\,\text{ms}$.

Die genaue Herleitung der Beziehung zwischen der Kapazität und der resultierenden Periodendauer erfolgt später in **Kapitel 4 – Integrator**.

¹ LM311 Differential Comparators Datasheet; Chapter 8.4.1: Voltage Comparison.

1.2 Schaltungsdesign im Simulator




Abbildung 1.1. Komparatorschaltung im Simulator, $V_{DD,CD4000} = 5\text{ V}$

1.2.1 Ein-/Ausgangssignale

Zur Untersuchung des Komparators **LM311** wurden im Simulator zwei Komparatorschaltungen aufgebaut, welche die oberen und unteren Scheitelpunkte eines Dreiecksignals detektieren. Da es sich beim LM311 um einen Komparator mit *Open-Collector*-Ausgang handelt, wurde an jedem Ausgang ein externer Pull-Up-Widerstand gegen $V_{CC} = 5\text{ V}$ angeschlossen. Dadurch bleibt die Ausgangsspannung bei nichtleitendem Zustand auf einem definierten High-Pegel, während sie im leitenden Zustand auf nahezu 0 V absinkt.

Im ersten Komparator wird der nichtinvertierende Eingang mit dem Dreiecksignal verbunden, während der invertierende Eingang auf Masse (0 V) gelegt ist. Sobald

die Eingangsspannung den Wert von 0 V erreicht, schaltet der 1. Komparator auf Low, was den Beginn der positiven Flanke signalisiert.

Beim zweiten Komparator hingegen ist der nichtinvertierende Eingang mit einer konstanten Referenzspannung von 10 V verbunden, während der invertierende Eingang das Dreieckssignal erhält. Wenn das Dreieckssignal den Referenzwert von 10 V erreicht, schaltet der 2. Komparator auf Low, was das Ende der positiven Flanke und den Beginn der negativen Flanke markiert.

Diese beiden Komparatoren erzeugen somit periodisch Impulse, die jeweils den Übergang zwischen steigender und fallender Flanke der Dreiecksspannung kennzeichnen und als Steuersignale für nachgeschaltete Schaltungen (Flip-Flop) dienen.

- Eingangssignal: Dreiecksspannung, 0 V bis 10 V
- Referenzspannung: $V_{\text{REF}} = 10 \text{ V}$
- Pull-Up-Widerstand: $1 \text{ M}\Omega$
- Versorgungsspannung: $V_{\text{CC}} = 5 \text{ V}$

1.2.2 Dimensionierung des Pull-Up-Widerstands

Da der Ausgang des LM311 als Open-Collector ausgeführt ist, wird ein externer Pull-Up-Widerstand benötigt, um im nichtleitenden Zustand eine logische High-Spannung zu gewährleisten. Der Ausgang des Komparators ist direkt mit dem Eingang eines RS-Flip-Flops (Realisiert mit **CD4093B**) verbunden.

Laut Datenblatt des CD4093B² liegt der maximale Eingangsstrom bei weniger als $10 \mu\text{A}$ ($5 \mu\text{A}$ gewählt). Um eine sichere Signalübertragung zu gewährleisten und gleichzeitig Standardwerte für Widerstände verwenden zu können, wurde der Pull-Up-Widerstand so gewählt, dass der Eingangsstrom des Flip-Flops deutlich unterhalb dieser Grenze liegt.

$$R_{\text{Pull-Up}} = \frac{U_{\text{Pull-Up}}}{I_{\text{FF,input}}} = \frac{5 \text{ V}}{5 \mu\text{A}} = 1 \text{ M}\Omega \quad (1.1)$$

Der gewählte Wert von $1 \text{ M}\Omega$ stellt einen guten Kompromiss zwischen Stromverbrauch und Signalqualität dar und erfüllt die Anforderungen für den sicheren Betrieb des Flip-Flop-Eingangs.

1.2.3 Vorwiderstände

Gemäß dem Datenblatt des Komparators **LM311** liegt der typische Eingangsstrom bei etwa 5 mA^3 , wenn eine Betriebsspannung von 15 V anliegt. Um diesen

² CD4093 Quad 2-Input NAND Schmitt Trigger Datasheet; DC Electrical Characteristics.

³ LM311 Differential Comparators Datasheet; Chapter 6.6: Electrical Characteristics.

Stromwert sicherzustellen, wurden die Vorwiderstände R_{13} , R_{14} , R_{15} und R_{16} auf jeweils $1\text{ k}\Omega$ dimensioniert:

$$R = \frac{U}{I} = \frac{15\text{ V}}{15\text{ mA}} = 1\text{ k}\Omega \quad (1.2)$$

Zusätzlich wurden die Widerstände R_{11} , R_{12} und R_{17} als Schutzmaßnahmen an den empfindlichen Eingängen der Komparatoren eingefügt. Diese Widerstände begrenzen den Eingangsstrom, der durch externe Spannungssignale (z. B. Betriebsspannung mit 15 V bzw. Referenzspannung mit 10 V) verursacht wird.

- Bei einem Eingangssignal von 15 V ergibt sich durch $R = 1\text{ k}\Omega$ ein maximaler Strom von $I = 15\text{ mA}$
- Bei einem Referenzsignal von 10 V ergibt sich ein Strom von $I = 10\text{ mA}$

Diese Schutzwiderstände dienen dazu, den internen ESD-Schutz und die maximale Strombelastbarkeit der Eingangsstufen des LM311 nicht zu überschreiten und gleichzeitig den Signalpfad vor Überspannung zu schützen.

1.3 Transientenanalyse

Die Transientenanalyse zeigt die zeitliche Entwicklung der Dreiecksspannung sowie die Reaktion der beiden Komparatoren. In Abbildung 1.2 ist oben die periodische Dreiecksspannung dargestellt, welche zwischen 0 V und 10 V schwingt. Unten sind die Ausgänge der beiden Komparatoren zu sehen: Der grüne Verlauf (**low**) entspricht dem Komparator für den unteren Schaltpunkt bei 0 V , der rote Verlauf (**high**) dem Komparator für den oberen Schaltpunkt bei 10 V .

Die beiden Komparatoren geben jeweils ein kurzes Signal aus, wenn die Eingangsspannung exakt ihre jeweilige Referenzspannung erreicht. Diese Impulse dienen als eindeutige Markierungen für die Wendepunkte der Dreiecksspannung — also den Übergang von ansteigend zu abfallend bzw. umgekehrt.

Die Schaltflanken treten exakt bei den Schnittpunkten der Dreiecksspannung mit den Referenzwerten auf. Die Schaltzeit des LM311 beträgt laut Datenblatt c.a. 150 Nanosekunden ⁴ und zeigt in der Simulation keine nennenswerte Verzögerung. Dadurch eignen sich die Komparatoren hervorragend zur präzisen Takterzeugung für die nachfolgende Flip-Flop-Schaltung.

Diese Simulation bestätigt das typische Verhalten eines Komparators mit Open-Collector-Ausgang und zeigt seine Eignung für den Einsatz in digitalen Schaltungen wie Flip-Flops oder Oszillatoren.

⁴ LM311 Differential Comparators Datasheet; Chapter 6.7: Switching Characteristics.




Abbildung 1.2. Transientenanalyse: Dreiecksignal (oben) und Komparator-Ausgänge (unten). Rot: Oberpunkt, Grün: Unterpunkt.

Flip-Flop

Das klassische RS-Flip-Flop kann entweder mit NOR- oder NAND-Gattern aufgebaut werden. In dieser Arbeit wird die Variante mit NAND-Gattern verwendet, basierend auf der integrierten Schaltung **CD4093B** mit Schmitt-Trigger-Funktion. Die typische NAND-Flipflop-Wahrheitstabelle ist in Tabelle 2.1 dargestellt.




Abbildung 2.1. Typische NAND-Flipflop

Tabelle 2.1. Standard-Wahrheitstabelle eines NAND-Flipflops

S	R	Q	$\bar{Q}$	Zustand
0	0	X	X	Speichern
0	1	0	1	Rücksetzen
1	0	1	0	Setzen
1	1	1	1	Verboten

2.1 Schaltungsdesign im Simulator

2.1.1 Invertierte Logik durch Komparator-Ausgänge

In dieser Schaltung dienen zwei Komparatoren (Typ LM311) als Trigger für das Flip-Flop. Da der LM311 einen Open-Collector-Ausgang besitzt, ergibt sich folgende Logik:

- **Nicht ausgelöst (untriggered):** Ausgang offen $\Rightarrow$ Pull-Up zieht auf High (1)
- **Ausgelöst (triggered):** Ausgang leitet $\Rightarrow$ Signal wird auf Low (0) gezogen

Die Komparator-Ausgänge liefern somit genau invertierte Set- und Reset-Impulse im Vergleich zur üblichen NAND-Flipflop-Steuerung. Daraus ergibt sich eine invertierte Wahrheitstabelle, siehe Tabelle 2.2.

Tabelle 2.2. Invertierte NAND-Wahrheitstabelle bei Komparator-Triggerung

S	R	Q	$\overline{Q}$	Zustand
1	1	X	X	Speichern
1	0	1	0	Rücksetzen
0	1	0	1	Setzen
0	0	0	0	Verboten

2.1.2 Ausgangszuweisung im Kontext der Kapazitätsmessung

Da laut Aufgabenstellung die Dauer der **Entladung** des Integrators (mit einem konstanten Strom von $250\mu\text{A}$) gemessen werden soll, ist die relevante Phase die fallende Flanke der Dreiecksspannung. Um dies korrekt abbilden zu können, wurde der Flip-Flop-Ausgang $\overline{Q}$ (anstatt Q) zur weiteren Verarbeitung verwendet.

Anders ausgedrückt: Anstatt wie üblich die steigende Flanke (Set) als Start der Messung zu interpretieren, wird hier die fallende Flanke als Anfang gewertet. Dadurch vertauschen sich aus Sicht der Logik die Bedeutungen von Q und $\overline{Q}$, was jedoch durch korrekte Anschlusswahl kompensiert wird. Das Ergebnis ist eine effektive Rückführung zur Standardwahrheitstabelle, siehe Tabelle 2.3.

Tabelle 2.3. Logikzustände im Kontext der Dreieckspannungsauswertung

S	R	Q	$\overline{Q}$	Zustand
1	0	1	0	Setzen (Q beginnt bei Dreieck-Maximum)
0	1	0	1	Rücksetzen (Q endet bei Dreieck-Minimum)




Abbildung 2.2. NAND-Flipflop mit invertierten Komparator-Impulsen

Diese Lösung spart zwei zusätzliche NAND-Gatter, da die benötigte Invertierung bereits durch das Verhalten der Komparator-Ausgänge gegeben ist. Außerdem wird der Aufbau vereinfacht, ohne die logische Konsistenz der Messung zu beeinträchtigen.

2.1.3 Dimensionierung des Pull-Up-Widerstands

Analog zu den Überlegungen im ersten Kapitel wurde auch am Ausgang des Flip-Flops ein Pull-Up-Widerstand mit $1\text{ M}\Omega$ verwendet. Die nachfolgenden Schaltungen bestehen aus zwei Bereichen: einem analogen Rückkopplungspfad zum Integra-

tor sowie einem digitalen Zähler, welcher ebenfalls auf NAND-Gattern des Typs **CD4093B** basiert.

Da sowohl der Integrator-Rückführungseingang als auch der digitale Zähleringang auf CMOS-Logik mit sehr geringem Eingangsstrom basieren, genügt ein Pull-Up-Widerstand hoher Impedanz. Der Wert von $1\text{ M}\Omega$ stellt dabei einen sinnvollen Kompromiss dar: Er begrenzt den Stromfluss auf maximal $5\text{ }\mu\text{A}$ bei einer Versorgungsspannung von 5 V und gewährleistet dennoch ein zuverlässiges Anheben auf den logischen High-Pegel.

Die Dimensionierung erfolgt analog zu Kapitel 1.2.2 nach folgender Formel:

$$R_{\text{Pull-Up}} = \frac{U_{\text{logic}}}{I_{\text{Eingang}}} = \frac{5\text{ V}}{5\text{ }\mu\text{A}} = 1\text{ M}\Omega$$

Somit ist sichergestellt, dass sowohl der analoge als auch der digitale Teil der Schaltung korrekt mit logischen Signalen vom Flip-Flop-Ausgang versorgt wird, ohne übermäßigen Stromverbrauch oder unerwünschte Verzögerungen zu verursachen.

2.2 Transientenanalyse

Die Transientenanalyse des Flip-Flops zeigt die Beziehung zwischen dem Dreieckssignal (oben) und den Ausgangssignalen Q (mittig, magenta) sowie $\overline{Q}$ (unten, schwarz). Die Ergebnisse sind in Abbildung 2.3 dargestellt.

Der Flip-Flop wird durch die Ausgangsimpulse der beiden Komparatoren getriggert. Die steigende Flanke des Dreieckssignals erzeugt ein Impuls am oberen Komparator (Set), während die fallende Flanke ein Impuls am unteren Komparator (Reset) auslöst.

Im dargestellten Signalverlauf ist ersichtlich, dass die steigende Flanke des Dreieckssignals jeweils das Rücksetzen des Ausgangs Q bewirkt ($Q = 0$), während die fallende Flanke ein Setzen ($Q = 1$) auslöst. Dies bestätigt die in Abschnitt 2.3 erläuterte Invertierung der Logik, bei der $\overline{Q}$ im Kontext der Messung als primärer Messausgang dient.

Die Ausgangssignale sind symmetrisch zum Dreieckssignal und folgen exakt den erwarteten logischen Zuständen. Die Schaltflanken treten ohne nennenswerte Verzögerung auf, was auf die hohe Schaltgeschwindigkeit des verwendeten CD4093B und die stabile Komparatoransteuerung zurückzuführen ist.

Die Pulsbreite von Q (bzw. $\overline{Q}$) entspricht genau der Zeitdauer, in der sich das Dreieckssignal in der absteigenden Phase befindet. Somit bildet die Ausgangsimpulsdauer direkt die Entladezeit des Integrators ab und kann im weiteren Verlauf zur Kapazitätsmessung herangezogen werden.




Abbildung 2.3. Transientenanalyse: Dreiecksignal (oben, lila) und Flip-Flop-Setzen-Ausgänge (oben, blau). Unter, grün: Oszillator-Output.

LED-Anzeige

Die LED-Anzeige dient zur visuellen Rückmeldung, dass sich die Schaltung aktuell in der aktiven Messphase befindet – also während der fallenden Flanke des Dreiecksignals beziehungsweise während der Zeit, in der der Flip-Flop-Ausgang Q auf High steht.

Zur Ansteuerung der LED wird ein NPN-Transistor vom Typ **PXT4401** verwendet. Dieser übernimmt die Schaltfunktion, sodass nur bei aktivem Q -Signal ein Strom durch die LED fließt. Als Leuchtdiode kommt das Modell **L-36BID** zum Einsatz, welches für einen Nennstrom von 8 mA ¹ ausgelegt ist.

3.1 Berechnung des Vorwiderstands für die LED

Der Strom durch die LED wird über einen Vorwiderstand begrenzt. Ausgehend von einer Versorgungsspannung von $V_{CC} = 5\text{ V}$ und einer Vorwärtsspannung der LED von $U_{\text{LED,forward}} = 3,5\text{ V}$ ergibt sich:

$$R_{\text{LED}} = \frac{V_{CC} - U_{\text{LED,forward}}}{I_{\text{LED}}} = \frac{5\text{ V} - 3,5\text{ V}}{8\text{ mA}} = 187,5\ \Omega \quad (3.1)$$

Als genormter E24-Wert wurde ein Widerstand von $180\ \Omega$ gewählt.

3.2 Berechnung des Basiswiderstands des Transistors

Damit der Transistor im Sättigungsbereich betrieben wird, muss sein Basisstrom ausreichend groß sein. Der Basiswiderstand R_B wird wie folgt berechnet:

$$R_B = \frac{U_{\text{Flip-Flop}} - U_{\text{BE}}}{I_B} = \frac{5\text{ V} - 0,95\text{ V}}{I_{\text{LED}}/h_{\text{FE}}} \quad (3.2)$$

Mit:

¹ Kingbright L-36BID Datasheet; Electrical / Optical Characteristics.

- $I_{\text{LED}} = \frac{5\text{V} - 3,5\text{V}}{180\,\Omega} \approx 8,3\text{ mA}$
- $h_{\text{FE}} \approx 80^2$

Ergibt sich:

$$R_{\text{B}} = \frac{4,05\text{ V}}{8,3\text{ mA}/80} \approx 38.880\,\Omega \quad (3.3)$$

Es wurde ein genormter E24-Widerstandswert von **39 k Ω** gewählt.




Abbildung 3.1. LED-Ansteuerung mit NPN-Transistor PXT4401

Diese Dimensionierung stellt sicher, dass die LED bei jedem aktiven Q -Signal zuverlässig leuchtet, ohne den Transistor zu überlasten oder den LED-Strom zu überschreiten.

² PXT4401 NPN switching transistor Datasheet; CHARACTERISTICS.

3.3 Transientenanalyse

Die Transientenanalyse der LED-Schaltung bestätigt das erwartete Verhalten: Die Leuchtdiode leuchtet exakt während der Zeit, in der sich das Flip-Flop im aktiven Zustand ($Q = \text{High}$) befindet, d. h. während der fallenden Flanke des Dreieckssignals.

In Abbildung 3.2 ist oben das Dreieckssignal (magenta) zusammen mit dem Flip-Flop-Ausgang Q (blau) dargestellt. Unten ist der durch die LED fließende Strom (grün) abgebildet. Man erkennt deutlich, dass der Strom nur dann fließt, wenn der Ausgang Q auf High ist, was die Funktion der LED als Zustandsanzeige für die Entladephase des Integrators bestätigt.

Der Strom durch die LED erreicht einen Spitzenwert von etwa 7,5 mA, was dem zuvor berechneten Sollwert entspricht. Damit ist sichergestellt, dass die LED bei aktiviertem Ausgang gut sichtbar ist, ohne den Nennstrom von 8 mA zu überschreiten. Während der übrigen Periode bleibt der Strom nahezu null, da der Transistor in Sperrung ist.

Die Schaltung erfüllt somit die Anforderungen an eine energieeffiziente und zuverlässige visuelle Anzeige für die aktive Messphase.




Abbildung 3.2. Transientenanalyse: Dreiecksspannung, Flip-Flop-Ausgang Q und LED-Strom

Integrator

Ein Integrator ist eine analoge Schaltung, die ein Eingangssignal über die Zeit integriert, d. h. die Fläche unter der Eingangsspannung berechnet. Dies wird in der Regel mit einem Operationsverstärker (OPV) realisiert, wie in Abbildung 4.1 dargestellt.




Abbildung 4.1. Prinzip eines invertierenden Integrators

Das Eingangssignal V_{in} wird über einen Widerstand R_{in} an den invertierenden Eingang des OPVs geführt. Im Rückkopplungszweig befindet sich ein Kondensator C , während der nichtinvertierende Eingang auf Massepotenzial liegt. Diese Konfiguration sorgt aufgrund der virtuellen Masse am Punkt X dafür, dass nahezu der gesamte Strom I_{in} durch den Kondensator fließt.¹

Gemäß der Kirchhoffschen Regeln ergibt sich für die Ausgangsspannung V_{out} folgende Zeitfunktion:

$$V_{out}(t) = -\frac{1}{R \cdot C} \int_0^t V_{in}(\tau) d\tau \quad (4.1)$$

Die Ausgangsspannung ist somit proportional zur zeitlichen Integration des Eingangssignals, skaliert mit dem Faktor $\frac{1}{RC}$. Diese Eigenschaft macht den Integrator

¹ Weitere Informationen: electronics-tutorials.ws/de/operationsverstarker/integrierverstaerker.

zu einem zentralen Bestandteil in analogen Rechnern, Regelungssystemen und insbesondere in der Kapazitätsmessung, bei der die Zeitdauer der Spannungsänderung ausgewertet wird.

Der in dieser Arbeit eingesetzte Integrator dient nicht nur der Messung, sondern auch der Signalformung: Er wandelt das Rechtecksignal eines Flip-Flops in eine lineare Dreiecksspannung um. Abbildung 4.2 illustriert dieses Prinzip anhand eines schematischen Signalverlaufs.




Abbildung 4.2. Integration eines Rechtecksignals zur Erzeugung einer Dreiecksspannung

Zum diesen Beispiel erzeugt das Flip-Flop ein Rechtecksignal, welches zwischen 0 V und -1 V pendelt. Dieses Signal wird dem Integrator als Eingangssignal zugeführt. Da der Integrator die Fläche unter dem Eingangssignal über die Zeit summiert, resultiert daraus eine lineare Spannungsrampe:

- Bei niedrigem Pegel (z. B. $V_{in} = -1\text{ V}$) steigt die Ausgangsspannung linear an.
- Bei hohem Eingangspegel (z. B. $V_{in} = 0\text{ V}$) sinkt sie linear ab.

Dieser Wechsel führt zu einer Dreiecksspannung am Ausgang des Integrators. Die Frequenz und Amplitude dieser Dreiecksspannung hängen direkt von der Taktfrequenz des Flip-Flops sowie vom Zeitverhalten des Integrators ab (d.h. vom Produkt $R \cdot C$).

Die lineare Charakteristik der Ausgangsspannung ist besonders vorteilhaft für präzise Zeitmessungen in kapazitiven Messanwendungen, da der Spannungsverlauf eine direkte Zuordnung zur Messzeit erlaubt.

Im Rahmen dieser Arbeit dient der Integrator zur Erzeugung eines linearen Dreieckssignals, dessen Anstiegs- und Abfallzeit direkt mit der zu messenden Kapazität korreliert. Die genaue Dimensionierung der Bauelemente sowie die Integration der Steuerlogik zur Lade- und Entladeumschaltung wird in den folgenden Abschnitten behandelt.

4.1 Schaltungsdesign im Simulator

Der Integrator dient zur Erzeugung einer linearen Dreiecksspannung, deren Lade- und Entladeverhalten zur Kapazitätsmessung genutzt wird. In Abbildung 4.3 ist der vollständige Aufbau dargestellt. Der Operationsverstärker **OPA404** ist als invertierender Integrator beschaltet. Die Referenzspannung von +10 V wird über die Widerstände R41 und R40 sowie einen Transistor vom Typ **PXT4401** auf den invertierenden Eingang geschaltet.




Abbildung 4.3. Integratorschaltung mit gesteuertem Entladewiderstand

Die Nichtinvertierende Eingangsseite wird mit einer festen Spannung von +5 V verbunden. Dadurch liegt die virtuelle Masse des Integrators ebenfalls bei +5 V. Der Kondensator lädt sich somit im Bereich von 0 V bis 10 V auf und entlädt sich zurück auf 0 V.

Beim Integratoraufbau stellt sich auf den ersten Blick eine scheinbare Unstimmigkeit dar: Während die zu messende Spannung am Integratorausgang im Bereich von **0 V bis 10 V** variiert, liegt der nichtinvertierende Eingang des Operationsverstärkers konstant auf **+5 V** (Logikpegel), und der invertierende Eingang wird über eine gesteuerte Quelle zwischen **+10 V** (Referenz) und GND (via Transistor) geschaltet. Wie kann es unter diesen Bedingungen zu einer Dreiecksspannung im Bereich 0 V bis 10 V kommen?

Die Klärung dieser Frage erfolgt in den folgenden Unterabschnitten.

4.1.1 Setzzeit der Kapazität

Die abfallende Flankenzeit der Dreieckssignale für verschiedene Kapazitätswerte ist berechnet.

Entladezeit

Zum Beispiel beträgt die Entladezeit für eine Kapazität von $10\,\mu\text{F}$ etwa 0,4 s ; $99\,\mu\text{F}$ etwa 3,96 s. Die Berechnung erfolgt wie folgt.

Grundgleichung

Ein Kondensator verhält sich gemäß folgender Gleichung:

$$\begin{aligned} I &= C \cdot \frac{dU}{dt} \\ dt &= \frac{C \cdot dU}{I} \end{aligned} \tag{4.2}$$

Dabei bedeutet:

- I : Strom durch den Kondensator (A)
- C : Kapazitätswert des Kondensators (F)
- $\frac{dU}{dt}$: zeitliche Änderungsrate der Spannung (V/s)

Anwendung auf den Messbereich

Da der Integrator in dieser Anwendung mit einem konstanten Eingangssignal U_e arbeitet (+5 V bezogen auf die virtuelle Masse), ergibt sich eine lineare Änderung der Ausgangsspannung über die Zeit. In diesem Fall lässt sich die Integrationsgleichung vereinfachen, da sowohl Strom als auch Spannung konstant sind.

Die allgemeine Integrationsformel genauso wie Gleichung 4.1 lautet:

$$U_a(t) = -\frac{1}{R \cdot C} \int_0^t U_e(\tau) d\tau$$

Unter der Annahme eines konstanten Eingangssignals U_e vereinfacht sich dies zu:

$$\begin{aligned} \Delta U_a &= -\frac{1}{R \cdot C} \cdot U_e \cdot \Delta t \\ -\Delta U_a &= \frac{1}{R \cdot C} \cdot U_e \cdot \Delta t \end{aligned} \quad (4.3)$$

Da die Integration linear verläuft, kann der infinitesimale Ausdruck dt durch ein endliches Zeitintervall Δt ersetzt werden, ohne die Gültigkeit der Gleichung einzuschränken. Dies ermöglicht eine direkte Beziehung zwischen Spannungsänderung und Messzeit.

Die zeitliche Dauer einer Spannungsänderung im Integrator lässt sich damit explizit über das Produkt $R \cdot C$ und das Eingangssignal berechnen.

Der invertierende Eingang soll für OPV minus sein ($-U_a$).

In dieser Applikation auf Gleichung 4.2 gelten folgende Randbedingungen:

- $\Delta U = |\Delta U_a| = -\Delta U_a = -(0 - 10) \text{ V} = 10 \text{ V}$ (maximale Ausgangsspannung des Integrators)
- $I = 250 \mu\text{A} = 250 \cdot 10^{-6} \text{ A}$ (Begrenzung des maximalen Ladestroms)

Fall 1: $C = 10 \mu\text{F}$

Fall 2: $C = 99 \mu\text{F}$

$$\begin{aligned} \Delta t &= \frac{10 \mu\text{F} \cdot 10 \text{ V}}{250 \mu\text{A}} = \frac{100 \cdot 10^{-6}}{250 \cdot 10^{-6}} = 0,4 \text{ s} \\ \Delta t &= \frac{99 \mu\text{F} \cdot 10 \text{ V}}{250 \mu\text{A}} = \frac{990 \cdot 10^{-6}}{250 \cdot 10^{-6}} = 3,96 \text{ s} \end{aligned}$$

Ergebnisse

Damit ergeben sich für den Messbereich folgende Setzzeiten:

- Für $C = 10 \mu\text{F} \Rightarrow \Delta t = 0,4 \text{ s}$
- Für $C = 99 \mu\text{F} \Rightarrow \Delta t = 3,96 \text{ s}$

4.1.2 Auswahl der Eingangsspannung U_e zur Bestimmung des Widerstands

Die allgemeine Umstellungsformel zur Berechnung des Integrationswiderstands lautet:

$$R = \frac{U_e \cdot \Delta t}{C \cdot (-\Delta U_a)} \quad (4.4)$$

In dieser Gleichung sind sowohl der Widerstand R als auch die Eingangsspannung U_e zunächst unbekannt. Zur Lösung dieses Problems ist es erforderlich, die tatsächlichen elektrischen Verhältnisse am Operationsverstärker zu analysieren.

Da der Operationsverstärker in einer invertierenden Integratorschaltung betrieben wird, stellt sich aufgrund der Gegenkopplung ein virtueller Massepunkt am invertierenden Eingang ein. Der nichtinvertierende Eingang des OPVs ist mit einer festen Spannung belegt – in diesem Fall 5 V. Damit gilt:

$$U_e = U_{\text{OPV},+} = U_{\text{OPV},-} = 5 \text{ V}$$

Dies hat zur Folge, dass die Spannung am Punkt X des Integrators (also zwischen Widerstand R_{41} und Kondensator C) ebenfalls 5 V beträgt. In der Phase, in der der Transistor gesperrt ist (also bei Flip-Flop-Ausgang $Q_n = \text{Low}$). Die im Kondensator gespeicherte Spannung wird im Rückkopplungskreis des OPVs langsam entladen, von 10 V bis 0 V.

Wenn der Transistor eingeschaltet ist (Flip-Flop-Ausgang $Q_n = \text{High}$), entsteht aufgrund des sehr hohen Eingangswiderstands des OPVs nahezu kein Spannungsabfall zwischen den beiden Eingängen. In diesem Zustand wird der Kondensator des Integrators auf 10 V aufgeladen. Die Eingänge des OPVs idealerweise keinen Strom ziehen, fällt der gesamte Strom nur über R_{40} ab.

Gestaltungsprinzip

Die Wahl der Eingangsspannung $U_e = 5 \text{ V}$ beruht somit auf mehreren Überlegungen:

- Sie entspricht genau der Spannungsdifferenz zwischen Referenz (+10 V) und Logiksteuerung (+5 V).
- Sie ist technisch leicht verfügbar, da sowohl +5 V (Logik) als auch +10 V (Referenz) standardmäßig vorhanden sind.
- Sie erlaubt einfache Widerstandsdimensionierung, da typische Stromgrenzen (z. B. $250 \mu\text{A}$) mit Standardwerten wie $20 \text{ k}\Omega$ leicht erreichbar sind.

4.1.3 Dimensionierung der Lade-/Entladewiderstände

Gemäß Aufgabenstellung sollen zwei Kondensatoren-Grenzwert getestet werden:

- Für $C = 10 \mu\text{F} \Rightarrow \Delta t = 0,4 \text{ s}$
- Für $C = 99 \mu\text{F} \Rightarrow \Delta t = 3,96 \text{ s}$

Entladewiderstände

Die allgemeine Formel für den Integrator lautet:

$$-\Delta U_a = \frac{1}{R \cdot C} \cdot U_e \cdot \Delta t$$

$$R = \frac{U_e \cdot \Delta t}{C \cdot (-\Delta U_a)}$$

Einsetzen für beide Fälle:

Fall 1: $C = 10 \mu\text{F}$

Fall 2: $C = 99 \mu\text{F}$

$$R_{\text{Entlade}} = R_{41} = \frac{5 \text{ V} \cdot 0,4 \text{ s}}{10 \mu\text{F} \cdot 10 \text{ V}} = 20 \text{ k}\Omega$$

$$R_{\text{Entlade}} = R_{41} = \frac{5 \text{ V} \cdot 3,96 \text{ s}}{99 \mu\text{F} \cdot 10 \text{ V}} = 20 \text{ k}\Omega$$

Somit ergibt sich für beide Varianten derselbe optimale Integrationswiderstand von **20 kΩ**. 20K steht in der E24-Reihe.

Ladewiderstände

Gemäß der Vorgabe, dass der maximale Ladestrom 5 mA betragen darf, ergibt sich:

$$R_{\text{Lade}} = R_{40} = \frac{5 \text{ V}}{5 \text{ mA}} = 1 \text{ k}\Omega$$

Diese Werte wurden als **R41 = 20 kΩ** und **R40 = 1 kΩ** umgesetzt.

4.1.4 Auswahl des Basiswiderstands R42

Der Widerstand $R_{42} = 10 \text{ k}\Omega$ begrenzt den Basisstrom des NPN-Transistors Q1. Der Transistor wird durch das Signal Q_n vom Flip-Flop angesteuert. Bei $Q_n = \text{Low}$ ist der Transistor gesperrt und die Integratorladung beginnt. Bei $Q_n = \text{High}$ wird der Transistor leitend und entlädt den Kondensator über den Entladewiderstand R_{40} .

Der Widerstandswert wurde so gewählt, dass der Basisstrom ausreichend ist, um den Transistor in Sättigung zu bringen, aber gleichzeitig den Flip-Flop-Ausgang nicht übermäßig belastet:

$$R_{\text{Base}} = R_{42} = \frac{U_{\text{Qn}} - U_{\text{BE}}}{\frac{I_{\text{Collector}}}{h_{\text{FE}}}} = \frac{5\text{ V} - 0,95\text{ V}}{\frac{5\text{ mA}}{80}} = 64,8\text{ k}\Omega \Rightarrow 62\text{ k}\Omega (E24)$$




Abbildung 4.4. Integratorschaltung mit gesteuertem Entladewiderstand, $U_{+,OPV} = 2,5V$. Wenn U_e verändert wird, ändert sich auch die Entladezeit des Kondensators.




Abbildung 4.5. Transientenanalyse: $U_{+,OPV} = 5V$. Dreiecksignal (oben, li-la) und Schalttransistor des Messkondensators (oben, blau). Unter, grün: LED-Messanzeige.




Abbildung 4.6. Transientenanalyse: $U_{+,OPV} = 2,5V$. Dreiecksignal (oben, li-la) und Schalttransistor des Messkondensators (oben, blau). Unter, grün: LED-Messanzeige. Achten auf die Periodendauer des Dreiecksignals.

4.2 Transientenanalyse

Das zeitliche Verhalten der Integratorschaltung analysiert, wie es in den vorhergehenden Abbildungen dargestellt wurde. Die Schaltung besteht aus einem Operationsverstärker in Integrator-Konfiguration, wobei der Entladepfad durch einen steuerbaren NPN-Transistor realisiert ist. Die Ansteuerung des Transistors erfolgt über ein vorgeschaltetes RS-Flip-Flop, dessen Ausgangssignal Q_n den Schaltzustand bestimmt.

Während der Transistor gesperrt ist ($Q_n = \text{Low}$), beginnt die Integration: Der Kondensator wird mit konstantem Strom entladen, was zu einem linearen Spannungsabfall am Ausgang führt. Sobald Q_n auf High wechselt, wird der Transistor leitend, und der Kondensator lädt sich.

Die Transienten zeigen klar den zyklischen Verlauf: ein kontinuierliche Spannungsabfall, gefolgt von einer abrupten Spannungserhöhung, wodurch ein Dreieckssignal entsteht. Die Periodendauer dieses Signals hängt unmittelbar von der Eingangsspannung U_e sowie von den Widerstand R_{41} , wie Abb. 4.5 und 4.6.

Oszillator

Basierend auf dem in den vorherigen Kapiteln beschriebenen Schaltungsdesign kann innerhalb des Messbereichs ($10\text{--}99\text{ }\mu\text{F}$) je nach Kapazitätswert eine unterschiedliche Setzzeit des Flip-Flops erzeugt werden. Anhand dieser Setzzeit und eines darauf abgestimmten Oszillatorsignals lässt sich über einen Zähler sowie eine 7-Segment-Anzeigelogik ein numerischer Wert auf einer LCD-Anzeige darstellen.

5.1 Setzzeit von Kapazitäten

Für den Messbereich zwischen $10\text{ }\mu\text{F}$ und $99\text{ }\mu\text{F}$ ergeben sich folgende Setzzeiten:

- Bei $C = 10\text{ }\mu\text{F} \Rightarrow \Delta t = 0,4\text{ s}$
- Bei $C = 99\text{ }\mu\text{F} \Rightarrow \Delta t = 3,96\text{ s}$

Der Zähler wird über das Flip-Flop-Signal zurückgesetzt. Bei einer zu messenden Kapazität von $10\text{ }\mu\text{F}$ wird der Zähler für eine Dauer von $0,4\text{ s}$ freigegeben. In dieser Zeitspanne sollen exakt 10 Taktimpulse vom Oszillator erzeugt werden, sodass auf dem LCD-Anzeigefeld der Wert 10 erscheint.

Die Oszillatorperiode wird so festgelegt, dass innerhalb eines Zeitfensters von $0,4\text{ s}$ genau 10 Impulse gezählt werden. Das entspricht einer Frequenz von 25 Hz .

5.2 Oszillatorschaltung

Der Oszillator besteht aus zwei CD4093BC-NAND-Gattern, die als Schmitt-Trigger konfiguriert sind und somit zwischen High- und Low-Pegel hin- und herschalten können.¹ Die Oszillationszeit wird durch die Kombination mit einem RC-Glied bestimmt.

¹ Weitere Informationen: electronics-tutorials.ws/de/sequentielle/multivibratoren.




Abbildung 5.1. Oszillatorschaltung, Periode $T = 2,2 \cdot R \cdot C$




Abbildung 5.2. Oszillatorschaltung im Simulator

5.2.1 Bauteilwerte des Oszillators

- $R_{\text{Clock},1}$: $1\text{ M}\Omega$, um eine Überlastung des Oszillators zu vermeiden und eine geeignete Zeitkonstante im RC-Glied sicherzustellen.

- $R_{\text{Clock_E196}}$: Präzisionswiderstand, um die Oszillatorfrequenz exakt zu halten.
- $C_{\text{Clock_1}}$: Kleiner Kondensatorwert, um lange Ladezeiten und damit eine Verzerrung des Rechtecksignals zu vermeiden.

5.2.2 Berechnungsformel für $R_{\text{Clock_E196}}$

Es ist zu beachten, dass der berechnete Widerstandswert basierend auf dem CD4093-Datenblatt von dem in der Simulation verwendeten Wert abweichen kann. Die Ursache liegt in den unterschiedlichen Schwellwerten (High/Low Trigger Level) des Schmitt-Triggers im Simulator im Vergleich zum Datenblatt.

Daher wird zunächst die allgemeine Näherungsformel verwendet:

$$f \approx \frac{1}{2,2 \cdot R \cdot C} \quad (5.1)$$

Anschließend wird der Wert entsprechend der Simulationsumgebung angepasst. In diesem Fall wurde ein Korrekturfaktor von etwa 2,754 ermittelt.

5.2.3 Vergleich zwischen theoretischer und simulierter Oszillationsperiode


Zur Bestimmung des Schwingverhaltens eines CMOS-Schmitt-Trigger-Oszillators mit NAND-Gattern (CD4093) wurde die Oszillationsperiode sowohl theoretisch berechnet als auch mittels Simulation überprüft. Gemäß dem Literatur [Gon07] ergibt sich die theoretische Periodendauer eines Relaxationsoszillators mit idealen CMOS-Gattern zu:

$$T = 2RC \cdot \ln\left(\frac{1,5V_T}{V_T}\right) = 2RC \cdot \ln(1,5) \approx 2,2RC \quad (5.2)$$

Unter Annahme einer Zielausgabe von 25 Hz ($1/40 \text{ ms} = 25 \text{ Hz}$) mit einem Kondensatorwert von 47 nF ergibt sich daraus ein berechneter Widerstand von:

$$R = \frac{1}{2,2 \cdot 47 \text{ nF} \cdot 25 \text{ Hz}} \approx 386,847 \, \Omega \quad (5.3)$$

Bei Verwendung dieses theoretisch berechneten Werts in einer Simulation mit einem $10 \, \mu\text{F}$ -Messkondensator und einer Torzeit von 40 ms (entsprechend der Integration im eigentlichen Messgerät) wurden jedoch nur 8 Zählimpulse registriert. Um die Diskrepanz zu beheben, wurde der Widerstand schrittweise reduziert ($370 \text{ k}\Omega$, $360 \text{ k}\Omega$ usw.), bis bei $310 \text{ k}\Omega$ exakt 10 Pulse innerhalb von 40 ms gemessen wurden. Der nächstgelegene verfügbare Standardwert der E192-Serie beträgt $309 \text{ k}\Omega$.

Abbildung 5.3. Präziswiderstand $380K\Omega$: 8 Zählimpulse





Abbildung 5.4. Präziswiderstand $310K\Omega$: 10 Zählimpulse. Es gibt kein $310K$ E192-Reihe.

Abbildung 5.5. Präziswiderstand $309K\Omega$: 10 Zählimpulse

Eine erneute Simulation mit diesem empirisch ermittelten Wert bestätigte die Korrektheit der Frequenzzählung. Rückgerechnet ergibt sich daraus ein experimentell bestimmter Oszillationsfaktor:

$$T = K \cdot R \cdot C \Rightarrow 0,04 \text{ s} = K \cdot 309 \text{ k}\Omega \cdot 47 \text{ nF} \Rightarrow K \approx 2,754 \quad (5.4)$$

Die Abweichung gegenüber dem idealisierten Wert $K = 2,2$ ist vermutlich auf nicht-ideale Eigenschaften des verwendeten Simulators zurückzuführen, insbesondere auf realitätsnähere Schaltpegel des CD4093BC ($V_H = 3,025 \text{ V}$, $V_L = 1,992 \text{ V}$) (*Abb.5.6 und 5.7*) und mögliche Verzögerungseffekte innerhalb der Gatter.

Somit wurde der realistische Schwingungsfaktor in der Simulation zu:

$$T = 2,754 \cdot R \cdot C \quad (5.5)$$

bestimmt, was künftig für praxisnahe Auslegung und Frequenzsynthese im Design berücksichtigt werden sollte.




Abbildung 5.6. CD4093BC-Hochschaltspegel: 3,025V






Abbildung 5.7. CD4093BC-Niederschaltspiegel: 1,992V

5.3 Simulationsergebnisse

Simulationsergebnisse für eine Eingangskapazität von $10\,\mu\text{F}$ und $99\,\mu\text{F}$: Auf dem 7-Segment-Display wird die Zahl **10 bzw. 99** angezeigt. Die Impulse des Oszillators (links unten, Eingang `Oszillator`) werden gezählt und über die CD4029B-Taktezähler verarbeitet.

Abbildung 5.8. Simulationsergebniss: 10 μF

Abbildung 5.9. Simulationsergebniss: 99 μF

Gesamtschalplan

In diesem Kapitel wird die Gesamtarchitektur des Kapazitätsmessgeräts vorgestellt. Die Schaltung ist in mehrere funktionale Blöcke unterteilt, die zusammen die Messung und Anzeige ermöglichen.

6.1 Spannungsversorgung

Die vorliegende Schaltung wird mit einer symmetrischen Betriebsspannung von $\pm 15\text{ V}$ versorgt. Diese Spannung dient in erster Linie zur Versorgung aller Operationsverstärker (OPVs), um deren volles Aussteuerungsvermögen im analogen Bereich zu gewährleisten.

Zusätzlich wird aus dieser Quelle eine geregelte $+5\text{ V}$ Versorgung für die digitalen CMOS-Logikbausteine (z. B. CD4000-Serie) abgeleitet. Diese Logikspannung stellt die Betriebsspannung für Flip-Flops, Komparatorausgänge sowie Zähler- und Anzeigeeinheiten bereit.

Darüber hinaus wird ein präziser Referenzspannungspegel von $+10\text{ V}$ über einen Spannungsreferenzbaustein vom Typ **AD587**¹ erzeugt. Diese Referenzspannung wird im Integrator zur definierten Ladung des Kondensators sowie als Schaltschwelle für die Komparatoren eingesetzt.

Die Mehrspannungsversorgung gewährleistet somit sowohl hohe Genauigkeit im analogen Signalpfad als auch zuverlässige Schaltvorgänge im digitalen Steuerteil.

6.2 7-Segment-Umwandlung

Die vom Oszillator erzeugten Impulse werden gezählt und in eine lesbare Zahl umgewandelt. Hierzu dient ein CD4029B-Zähler, der den binären Zählwert liefert. Ein nachgeschalteter CD4511B-Dekoder wandelt diesen in ein 7-Segment-Signal um, das auf einer LCD-Anzeige dargestellt wird. So kann der Benutzer die gemessene Kapazität direkt in μF ablesen.

¹ **AD587 High Precision 10 V Reference.**

6.3 Funktionalität

Das System misst Kapazitäten, indem es die Dauer einer Spannungsintegration auswertet. Ein Integrator lädt sich in Abhängigkeit der angeschlossenen Kapazität, bis eine Schaltschwelle erreicht wird. Ein Komparator erkennt diesen Punkt und setzt ein RS-Flip-Flop, das gleichzeitig als Zählerfreigabe dient. Nach Ablauf der Integrationszeit wird der Zählvorgang gestoppt.

6.3.1 Störverhalten beim Anlegen der Kapazität

Beim plötzlichen Einstecken eines Kondensators kann es aufgrund der Ladebewegung zu einem Spannungssprung (Hochziehen der Leitung über den Pull-up-Widerstand $R = 1\text{ M}\Omega$) am Ausgang des Komparators kommen, der das Flip-Flop unbeabsichtigt triggert.

Um diesen Spannungshub zu dämpfen, wurde ein Kondensator parallel zum Eingang geschaltet. Dieser bildet mit dem Widerstand ein RC-Tiefpassfilter:

$$\tau = R \cdot C \quad (6.1)$$

Für eine zulässige Eingangsspannung von maximal 5 V im Zeitraum von $t = 500\text{ ns}$ ergibt sich:

$$C = \frac{t}{R \cdot \ln(2)} = \frac{500\text{ ns}}{1\text{ M}\Omega \cdot \ln(2)} \approx 721\text{ pF} \Rightarrow 750\text{ pF E24}$$

In der Simulation wurde ein Wert von **750 pF** verwendet, der das gewünschte Verhalten zuverlässig sicherstellt, wie in Abbildung 6.1 zu sehen ist. Der Unterschied in der Transientenanalyse vor und nach dem Einfügen des Entstörkondensators ist in den Abbildungen 6.2 und 6.3 dargestellt.

Herleitung des Faktors $\ln(2)$

Der Spannungsverlauf eines RC-Tiefpassfilters bei einer plötzlichen Spannungserhöhung (z. B. durch Zuschalten der Versorgung) folgt einer exponentiellen Funktion:

$$U(t) = U_{\max} \cdot (1 - e^{-t/\tau}) \quad (6.2)$$

Um zu bestimmen, nach welcher Zeit t eine bestimmte Spannung $V(t)$ erreicht ist, stellt man um:

$$\frac{U(t)}{U_{\max}} = 1 - e^{-t/\tau} \quad \Rightarrow \quad e^{-t/\tau} = 1 - \frac{U(t)}{U_{\max}}$$

Im betrachteten Fall soll die Spannung $U(t)$ im betrachteten Zeitraum unterhalb eines Schwellenwertes von 5 V bleiben, während $U_{\max} = 10 \text{ V}$ beträgt. Das ergibt:

$$e^{-t/\tau} = 1 - \frac{5}{10} = 0,5 \quad \Rightarrow \quad -\frac{t}{\tau} = \ln(0,5) = -\ln(2) \quad \Rightarrow \quad \tau = \frac{t}{\ln(2)}$$

Daher ergibt sich bei einer maximal zulässigen Spannung von 5 V innerhalb der Zeit t der notwendige Zusammenhang:

$$C = \frac{t}{R \cdot \ln(2)} \tag{6.3}$$

Der natürliche Logarithmus $\ln(2)$ ergibt sich also direkt aus der Forderung, dass der Spannungshub innerhalb der gegebenen Zeit nur die Hälfte der Versorgungsspannung betragen darf.




Abbildung 6.1. Entstörungskapazität vor Flip-Flop, 750 pF




Abbildung 6.2. Transientenanalyse: Ohne Dämpfkapazität. Dreieckssignal (oben, lila) und Schalttransistor des Messkondensators (oben, blau). Unter, grün: LED-Messanzeige.




Abbildung 6.3. Transientenanalyse: Mit Dämpfungskapazität. Dreiecksignal (oben, lila) und Schalttransistor des Messkondensators (oben, blau). Unter, grün: LED-Messanzeige.

Schutz des LEDs gegen Einschaltstromspitzen

Beim Einschalten oder bei logischen Pegelwechseln können am Knotenpunkt zwischen Vorwiderstand, LED und Transistor kurzzeitige Stromspitzen entstehen. Diese sogenannten *Einschaltstromspitzen* entstehen durch die abrupten Potentialänderungen und die parasitären Kapazitäten und Induktivitäten der Schaltung.

Da der LED (Typ L-36BID) nur für einen Nennstrom von 8 mA ausgelegt ist, kann bereits ein kurzer Impuls mit höherem Strom den Halbleiter beschädigen oder die Lebensdauer verkürzen.

Zur Dämpfung solcher Stromimpulse wurde ein Kondensator $C_{11} = 330 \text{ pF}$ parallel zum LED-Knoten geschaltet. Er wirkt als schneller Energiespeicher und nimmt während der Einschaltflanke kurzfristig Ladung auf, wodurch der Strom durch die LED selbst begrenzt wird.

$$I_{\text{Stoß}} = C \cdot \frac{dU}{dt} \quad \Rightarrow \quad C = \frac{I_{\text{max}}}{dU/dt}$$

Unter der konservativen Annahme, dass der Schaltvorgang innerhalb von $t = 10 \text{ ns}$ erfolgt und ein Spannungsanstieg von $\Delta V = 5 \text{ V}$ stattfindet, ergibt sich für die zulässige Spitzendämpfung:

$$C \geq \frac{0,015 \text{ A}}{5 \text{ V}/10 \text{ ns}} = 30 \text{ nF}$$

Da dieser Strom nicht komplett vom Kondensator übernommen werden muss und der Vorwiderstand $R = 180 \Omega$ zusätzlich begrenzt, reicht ein kleiner Kondensator, um nur die kurzzeitigen Peaks abzufangen. In der Simulation zeigte sich, dass ein Wert von 330 pF ein gutes Gleichgewicht zwischen Reaktionszeit und Dämpfung bietet, ohne das normale LED-Schaltverhalten zu verzerren. Abb. 6.5 und 6.3 sind zum Vergleich.




Abbildung 6.4. Schutzkapazität des LEDs.






Abbildung 6.5. Transientenanalyse: Schutzkapazität des LEDs. Achten bitte der LED-Storm-Anfangswert.

6.4 Gesamtes Überblick

Die Hauptkomponenten des Systems sind:

- Komparator
- RS-Flip-Flop
- LED
- Integrator
- Oszillator
- Digitalteil
- Stromversorgung mit $\pm 15\text{ V}$

Abbildung 6.6. Gesamtschaltung: Messkondensator = $50\mu\text{F}$

Abbildung 6.7. Simulationsergebniss: 50 μF




Abbildung 6.8. Transientenanalyse: Gesamtschaltung. 1.Diagramm: Dreiecksignal-Steuerung; 2.Diagramm: LED-Anzeige; 3.Diagramm: Oszillator-Signal; 4.Diagramm: Digitalteil-Steuerung.

Literatur

- [Gon07] Guillermo Gonzalez. *Foundations of Oscillator Circuit Design*. Norwood, MA, USA: Artech House, 2007. ISBN: 9781580538292.