

电气与电子工程学院

School of Electrical and Electronic Engineering

电子电路综合设计II

第四单元 用可编程逻辑器件制作红外计数器II

可编程逻辑器件的原理图输入设计方法及验证

石 丹

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介



逻辑器件可分为两大类——固定逻辑器件和可编程逻辑器件。固定逻辑器件中的电路是永久性的，它们完成一种或一组功能，一旦制造完成，就无法改变。可编程逻辑器件英文全称为：programmable logic device，即 PLD。PLD是做为一种通用集成电路产生的，它的逻辑功能由用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。

目前可编程逻辑器件的两种主要类型是现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。FPGA提供了更高的逻辑密度、更丰富的特性和更高的性能。最新的FPGA器件，还提供诸如内建的硬连线处理器（如ARM）、大容量存储器、时钟管理系统等特性。FPGA被应用于范围广泛的应用中，从数据处理和存储，以及到仪器仪表、电信和数字信号处理等。与此相比，CPLD提供的逻辑资源少得多。但是，CPLD一般用在低功耗、低逻辑复杂度、低成本的场景。

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Altera MAX II CPLD简介

Altera MAX II CPLD是一系列低成本、低功耗的CPLD。MAX II CPLD架构包括基于LUT（Lookup Table）的LAB（Logic Array Block）阵列、非易失性Flash存储器块和JTAG（Joint Test Action Group）控制电路。




- CPLD: EPM240T100C5N, 240 个逻辑资源;
- VGA: RGB565, 电阻分压, 一共可以显示 65536 种颜色;
- LED: 4 盏 LED 发光二极管;
- 蜂鸣器: 1 个蜂鸣器, 用于报警和发声;
- 四位数码管: 4 位共阳极数码管;
- 红外接口: 红外接收传感器, 用于接收红外遥控器的红外信号;
- 有源晶振: 50MHz 有源晶振;
- USB 串口: CH340C, 用于和 PC 通信和板卡供电;
- 独立按键: 7 个独立按键, , 1 个复位按键;
- GPIO: 可外接摄像头、液晶屏等外部模块;
- JTAG: 可以用 USB-Blaster 下载器下载 CPLD;

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

Quartus II 是Altera公司推出的综合性CPLD/FPGA开发软件，支持原理图、VHDL、Verilog HDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。



一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

1、新建工程，并选择器件类型和型号

New Project Wizard

Project Type

Select the type of project to create.

☒ Empty project

Create new project by specifying project files and libraries, target device family and device, and EDA tool settings.

☐ Project template

Create a project from an existing design template. You can choose from design templates installed with the Quartus II software, or download design templates from the [Design Store](#).

< Back

Next >

Finish

Cancel

Help

New Project Wizard

Family & Device Settings

Select the family and device you want to target for compilation. You can install additional device support with the Install Devices command on the Tools menu.

To determine the version of the Quartus II software in which your target device is supported, refer to the [Device Support List](#) webpage.

Device family

Family: MAX II

Devices: All

Target device

☐ Auto device selected by the Fitter

☒ Specific device selected in 'Available devices' list

☐ Other: n/a

Show in 'Available devices' list

Package: Any QFP

Pin count: 100

Core Speed grade: 5

Name filter:

☒ Show advanced devices

Available devices:

Name	Core Voltage	LEs	UFM blocks
EPM240T100A5	3.3V	240	1
EPM240T100C5	3.3V	240	1
EPM240T100I5	3.3V	240	1
EPM570T100A5	3.3V	570	1
EPM570T100C5	3.3V	570	1

< Back

Next >

Finish


Cancel

Help

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介


2、创建原理图



一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介


3、放置原理图符号、保存并设置顶层文件



一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

3、放置原理图符号、保存并设置顶层文件



输入输出端口：INPUT、OUTPUT

非门：NOT

2输入与门：AND2

电源：VCC、GND

BCD-7段译码器：7447、7448（没有744511。双击符号可查看门级实现方式。模块化设计思想。）

.....

<https://baike.baidu.com/item/74系列数字芯片/15597673>


https://blog.csdn.net/qq_41294540/article/details/104521953（字符显示不全的解决方法）

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

4、编译

仿真前需要编译整个工程




一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

5、仿真——内置仿真器功能仿真（免费、简单）

仿真没有考虑器件的延迟时间，用于验证电路的逻辑功能是否正确。一般对功能模块进行仿真。需要激励信号。




在仿真前，需要重新编译整个工程，编好后点击 Tools | Run Simulation Tool | RTL Simulation。

一、《用可编程逻辑器件制作红外计数器II》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

6、管脚分配




有重新命名的，需要再编译一次

一、《用可编程逻辑器件制作红外计数器II》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

6、管脚分配——未分配的管脚的处理方法

CMOS器件输入端阻抗很大，外部干扰极易在输入端产生幅值较大的电压，会使电路产生误动作，甚至造成栅极击穿或者产生不必要的功耗。因此，未用到的CMOS器件的输入端应连接到固定的高或低电平。




注意：该选项是指Pin Planner中未分配的管脚。对于已分配的管脚（比如本计数器的输入端），仍然不能悬空。

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

7、烧录——Quartus II 软件对开发板下载和调试前，需要安装 USB Blaster 驱动程序

在设备管理器中找到对应的位置 → Altera > 14.1 > quartus > drivers → 选择"下一步"



在弹出的安全对话框中选择"始终信任"，再点击"安装"按钮。



驱动安装完成，点击"关闭"。



在设备管理器中显示安装好的 USB-Blaster 设备。

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(1) 可编程逻辑器件简介——Quartus II 开发环境简介

7、烧录——重新编译后烧录

选择Hardware Setup——USB-Blaster

烧录完成有蜂鸣声，有弹窗点保存

选.pof文件

Start

Add File...

USB-Blaster [USB-0]

Mode: JTAG

Progress:

File

Device

Checksum

Usercode

Program/Configure

Verify

Blank-Check

Examine

Security Bit

Erase

ISP CLAMP

IPS File

File	Device	Checksum	Usercode	Program/Configure	Verify	Blank-Check	Examine	Security Bit	Erase	ISP CLAMP	IPS File
output_files/IR_Counter_1.pof	EPM240T100	0017F9D2	0017F672	☒	☒	☒	☐	☐	☐	☐	
CFM				☒	☒	☒	☐	☐	☐	☐	
UFM				☒	☒	☒	☐	☐	☐	☐	

TDI


TDO

EPM240T100

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析 设计一个红外计数器，通过红外计数脉冲输出；实现0-9999计数功能；并用数码管显示；有复位和计数满蜂鸣器报警功能；并设计合适的比较器电路改善计数准确度。


1、先译码再选位 功能框图



一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析 设计一个红外计数器，通过红外计数脉冲输出；实现0-9999计数功能；并用数码管显示；有复位和计数满蜂鸣器报警功能；并设计合适的比较器电路改善计数准确度。

2、先多路复用选位再译码功能框图




一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析

2、分频器和计数器——D触发器74LS74

板载高频时钟经多个D触发器（7474）级联分频降频后再使用计数值为4的计数器（仍可使用74192）的BCD输出驱动四输入多路复用器（74153）的选择信号。



Function Table

Input				Output	
Preset	Clear	Clock	D	Q	$\overline{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	$\uparrow$	H	H	L
H	H	$\uparrow$	L	L	H
H	H	L	X	Q_0	$\overline{Q}_0$

H; high level, L; low level, X; irrelevant, $\uparrow$; transition from low to high level,
 Q_0 ; level of Q before the indicated steady-state input conditions were established.
 $\overline{Q}_0$; complement of $\overline{Q}_0$ or level of Q before the indicated steady-state input conditions were established.
*;This configuration is nonstable, that is, it will not persist when preset and clear inputs return to their inactive (high) level.


将50M时钟信号分成50-200Hz信号需要多少个74？

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析

2、分频器和计数器——计数器74HC192

板载高频时钟经多个D触发器（7474）级联分频降频后再使用计数值为4的计数器（仍可使用74192）的BCD输出驱动四输入多路复用器（74153）的选择信号。




CLOCK UP	CLOCK DOWN	RESET	PARALLEL LOAD	FUNCTION
↑	H	L	H	Count Up
H	↑	L	H	Count Down
X	X	H	X	Reset
X	X	L	L	Load Preset Inputs

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求


(2) 课堂任务解析

2、分频器和计数器

板载高频时钟经多个D触发器（7474）级联分频降频后再使用计数值为4的计数器（仍可使用74192）的BCD输出驱动四输入多路复用器（74153）的选择信号。



二分频参考电路




用计数值为4的计数器

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析


3、四输入多路复用器（74153）



8. Truth Table

Select Inputs		Data Inputs				Strobe	Output
B	A	C0	C1	C2	C3	$\overline{G}$	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

X: Don't care



74153参考电路

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析

4、驱动2-4译码器（74139）





Fig 2. Functional diagram

6. Functional description

Table 3. Function table^[1]

Control	Input		Output			
	nA1	nA0	nY3	nY2	nY1	nY0
H	X	X	H	H	H	H
L	L	L	H	H	H	L
L	L	H	H	H	L	H
L	H	L	H	L	H	H
L	H	H	L	H	H	H

[1] H = HIGH voltage level;
L = LOW voltage level;
X = don't care.





74139参考电路

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析

5、数码管译码器/驱动器7448

TRUTH TABLE SN54/74LS48															
DECIMAL OR FUNCTION	INPUTS						OUTPUTS								NOTE
	LT	RBI	D	C	B	A	BI/RBO	a	b	c	d	e	f	g	
0	H	H	L	L	L	L	H	H	H	H	H	H	L	L	1
1	H	X	L	L	L	H	H	L	H	H	L	L	L	L	1
2	H	X	L	L	H	L	H	H	H	L	H	H	L	H	
3	H	X	L	L	H	H	H	H	H	H	L	L	L	H	
4	H	X	L	H	L	L	H	L	H	H	L	L	H	H	
5	H	X	L	H	L	H	H	H	L	H	H	L	H	H	
6	H	X	L	H	H	L	H	L	L	H	H	H	H	H	
7	H	X	L	H	H	H	H	H	H	L	L	L	L	L	
8	H	X	H	L	L	L	H	H	H	H	H	H	H	H	
9	H	X	H	L	L	H	H	H	H	L	L	L	H	H	
10	H	X	H	L	H	L	H	L	L	L	H	H	L	H	
11	H	X	H	L	H	H	H	L	L	H	H	L	L	H	
12	H	X	H	H	L	L	H	L	H	L	L	L	H	H	
13	H	X	H	H	L	H	H	H	L	L	H	L	H	H	
14	H	X	H	H	H	L	H	L	L	L	H	H	H	H	
15	H	X	H	H	H	H	H	L	L	L	L	L	L	L	
BI	X	X	X	X	X	X	L	L	L	L	L	L	L	L	2
RBI	H	L	L	L	L	L	L	L	L	L	L	L	L	L	3
LT	L	X	X	X	X	X	H	H	H	H	H	H	H	H	4



7448参考电路

74LS48引脚及功能:

ABCD: 二进制数据输入端。

RBO/BI: 双功能引脚, 作为输入 (BI): 当 BI = 0 时, 强制所有段输出为低电平 (全部熄灭), 优先级最高, 不受其他输入影响。作为输出 (RBO): 在 “灭零” 条件满足时 (见上条), 此引脚输出低电平。可以将这个低电平信号级联到下一个数码管的 RBI 引脚, 实现多位数字中无效零的连续熄灭。

RBI: 灭零输入, 当 LT=1, RBI=0, 且代码输入为 0 时, 各段都为低电平, 与输入代码相应的字形 “0” 熄灭。

LT: 灯测试端, 低电平有效, 当 LT=0 时, RBO 为输出, 且为 1, 无论输出是什么电平, 各段都为 1, 显示字形 8。

a~g: 数据输出端, 高电平有效, 可驱动共阴极


VCC: 电源正

GND: 电源负

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析

6、数码管相关电路——四位八段共阳数码管




视觉暂留原理，扫描频率30-200Hz。

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析



6、数码管相关电路



一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析

7、其他相关电路





按键接通后是低电平，复位键是高电平有效，所以需要反相接入电路。而按键时上升沿有效，当按键松开会有一个上升沿产生，所以不用加反相器

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(2) 课堂任务解析


7、其他相关引脚



Function Table

Input				Output	
Preset	Clear	Clock	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q_0	$\bar{Q}_0$

H; high level, L; low level, X; irrelevant, ↑; transition from low to high level,
 Q_0 ; level of Q before the indicated steady-state input conditions were established.
 $\bar{Q}_0$; complement of Q_0 or level of Q before the indicated steady-state input conditions were established.
*; This configuration is nonstable, that is, it will not persist when preset and clear inputs return to their inactive (high) level.



计数满蜂鸣器报警功能：蜂鸣器导通需要NPN管导通，所以BELL需要高电平，并有保持功能，D触发器满足条件。

一、《用可编程逻辑器件制作红外计数器Ⅱ》实验内容和要求

(3) 课堂任务要求

1. 在Quartus II中调用74系列逻辑器件库实现计数器功能，计数值为9999，计满报警（高电平，D触发器锁存，复位键解除），支持随时清零。设计时注意芯片输入端是高有效还是低有效，输出端是否反相；
2. 在可编程逻辑器件开发板上验证所设计的电路。计数输入端使用按键，报警使用蜂鸣器。按键输入管脚可开启施密特触发器。
3. 实验报告需包含预习内容、课上实验的原理图、课后反思（你学到了哪些知识点或者重难点？发现了哪些问题，运用哪些分析方法解决的？对课程内容、流程或者其他方面有哪些想法和建议？）。
4. 在使用数电器件前一定要先了解其原理图及真值表，每个引脚的有效电平都要认清，这样在使用时才可以正确使用。

二、下节课预习内容及要求

(1) 阅读课程组所提供的学习资料，回答以下问题或完成相应任务。

1、什么是组合逻辑，什么是时序逻辑？（20）

2、用带电平敏感列表触发条件的**always**块表示组合逻辑时，应该用哪一种赋值？用带时钟沿触发条件的**always**块表示时序逻辑时，应该用哪一种赋值？（20分）

二、下节课预习内容及要求

(1) 阅读课程组所提供的学习资料，回答以下问题或完成相应任务。

3、试将下面千位、百位、十位、个位数转段码部分时序逻辑改为组合逻辑实现。（可只写改动部分内容）（60分）

```
always @(negedge pulse_in or negedge rst_n)
begin
    if(~rst_n)
        begin
            dig1_segcode <= num0_segcode;
            dig2_segcode <= num0_segcode;
            dig3_segcode <= num0_segcode;
            dig4_segcode <= num0_segcode;
        end
    else
        begin
            case(dig1)
                4'd0: dig1_segcode <= num0_segcode;
                4'd1: dig1_segcode <= num1_segcode;
                4'd2: dig1_segcode <= num2_segcode;
                4'd3: dig1_segcode <= num3_segcode;
                4'd4: dig1_segcode <= num4_segcode;
                4'd5: dig1_segcode <= num5_segcode;
                4'd6: dig1_segcode <= num6_segcode;
                4'd7: dig1_segcode <= num7_segcode;
                4'd8: dig1_segcode <= num8_segcode;
                4'd9: dig1_segcode <= num9_segcode;
                default: dig1_segcode <= num0_segcode;
            endcase
        end
    end
end
```

```
case(dig2)
    4'd0: dig2_segcode <= num0_segcode;
    4'd1: dig2_segcode <= num1_segcode;
    4'd2: dig2_segcode <= num2_segcode;
    4'd3: dig2_segcode <= num3_segcode;
    4'd4: dig2_segcode <= num4_segcode;
    4'd5: dig2_segcode <= num5_segcode;
    4'd6: dig2_segcode <= num6_segcode;
    4'd7: dig2_segcode <= num7_segcode;
    4'd8: dig2_segcode <= num8_segcode;
    4'd9: dig2_segcode <= num9_segcode;
    default: dig2_segcode <= num0_segcode;
endcase
```

```
case(dig3)
    4'd0: dig3_segcode <= num0_segcode;
    4'd1: dig3_segcode <= num1_segcode;
    4'd2: dig3_segcode <= num2_segcode;
    4'd3: dig3_segcode <= num3_segcode;
    4'd4: dig3_segcode <= num4_segcode;
    4'd5: dig3_segcode <= num5_segcode;
    4'd6: dig3_segcode <= num6_segcode;
    4'd7: dig3_segcode <= num7_segcode;
    4'd8: dig3_segcode <= num8_segcode;
    4'd9: dig3_segcode <= num9_segcode;
    default: dig3_segcode <= num0_segcode;
endcase
```

```
case(dig4)
    4'd0: dig4_segcode <= num0_segcode;
    4'd1: dig4_segcode <= num1_segcode;
    4'd2: dig4_segcode <= num2_segcode;
    4'd3: dig4_segcode <= num3_segcode;
    4'd4: dig4_segcode <= num4_segcode;
    4'd5: dig4_segcode <= num5_segcode;
    4'd6: dig4_segcode <= num6_segcode;
    4'd7: dig4_segcode <= num7_segcode;
    4'd8: dig4_segcode <= num8_segcode;
    4'd9: dig4_segcode <= num9_segcode;
    default: dig4_segcode <= num0_segcode;
endcase
end
end
```