



UNIVERSITAT DE LES ILLES BALEARS

PRÁCTICA FINAL EC

## Práctica PS-ECI: Procesador Simple

Seguí Vives, Mateu  
*mateufassers6b@gmail.com*  
20549548R

Palmer Pérez, Rubén  
*ruben.palmer1@estudiant.uib.cat*  
43474448D

Grupo 01  
18 de mayo de 2020

# Índice

<b>1. Introduction</b>	<b>2</b>
1.1. Registros e Instrucciones . . . . .	2
<b>2. Descripción general</b>	<b>2</b>
2.0.1. <i>fetch</i> . . . . .	2
2.0.2. <i>decodificación</i> . . . . .	3
2.0.3. <i>ejecución</i> . . . . .	3
<b>3. Rutina de decodificación</b>	<b>4</b>
<b>4. Tabla de subrutinas</b>	<b>5</b>
<b>5. Tabla de registros del 68K</b>	<b>6</b>
<b>6. Conjunto de pruebas</b>	<b>7</b>
<b>7. Conclusiones</b>	<b>7</b>
<b>8. Código fuente</b>	<b>8</b>

## 1. Introduction

En esta práctica se nos presenta con el reto de emular una máquina llamada *PS-ECI* (*Procesador Simple - Estructura de Computadores I*) en el **68K** usando los conocimientos que hemos ido adquiriendo a lo largo de nuestro curso.

Las instrucciones y registros de la *PS-ECI* son de 16bits. A lo largo de esta documentación, a la hora de hablar sobre registros emulados, direcciones emuladas, etc, se usará el pronombre **e**.

### 1.1. Registros e Instrucciones

A continuación se mostrarán los registros que tiene esta máquina y sus respectivas funciones:

- **T0, T1** - Propio de operaciones de tipo **ALU** e interfaz con la memoria principal.
- **R2, R3, R4, R5** - De uso general además de usarse en algunas operaciones de tipo **ALU**.
- **B6, B7** - Registros de direcciones usados en algunas instrucciones mediante el direccionamiento indirecto.
- **EIR** - Registro de instrucción.
- **EPC** - Contador de programa.
- **ESR** - Registro de estado que guarda los flags *Zero*, *Negative* y *Carry* tal que: (00000000 00000ZNC).

## 2. Descripción general

Debemos simular cada uno de los pasos que una máquina debe hacer a la hora de ejecutar cualquier instrucción. Será necesario, pues, emular la fase de fetch, decodificación y la propia ejecución

### 2.0.1. *fetch*

Empezando con la fase de *fetch*, tenemos el contador de programa **EPC** que apunta a la siguiente instrucción. Sin embargo hay que tener en cuenta que la *SP-ECI* trabaja con registros de 16bits mientras que la máquina del *68K* trabaja con bytes. Para arreglar este problema, **multiplicaremos por 2 nuestro EPC**. Una vez tenemos la dirección de la siguiente instrucción, podemos buscarla en la memoria emulada **EPROG** y la transferimos a **EIR**.

### 2.0.2. *decodificación*

Para la fase de decodificación, cogemos la instrucción contenida en **EIR** y la sometemos a una serie de **BTST** hasta que conseguimos identificar la instrucción a realizar. Una vez identificamos que instrucción es, devolvemos un valor que se usará más adelante para ejecutar dicha instrucción.


### 2.0.3. *ejecución*

Según el valor que nos devuelva la fase de *decodificación*, se ejecutara una de las siguientes instrucciones:

- **0. EXIT:** Detiene la máquina
- **1. COPY:** Carga el contenido de cualquier registro  $\langle b \rangle$  a otro registro  $\langle c \rangle$
- **2. ADD:** Suma los contenidos de dos registros  $\langle a \rangle$  y  $\langle b \rangle$  y guarda el resultado en el registro  $\langle c \rangle$
- **3. SUB:** Resta los contenidos de dos registros  $\langle a \rangle$  y  $\langle b \rangle$  y guarda el resultado en el registro  $\langle c \rangle$
- **4. AND:** Realiza la *AND* bit a bit lógica entre los registros  $\langle b \rangle$  y  $\langle c \rangle$  y el resultado es guardado en el registro  $\langle c \rangle$
- **5. NOT:** Realiza la *NOT* bit a bit lógica del registro  $\langle c \rangle$  y el resultado es guardado en si mismo.
- **6. STC:** Guarda una constante **k** con extensión de signo en un registro  $\langle c \rangle$
- **7. LOA:** Guarda el contenido de una edirección **M** en un registro **T0** o **T1** (dependiendo de una variable **i** codificada en la instrucción)
- **8. LOAI:** Guarda el contenido del contenido del registro **B6** o **B7** (dependiendo de una variable **j** codificada en la instrucción) en el registro **T0**
- **9. STO:** Guarda el contenido de un registro **T0** o **T1** (dependiendo de una variable **i** codificada en la instrucción) en la edirección **M**
- **10. STOI:** Guarda el contenido del registro **T0** en el contenido de **B6** o **B7** (dependiendo de una variable **j** codificada en la instrucción)
- **11. BRI:** Branch incondicional dado por una edirección **M**
- **12. BRC:** Branch condicional dado por una edirección **M** y el eflag **C**
- **13. BRZ:** Branch condicional dado por una edirección **M** y el eflag **Z**

### 3. Rutina de decodificación

Para decodificar las instrucciones, usamos una subrutina de librería **DECOD** que usa la instrucción **BTST** para mirar el valor del bit actual en orden del más significativo al menos significativo. Dependiendo del valor del bit, se hace el salto correspondiente a la siguiente etiqueta hasta llegar a la que coincide con el valor de la instrucción. Previamente, se reservará un espacio en la pila para que la subrutina nos devuelva el valor asociado de la instrucción y haremos un push del registro **EIR**. A continuación se presenta el árbol de decodificación



#### 4. Tabla de subrutinas

Etiqueta	Librería	Entrada	Funcionalidad	Salida
FLAGSNC	NO	SR	Obtención flags ( No modifica acarreo)	D6
FLAGS	NO	SR	Obtención flags (modifica acarreo)	D6
GET_A	NO	EIR	Obtención parámetro A	A0
GET_B	NO	EIR	Obtención parámetro B	A1
GET_C	NO	EIR	Obtención parámetro C	A2
GET_K	NO	EIR	Obtención de la constante <b>k</b>	D2
GET_M	NO	EIR	Obtención de la constante <b>M</b>	D2
GET_I	NO	EIR	Obtención del registro indicado por el parámetro I $I = 0 \Rightarrow TO$ $I = 1 \Rightarrow T1$	A4
GET_J	NO	EIR	Obtención del registro indicado por el parámetro J $J = 0 \Rightarrow B6$ $J = 1 \Rightarrow B7$	A4
REGDEC	NO	D4	Obtención del registro mencionado en los parámetros A,B y C	A4
DECOD	SI	SUBQ.W #2,SP MOVE.W EIR,-(SP)	Decodificación de la instrucción en EIR	ADDQ.W #2,SP MOVE.W (SP)+,D1

## 5. Tabla de registros del 68K

Registros	Función	Utilización
A0	Cálculo del PC Dirección del registro <a>	Fase de Fetch Como parámetro <a>
A1	Cálculo de índice de instrucción Dirección del registro <b>	Salto a la fase de ejecución Como parámetro <b>
A2	Dirección del registro <c>	Como parámetro <c>
A3	Edirección M	Parámetro M
A4	Masking	Cálculo de registros
D0	Contenido del registro <a>	Como parametro <a>
D1	Indice del salto a instrucción Contenido del registro <b>	Salto a la fase de ejecución Como parámetro <b>
D2	Almacenar el parámetro K Almacenar el parámetro M	Ejecución de instrucciones
D3	Calculo de saltos	BRC, BRZ
D4	Masking	GET_A, GET_B, GET_C GET_K, REGDEC
D5	Flag Z	Cálculo de Flags
D6	Flag N	
D7	Flag C	

En este apartado cabe comentar un par de puntos que creemos importantes. Aunque gran parte de las subrutinas se pudiesen hacer de librería ( usando la pila ) creemos que la molestia de trabajar supera al beneficio de tener más registros para el usuario. De esta manera, hemos intentado usar la pila lo menos posible usando, por ejemplo, los registros **D5**, **D6** & **D7** únicamente para los flags. Haciendolo de esta manera hacemos que el programa sea mucho más simple de comprender y tenemos el efecto secundario de no tener que preocuparnos de saber si ese registro aya esta siendo usado por otra rutina .

## 6. Conjunto de pruebas

Para comprobar que nuestra emulación se ejecuta correctamente íbamos a hacer una prueba por cada instrucción que falta por usar, ya que tanto el programa de prueba como el programa principal compilan y funcionan como se espera. Sin embargo acabamos creado un código que utilizase estas instrucciones no usadas para hacer el conjunto de pruebas más conciso.

@PS-ECI	Ensamblador	Codificación	Hex
0:	LOA C,T0	1000 0000 0000 1100	800C
1:	LOA D,T1	1000 1000 0000 1101	880D
2:	AND T0,T1,T0	0101 1000 0000 1000	5808
3:	NOT T0	0110 0000 0000 0000	6000
4:	SUB T0,T0,T0	0101 0000 0000 0000	5000
5:	BRC 7	1101 0000 0000 0111	D007
6:	EXIT	0000 0000 0000 0000	0000
7:	STC #4,T0	0110 1000 0010 0000	6820
8:	ADD T0,T1,T1	0100 1000 0000 1001	4809
9:	COPY T1,B6	0100 0000 0000 1110	400E
A:	STOI (B6)	1011 0000 0000 0000	B000
B:	EXIT	0000 0000 0000 0000	0000
C:	000A	0000 0000 0000 1010	000A
D:	0002	0000 0000 0000 0002	0002

Las primeras instrucciones, cargan #5A y #2 en **T0** y **T1**, respectivamente. Una vez hacemos la **AND** T0 debería contener un #2Hex donde inmediatamente después lo negamos, metiendo en **T0** el valor #FFFD. Al restar **T0** con **T0** nos da 0 poniendo los flags **Z** y **C** a 1, aprovecharemos el flag **C** para hacer un salto condicional. La siguiente instrucción es un **STC** que pone en **T0** el valor #4Hex. Justo después, sumamos **T0** con **T1** lo que nos devuelve un #6Hex en **T1** y copiamos ese valor a **B6**. Finalmente, Hacemos un **STOI** con **B6** lo que nos guarda en la posición C de nuestro programa el contenido de **T0** (#4Hex)

Este programa no tiene 'sentido' ya que solo queremos probar que las instrucciones que no se habían tratado antes funcionen. Tras su ejecución, en la dirección @\$100C debería haber un 4Hex

## 7. Conclusiones

Como conclusión podemos decir que esta práctica nos ha ayudado a terminar de asimilar conceptos previamente adquiridos en la asignatura, ya que a la hora de la práctica se ve la idea con mayor claridad. Además, la práctica nos ha servido de ayuda para estudiar de cara a los exámenes.



Como un plus, esta práctica nos ha permitido practicar  $\text{\LaTeX}$  y algo de programación. La documentación como se ha mencionado previamente, esta hecha por completo en  $\text{\LaTeX}$ , además se programó un pequeño proyecto en java para poder hacer programas de prueba de la máquina. El código fuente del programa y del documento de  $\text{\LaTeX}$  se puede encontrar **AQUI**

## 8. Código fuente

```
*-----
* Title      : PRAFIN20
* Written by : Mateu Segui Vives, Ruben Palmer Perez
* Date       : 20/05/2020
* Description: Emulador de la PS-ECI
*-----

    ORG $1000
EPRG: DC.W $8810,$400A,$E00D,$688E,$9000,$4003,$E00D,$6804
      DC.W $6FFD,$48A4,$495B,$E00D,$C009,$4020,$A012,$0000
      DC.W $0004,$0003,$0000
EIR:  DC.W 0 ;eregistro de instruccion
EPC:  DC.W 0 ;econtador de programa
ET0:  DC.W 0 ;eregistro T0
ET1:  DC.W 0 ;eregistro T1
ER2:  DC.W 0 ;eregistro R2
ER3:  DC.W 0 ;eregistro R3
ER4:  DC.W 0 ;eregistro R4
ER5:  DC.W 0 ;eregistro R5
EB6:  DC.W 0 ;eregistro B6
EB7:  DC.W 0 ;eregistro B7
ESR:  DC.W 0 ;eregistro de estado (00000000 00000ZNC)

START:
    CLR.W EPC

FETCH:
    ;--- IFETCH: INICIO FETCH
    ;*** En esta seccion debeis introducir el codigo necesario para cargar
    ;*** en el EIR la siguiente instruccion a ejecutar, indicada por el EPC
    ;*** y dejar listo el EPC para que apunte a la siguiente instruccion

    MOVE.W EPC, A0
```

```
    ADD.W AO,AO
    MOVE.W EPROG(AO),EIR
    ADDQ.W #1,EPC

;--- FFETCH: FIN FETCH

;--- IBRDECOD: INICIO SALTO A DECOD
;*** En esta seccion debeis preparar la pila para llamar a la subrutina
;*** DECOD, llamar a la subrutina, y vaciar la pila correctamente,
;*** almacenando el resultado de la decodificacion en D1

    SUBQ.W #2, SP
    MOVE.W EIR,-(SP)
    JSR DECOD
    ADDQ.W #2,SP
MOVE.W (SP)+,D1

;--- FBRDECOD: FIN SALTO A DECOD

;--- IBREXEC: INICIO SALTO A FASE DE EJECUCION
;*** Esta seccion se usa para saltar a la fase de ejecucion
;*** NO HACE FALTA MODIFICARLA

    MULU #6,D1
    MOVEA.L D1,A1
    JMP JMPLIST(A1)
JMPLIST:
    JMP EEXIT
    JMP ECOPY
    JMP EADD
    JMP ESUB
    JMP EAND
    JMP ENOT
    JMP ESTC
    JMP ELOA
    JMP ELOAI
    JMP ESTO
    JMP ESTOI
    JMP EBRI
    JMP EBRC
```

```
JMP EBRZ

;--- FBREXEC: FIN SALTO A FASE DE EJECUCION

;--- IEXEC: INICIO EJECUCION
    ;*** En esta seccion debeis implementar la ejecucion de cada einstr.

EEXIT:
SIMHALT

ECOPY:
JSR GET_B
JSR GET_C
MOVE.W (A1),D1
MOVE.W D1, (A2)
JSR FLAGSNCR
BRA FETCH

EADD:
JSR GET_A
JSR GET_B
JSR GET_C
MOVE.W (A0),D0
MOVE.W (A1),D1
ADD.W D0,D1
JSR FLAGS
MOVE.W D1, (A2)
BRA FETCH

ESUB:
JSR GET_A
JSR GET_B
JSR GET_C
MOVE.W (A0),D0
MOVE.W (A1),D1
NEG.W D1
ADD.W D0,D1
JSR FLAGS
MOVE.W D1, (A2)
BRA FETCH
```

```
EAND:
JSR GET_A
JSR GET_B
JSR GET_C
MOVE.W (A0),D0
MOVE.W (A1),D1
AND.W D0,D1
JSR FLAGSNC
MOVE.W D1,(A2)
BRA FETCH

ENOT:
JSR GET_C
MOVE.W (A2),D0
NOT.W D0
JSR FLAGSNC
MOVE.W D0,(A2)
BRA FETCH

ESTC:
JSR GET_K
JSR GET_C
MOVE.W D2,(A2)
JSR FLAGSNC
BRA FETCH

ELOA:
JSR GET_I
MOVE.W EIR, D2
AND.W #$00FF, D2 ;Sacar M
MOVE.W D2,A3
ADD.W A3,A3
MOVE.W EPROG(A3),(A4)
JSR FLAGSNC
BRA FETCH

ELOAI:
JSR GET_J
MOVE.W (A4),A4
```

```
ADD.W A4,A4
MOVE.W EPROG(A4),ETO
JSR FLAGSN
BRA FETCH
```

```
ESTO:
JSR GET_I
MOVE.W EIR, D2
AND.W #$00FF, D2
MOVE.W D2,A3
ADD.W A3,A3
MOVE.W (A4),EPROG(A3)
BRA FETCH
```

```
ESTOI:
JSR GET_J
MOVE.W (A4),A4
ADD.W A4,A4
MOVE.W (ETO),EPROG(A4)
BRA FETCH
```

```
EBRI:
MOVE.W EIR, D2
AND.W #$00FF, D2
MOVE.W D2,EPC
BRA FETCH
```

```
EBRC:
MOVE.W ESR, D3
BTST #0, D3 ;Test flag C
BEQ FETCH
MOVE.W EIR, D2
AND.W #$00FF, D2
MOVE.W D2,EPC
BRA FETCH
```

```
EBRZ:
MOVE.W ESR, D3
BTST #2, D3 ;Test flag C
BEQ FETCH
```

```
MOVE.W EIR, D2
AND.W #$00FF, D2
MOVE.W D2,EPC
BRA FETCH
```

```
;--- FEEXEC: FIN EJECUCION
```

```
;--- ISUBR: INICIO SUBROUTINAS
```

```
;*** Aqui debeis incluir las subrutinas que necesite vuestra solucion
```

```
;*** SALVO DECOD, que va en la siguiente seccion
```

```
;Con respecto a los flags hemos decidido hacer la siguiente accion:
```

```
;Una subrutina para calcular los flags Z & N y otra únicamente para
```

```
;el flag C. De esta manera para actualizar todos los flags actuali-
```

```
;zaremos Z&N y luego actualizaremos Z
```

```
FLAGSNC:
```

```
MOVE.W SR, D5
```

```
MOVE.W D5, D6
```

```
AND.W #4,D5 ;Flag Z
```

```
AND.W #8,D6 ;Flag N
```

```
LSR.W #2,D6
```

```
OR.W D5,D6
```

```
MOVE.W D6,ESR
```

```
RTS
```

```
FLAGS:
```

```
MOVE.W SR, D7
```

```
JSR FLAGSNC
```

```
AND.W #1,D7 ;Flag C
```

```
OR.W D7,D6 ;D6 <- ESR con Z & N
```

```
MOVE.W D6,ESR
```

```
RTS
```

```
GET_A: ;Pone en el registro A0 la dirección del operando a
```

```
MOVE.W #$1C0, D4
```

```
AND.W EIR, D4
```

```
LSR #6,D4
```

```
JSR REGDEC
```

```
MOVE.W A4,A0
RTS
```

GET\_B: ;Pone en el registro A1 la dirección del operando b

```
MOVE.W #$38, D4
AND.W EIR, D4
LSR #3, D4
JSR REGDEC
MOVE.W A4,A1
RTS
```

GET\_C: ;Pone en el registro A2 la dirección del operando c

```
MOVE.W #$7, D4
AND.W EIR, D4
JSR REGDEC
MOVE.W A4,A2
RTS
```

GET\_K: ;Pone en el registro D2 el valor k con extensión

```
    MOVE.W #$7F8, D4
AND.W EIR, D4
LSR #3, D4
EXT.W D4
MOVE.W D4,D2
RTS
```

GET\_M: ;Pone en el registro D2 el valor M

```
MOVE.W EIR,D2
AND.W #$00FF,D2
RTS
```

GET\_I: ;Pone en el registro A4 la dirección de T1 o T0

```
BTST #11, EIR ;Mirar si es T1 o T0
BEQ RT0
RT1:
```

```
LEA.L ET1,A4
RTS
RTO:
LEA.L ETO,A4
RTS
```

```
GET_J: ;Pone en el registro A4 la dirección de B6 o B7
```

```
BTST #11, EIR ;Mirar si es B6 o B7
BEQ RB6
RB7:
LEA.L EB7,A4
RTS
RB6:
LEA.L EB6,A4
RTS
```

```
REGDEC: ;Decodifica los 3 bits menos significativos
;del registro D4 para determinar que
;registro emulado es
```

```
BTST.L #2,D4
BEQ R0
R1:
BTST.L #1,D4
BEQ R10
R11:
BTST.L #0,D4
BEQ R110
R111: ;EB7
LEA.L EB7,A4
RTS
R110: ;EB6
LEA.L EB6,A4
RTS
R10:
BTST.L #0,D4
BEQ R100
R101: ;ER5
LEA.L ER5,A4
```



```
RTS
R100: ;ER4
LEA.L ER4,A4
RTS
R0:
BTST.L #1,D4
BEQ R00
R01:
BTST.L #0,D4
BEQ R010
R011: ;ER3
LEA.L ER3,A4
RTS
R010: ;ER2
LEA.L ER2,A4
RTS
R00:
BTST.L #0,D4
BEQ R000
R001: ;ET1
LEA.L ET1,A4
RTS
R000: ;ET0
LEA.L ET0,A4
RTS
```

```
;--- FSUBR: FIN SUBROUTINAS
```

```
;--- IDECOD: INICIO DECOD
```

```
;*** Tras la etiqueta DECOD, debeis implementar la subrutina de
;*** decodificacion, que debera ser de libreria, siguiendo la interfaz
;*** especificada en el enunciado
```

```
DECOD:
BTST.B #7,4(SP)
BEQ IN0
IN1:
BTST.B #6,4(SP)
BEQ IN10
IN11:
```

```

BTST.B #5,4(SP)
BEQ IN110
IN1110: ;BRZ
MOVE.W #13,6(SP)
RTS
IN110:
BTST.B #4,4(SP)
BEQ IN1100
IN1101: ;BRC
MOVE.W #12,6(SP)
RTS
IN1100: ;BRI
MOVE.W #11,6(SP)
RTS
IN10:
BTST.B #5,4(SP)
BEQ IN100
IN101:
BTST.B #4,4(SP)
BEQ IN1010
IN1011: ;STOI
MOVE.W #10,6(SP)
RTS
IN1010: ;STO
MOVE.W #9,6(SP)
RTS
IN100:
BTST.B #4,4(SP)
BEQ IN1000
IN1001: ;LOAI
MOVE.W #8,6(SP)
RTS
IN1000: ;LOA
MOVE.W #7,6(SP)
RTS
IN0:
BTST.B #6,4(SP)
BEQ IN00
IN01:
BTST.B #5,4(SP)

```

```

BEQ IN010
IN0110:
BTST.B #3,4(SP)
BEQ IN01100
IN01101: ;STC
MOVE.W #6,6(SP)
RTS
IN01100: ;NOT
MOVE.W #5,6(SP)
RTS
IN010:
BTST.B #4,4(SP)
BEQ IN0100
IN0101:
BTST.B #3,4(SP)
BEQ IN01010
IN01011: ;AND
MOVE.W #4,6(SP)
RTS
IN01010: ;SUB
MOVE.W #3,6(SP)
RTS
IN0100:
BTST.B #3,4(SP)
BEQ IN01000
IN01001: ;ADD
MOVE.W #2,6(SP)
RTS
IN01000: ;COPY
MOVE.W #1,6(SP)
RTS
IN00: ;EXIT
MOVE.W #0,6(SP)
RTS

```

```

;--- FDECOD: FIN DECOD

```

```

END START

```