基于 Zynq-7020 的脑 MRI 完整神经网络部署与分析系统设计报告

1. 选题背景与创新点

1.1 选题背景

1.1.1 实际需求

从临床角度来说，阿尔茨海默病（Alzheimer's disease，AD）会逐步影响患者的记忆、认知与日常生活能力，目前临床上常用脑磁共振成像（Magnetic Resonance Imaging，MRI）作为认知障碍评估中的辅助检查手段。但目前临床仍只能依靠医生肉眼分辨，面临影像数据量较大、人工测量耗时、不同医生之间存在主观差异，基层医院还可能面临专业影像分析人员不足、设备和算力有限等问题。因此开展自动化脑区分析，并提供便于核查的影像与量测结果，具有实际应用价值。

对于神经影像研究与病例分析，研究人员需要将同一受试者的原始影像、脑区分割和结构量测关联查看，并追溯不同时间的扫描及分析记录。由此产生了影像与分析结果关联展示、按受试者组织记录和支持历史查询的需求。本项目拟在这些信息的基础上提供痴呆倾向分类及模型评分，作为需要进一步验证的辅助分析信息。

故选择这一题目，既源于医院中脑影像辅助分析的痛点，也源于医疗影像分析的实际需求，

1.1.2 达到的效果

（1）**板端的完整推理模型**：我们将基于深度学习的人工智能分类推理模型完全部署在板端，也就是说医生可以从电脑端输入当前病人 MRI 图像，znyq-7020 将自主完成从数据预处理到 AI 模型推理以及结果输出和平台展示的全部流程。

（2）**数据预处理与模型推理侧**：轴位采用 **CNN**，冠状位与矢状位采用共享骨干参数的 **ResNet-18**(CNN 的另一种结构)，分别采样并配置独立分类头。融合三路分数综合不同方向信息；二级复用已有特征，省去重复编码。

（3）**片内并行、片间重叠，提升计算效率**：每张切片采用 128 路乘法并行与乘加流水展开计算；打包传输和缓存复用减少重复访存，PS 预处理与 PL 计算重叠，减少切片间等待。

（4）**分析与查阅解耦，持续提供授权访问**：板端分类与电脑分割独立调度，并关联结果；医生管理权限与患者查阅权限分离，由板端保存并提供已发布结果服务。

1.1.3 前人的工作

脑 MRI 辅助分析早期研究通过海马体积等指标分析阿尔茨海默病相关结构变化，随后 VBM 和 FreeSurfer 相关方法推动了脑组织差异分析与脑区自动量测。随着公开数据集和深度学习的发展，研究者进一步采用卷积神经网络、多视角切片融合及三维特征学习开展病例分类，FastSurfer 则为快速脑区分割与形态分析提供了工具。在硬件方面，已有研究通过并行计算、数据复用和低精度表示实现 FPGA 神经网络推理。本项目基于这些工作，重点研究完整多视角分类模型在 Zynq-7020 上的部署与执行优化，并将分类、脑区量测、交互展示和授权查阅连接为一套可运行的系统。

（1）**多视角信息融合训练深度学习大模型**：2008 年 Klöppel 等人使用支持向量机（Support Vector Machine，SVM）对 T1 加权 MRI 灰质图像进行分类，并考察不同中心、不同扫描设备数据的应用情况；2022 年，Pan 等人利用轴位、冠状位和矢状位切片训练并融合分类器；Chen 等人进一步结合多视角切片注意力与三维网络，融合局部切片和整体结构信息。说明多视角信息融合已有先例，并且，体素切片技术已是影像分析的重要手段。

（2）**并行阵列、缓存复用和访存优化等提高效率的手段**：Zhang 等人设计 FPGA 卷积加速器设计。使用屋顶线模型（Roofline Model）分析计算吞吐与存储带宽的匹配关系，并通过循环分块、循环变换等方式优化计算和数据访问。

（3）**利用 fastsufer 进行 3D 脑部重建：2020 年** Henschel 等人利用深度学习进行全脑解剖分割，并与表面重建、形态分析流程结合，支持脑区体积和皮层厚度等分析，创建 FastSurfer 算法。是本项目电脑端脑区分割与量测直接采用的技术基础。

（4）**OASIS 数据开放：**2007 年 Marcus 等人发布供研究使用的脑 MRI 数据，涵盖不同年龄以及有无痴呆的受试者，为衰老与痴呆相关影像研究提供可共享的数据基础。是本项目的数据来源

1.2 创新点

（1）**资源受限平台上的完整多视角分类网络部署：**在 Zynq-7020 上通过 PS/PL 软硬件协同，实现三方向、两级神经网络的完整分类流程，保留网络结构与全部 131 张切片。初始 FP32 方案单病例运行耗时 1822 秒，优化后的板端分类程序耗时为 19.893 秒，并集成本地交互、网络通信与结果服务，形成完整的板端分类系统。

（2）**计算复用、片上存储与流水调度的联合优化：**采用 128 路并行乘法阵列，在不同网络分支间复用计算资源；通过四切片批处理及按层组织的权重、特征复用，减少 DDR 访问。利用双端口 RAM 与乒乓存储，将条带缓存的 BRAM 占用减半，为扩大特征缓存提供空间；进一步重叠数据预取、计算、输出及 PS 预处理，提高有限硬件资源的利用效率。

（3）**三视角融合与两级分类中的特征复用：**融合轴位 CNN 以及冠状位、矢状位 ResNet-18 分支的信息，完成痴呆倾向识别。二级直接复用一级已提取的冠状位与矢状位特征，通过轻量全连接头实现程度分级，以较小的新增计算开销扩展分级能力，避免重复提取影像特征。

（4）**板端推理与医患授权查阅的一体化设计：**开发板同时承担分类推理、记录保存、本地交互和结果服务，协同电脑端分割与量测，集中呈现分类提示和解剖信息。医生管理并发布结果，患者凭独立访问码查阅；电脑关闭后，开发板在正常供电与联网条件下持续提供已发布内容，将影像分析与后续沟通、随访连接起来。

2 设计原理与功能框架


2.1 总体设计与工作原理

本系统以脑 MRI 的分类分析、脑区量测和结果查阅为主线，由医生电脑、Zynq-7020 开发板、板端七寸触摸屏和患者浏览器组成。医生电脑负责病例管

理、影像准备、脑区分割与展示；开发板完成完整分类链路并保存已发布结果；触摸屏显示现场进度与设备状态；患者浏览器提供授权记录的只读查阅。系统将影像计算与结果服务连接起来，使同次扫描的分类提示、脑区影像和量测结果能够关联查看。

系统采用电脑、处理系统（Processing System，PS）与可编程逻辑（Programmable Logic，PL）协同的计算结构。电脑生成固定采样的三方向切片，通过局域网 HTTP 接口提交板端；PS 运行 ARM Linux，承担输入归一化、模型加载、批次调度、特征汇总及分类头计算；PL 执行卷积、激活、池化、残差处理和特征求和。PS 通过 AXI-Lite 控制加速器，PL 通过 AXI 主接口访问 DDR 中的模型参数与中间特征。

总体数据链路为：导入 MRI 与脑掩膜→校验与三方向采样→上传并执行板端校验→PS 归一化与批次准备→PL 特征提取→PS 两级分类→结果保存与多端展示。与分类并行的分割分支在电脑端处理同次扫描的原生 MRI，生成脑区标签和体积量测。两条分支保持独立状态，在工作台关联后按病例授权发布，功能关系如图 2-1 所示。



分类与分割独立运行，结果在工作台统一展示。

图 2-1 系统总体组成与数据流

2.2 影像输入与预处理原理

分类输入采用既有 T88 标准空间下的 MRI 和脑掩膜，图像尺寸为 176×208×176，体素尺寸为 1 mm。输入须预先完成空间配准，并符合模型既定的磁盘方向和强度约定；MRI 与掩膜应位于相同网格，掩膜必须为有限、二值且非空的数据。电脑在采样前检查这些条件，避免形状相同但空间含义不同的影像进入分类流程。用于分割的原生 MRI 来自同次扫描，并保留可信的几何信息。

轴位、冠状位和矢状位分别对应横断面、冠状面和矢状面，如图 2-2 所示。三种切面从不同方向呈现结构，为三视角影像分析提供互补信息。




图 2-2 人体基本解剖切面与基本轴

三方向采样按固定磁盘索引执行：轴位 A 取 47—80，共 34 片；冠状位 B 取 78—115 并作固定局部裁剪，共 38 片；矢状位 C 取 49—78 和 94—122，共 59 片，索引均从 0 开始。电脑将各方向图像及掩膜整理为 128×128 切片，共 131 片，不在此处执行动态强度归一化。传输容器由 32 字节头部、float32 图像

和 uint8 掩膜组成，按小端字节序保存，总长度为 10,731,552 字节。板端校验头部、长度、有限值及掩膜有效性，校验失败则停止当前分类任务并返回错误。

PS 在脑掩膜内按既定 p1/p99 统计规则执行强度归一化，A/B/C 方向的固定强度编码尺度分别为 0.125、0.25、0.25。A 保持单通道 128×128 输入；B/C 完成灰度到三通道转换、双线性插值至 224×224 及 ImageNet 标准化，随后按部署指数转换为 INT16。后台线程逐方向完成读取与归一化并发布就绪状态，推理线程可先计算已经就绪的方向，使后续输入准备与当前方向计算交叠。

2.3 多视角特征提取与两级分类

三方向切片从不同解剖视角提供分类信息。轴位 A 采用四层卷积神经网络（Convolutional Neural Network，CNN），卷积通道依次为 16、32、64、64。PL 返回整数特征和，PS 还原为 256 维特征，再经 256→32 嵌入，并在 34 片间平均，最后由 32→2 分类头得到该方向的阳性分数 pA。

冠状位 B 与矢状位 C 采用共享骨干权重的 ResNet-18，各自对 38 片和 59 片独立提取特征，分别形成 512 维平均特征。两个方向使用各自的标准化参数及 512→2 分类头，得到 pB 和 pC。共享权重减少模型参数重复保存，但两个方向的切片计算、特征累积和分类输出仍分别执行。

一级分类将三个方向的阳性分数加权融合，主提示分随一级融合分数计算：

$$pD = 0.427 \times pA + 0.300 \times pB + 0.273 \times pC$$

$$score = 100 \times pD$$

当 $pD < 0.5$ 时，输出类别 0，即无痴呆倾向，二级状态为不适用；当 $pD \geq 0.5$ 时，进入二级分级。二级将 B/C 在一级分类头标准化之前的原始平均特征按[B512，C512]拼接为 1,024 维向量，使用二级自身的统计量标准化，再输入 1024→2 线性分类头，经 Softmax 得到二级分数 pS。$pS < 0.5$ 时输出类别 1，即极轻倾向；$pS \geq 0.5$ 时输出类别 2，即轻度及以上倾向。完整判定流程如图 2-3 所示。




图 2-3 多视角融合与两级分类流程

二级线性头包含 2,050 个参数，直接复用一级阶段已经得到的 B/C 平均特征，无需再次运行编码器。主提示分始终为 100×pD，不随二级类别改变；它表示模型输出评分，不等同于临床诊断概率。若一级阳性但二级计算失败，系统保留一级分数，将分级状态设为未完成并令 class_id 为空，不生成确定的三分类结果。结果校验同时检查模型版本、分数范围、融合关系和两级路由，保证展示内容与实际计算状态一致。

2.4 板端计算组织原理

开发板采用固定计算图与可复用计算阵列相结合的方式。PS 按方向提交最多 4 片的批次，PL 在一次引擎调用中完成该方向编码器的主要算子，层间特征存放于 DDR；PS 取得各片特征后进行还原、平均和分类。A/B/C 分别形成 9、


10、15 个批次，尾批分别为 2、2、3 片，合计 34 次调用覆盖 131 片。每片使用独立的特征与宽位中间值工作区，批处理保持原有网络结构和特征平均规则。

PL 以 125 MHz 运行，主要权重与激活采用 INT16，四个 16 位元素打包为一个 64 位数据字。卷积同时展开 8 个输出通道、4 个输入通道和 4 个空间位置，构成 8×4×4＝128 路乘法并行。综合路径中的卷积累加器为 48 位有符号整数，偏置接口和残差投影宽位中间存储保留 INT64；计算结果按通道重定标，并完成舍入、残差相加、ReLU 及 INT16 饱和处理。

并行阵列的数据供给依靠分块存储、条带处理与缓存复用。普通卷积层先加载一个输出通道组的权重，再依次计算批内各片；满足容量条件的层则先缓存单片输入，再遍历该片的全部输出通道组。输入乒乓缓冲、权重双缓冲和双累加缓冲使输入加载、卷积计算与输出处理交叠；相邻条带保留重叠输入行，减少 DDR 重复读取。该结构通过计算与数据流协同提高阵列利用率，具体软硬件划分、接口和优化对比在后续章节展开。

2.5 脑区分割与体积量测原理

脑区分割在医生电脑上独立运行，使用 FastSurfer 处理同次扫描的原生 MRI，输出配套参考影像和脑区标签。执行前检查扫描身份、输入文件信息、模型版本和输出文件信息；只有这些信息一致时才复用既有缓存，否则重新分割。输出经几何、方向及标签完整性检查后，分别进入量测和影像显示流程，如图 2-4 所示。



海马占比分母为分割脑实质体积；无效量测标记为缺失。
任一步失败均记录分割或量测状态，分类结果独立保留。

图 2-4 脑区分割与量测流程

硬标签脑区体积以该标签的体素数乘以单体素物理体积计算。设标签为 k 的体素数为 Nk，空间仿射矩阵的 3×3 部分为 M，则在空间坐标单位为毫米时：

$$Vk = Nk \times |\det(M)|，单位为\ mm^3$$

系统据此提供左右海马等脑区体积，并以分割脑实质体积为分母计算海马占比。分类 T88 图像与原生分割图像属于不同空间，彩色标签须叠加在与其几何一致的参考影像上，不能直接按数组索引叠加到分类输入。三方向浏览将灰阶解剖结构与彩色脑区标签关联展示，便于核查量测来源。分割、几何或量测检查失败时显示明确状态，缺失量测不填写为 0，已经完成的分类结果仍独立保留。

2.6 功能框架与任务协同

功能框架围绕病例、扫描和分析任务组织数据。病例编号 case_id 关联受试者，扫描编号 scan_id 区分不同扫描，任务编号 task_id 区分同一扫描的多次分析；导入时建立扫描快照，SQLite 记录病例、扫描和任务关系。医生工作台据此提供病例搜索、扫描选择、分析启动、历史记录、三方向影像、量测结果及原始 JSON 查阅，使多次分析能够追溯到对应输入。

任务调度分别维护分类与分割状态：先提交板端分类并上传关键灰阶预览，再启动电脑端分割，减少迟到的灰阶预览覆盖彩色叠加图的情况。板端推理资源互斥使用，任务输入、状态、结果和日志持久保存。通信中断时记录可恢复的连接状态，重连后继续查询原任务；任一计算分支失败时保留另一分支的有效结果。影像同步与授权发布单独管理，失败后可以重试，不抹去已有分析结果。

医生工作台负责完整分析与发布管理；板端 Qt 界面按 800×480 布局显示病例、关键影像、分类结果、网络地址及温度，并以实际完成切片数 / 131 更新进度。满批计入 4 片，尾批按有效片数计入。患者网页通过板端结果服务读取已经发布的摘要、量测和可用影像。已发布内容保存在板端，因此医生电脑关闭后，开发板仍可持续提供授权查阅。

医生管理权限与患者查阅权限分别控制。医生通过板端生成的六位临时配对码获取连接凭据，配对码 300 s 内有效且成功兑换后失效；患者使用独立的病例编号与访问码建立最长 30 min 的会话，只能读取本人已发布记录。工作流结束且板端分类完成后，工作台尝试发布结果并同步可用影像；若二级未完成或分割缺失，结果仍保留对应状态。医生轮换访问码或撤销发布后，后续访问重新校验授权。

现场辅助功能包括连接校时、RTC 时间保持、完成提示音及 U 盘导出。系统以 UTC 保存 RTC 时间，界面按 UTC+8 显示；分类和分割均完成时触发短鸣。U 盘报告包含 HTML、JSON 和可用 PNG，只有写入并同步成功后才生成完成标记，不包含医生凭据和患者访问码。上述外设功能已有软件实现与离线验证，RTC 掉电保持、实际发声及 U 盘热插拔仍需实板验收。

3 软硬件划分依据与接口设计

现场可编程门阵列（Field-Programmable Gate Array，FPGA）能够按计算任务组织并行运算、流水线和片上缓存。Zynq-7000 系列将 ARM 处理系统（Processing System，PS）与可编程逻辑（Programmable Logic，PL）集成在同一芯片中，为控制处理与专用计算协同提供了平台基础[3]。基于这一结构，本项目选择 Zynq-7020：由 PL 执行卷积、激活、池化及残差等主要运算，由 PS 承担输入处理、任务调度、分类头计算、结果融合和通信服务。

FPGA 的并行能力需要结合资源预算和数据流设计才能发挥作用。本项目围绕整数化部署、并行乘加、缓存复用及切片准备与计算重叠开展优化，研究在既定网络结构和切片数量下改善板端执行效率的方法。选型依据在于可定制的计算结构及系统集成能力，速度和功耗收益仍应以明确测试条件下的测量为依据。

4. 最终实现的优化设计与性能对比

本章围绕分类程序耗时 19.893 s 的最终实现，说明定点计算、算子融合、Bank 存储组织、批处理及流水重叠如何协同工作，再集中比较各方案的资源与性能。本文采用源码、实现报告、开发样本数值检查和单病例实板记录作为依据：历史方案未同期重跑，各项联合修改未分别进行消融实验，数值一致性用于部署回归而非独立分类准确率评价；时序数据覆盖已约束的内部路径，板级外部接口约束仍有缺项。重新构建、长期运行、冷启动重复性及跨板迁移的验收范围在复现部分统一列出。以下按实际实现与计时范围展开。

4.1 系统分工与总体设计

系统采用电脑、Zynq 处理系统（Processing System，PS）与可编程逻辑（Programmable Logic，PL）协同计算。电脑负责影像准备、脑区分割和结果展示；PS 负责输入归一化、批次调度、特征平均与分类头计算；PL 采用 125 MHz 时钟和 128 路乘法并行，完成卷积、激活、池化、残差处理及特征求和。固定计算图在同一阵列上逐层执行，层间特征存放于 DDR，并通过片上缓存减少重复访问。

最终实现保留完整三方向输入与两级分类任务：轴位（A）34 片、冠状位（B）38 片、矢状位（C）59 片，共 131 片。A 方向采用四层卷积网络，B/C 分别计算并共享 ResNet-18 编码器权重。一级按 0.427:0.300:0.273 融合三个方向的阳性分数，阈值为 0.5；一级阳性时，将 B/C 各 512 维原始平均特征拼接为 1,024 维，送入 1024→2 分类头，阈值同为 0.5。二级直接使用已生成的特征。

实现按“输入校验与归一化 → 四片批调度 → 片上数据供给 → 卷积计算与输出重叠 → 特征汇总与分类”组织。在一次完整病例运行中，34 个批次覆盖 131 片，分类程序耗时 19.893 s，主机创建任务至观察完成耗时 22.866 s。

4.2 定点计算与算子融合

最终方案的权重和主要激活采用 INT16，四个 16 位元素打包为一个 64 位数据字。与 FP32 相比，相同元素数量的参数和特征数据占用减半，64 位通路一次可以供给四个输入通道。量化后的偏置、逐通道缩放参数和残差缩放参数随模型加载，由 PL 按照固定整数规则完成重定标、舍入和饱和处理。

卷积累加与数值转换。最终 HLS 综合路径中的卷积累加器为 48 位有符号整数，原生参考检查使用 INT64 执行相同算术；偏置接口及残差投影的宽位中间存储仍使用 INT64。卷积输出按通道缩放，结合残差与 ReLU 处理后，饱和到 INT16 范围。这样将内部累加精度、宽位中间值和最终激活位宽分别配置，减少片上累加状态开销。

固定计算图与算子融合。PS 按批次启动编码器，PL 内部完成各层调度。卷积输出阶段串接重定标、残差相加、ReLU 及打包写回；池化和末端特征求和也由 PL 执行。PS 读取各片输出后完成方向内特征平均、分类头及两级判断，减少逐层返回 PS 处理和重新启动硬件的次数。

所用定点模型的检查结果。量化采用 12 例训练侧数据校准、6 例选择精度，再用 40 例开发数据比较整数图与 FP32 参考。结果如下。

检查项	结果
对照样本数	40 例

检查项	结果
最终类别变化	0 例
一级阈值路由变化	0 例
二级阈值判断变化	0 例
一级融合分数最大绝对误差	0.000167734
二级分数最大绝对误差	0.000740141
模型文件大小	45,056,412 B → 22,580,928 B
模型文件大小减少比例	约 49.88%

模型文件同时包含参数与元数据，因此文件缩减比例略低于 50%。最终硬件继续使用该定点模型，批处理输出检查见 4.7 节。

4.3 128 路并行与 Bank 存储组织

最终卷积阵列同时展开 8 个输出通道、4 个输入通道和 4 个空间位置，形成 8×4×4=128 路乘法。四个空间位置共享当前权重，四个输入通道由一个 64 位字拆出；输出按两行条带处理，使计算所需的局部输入与累加结果能够保留在片上。

存储分块（Memory Banking）将数组映射到可独立访问的存储块，后文将单个存储块称为 Bank。最终方案对不同数据采用不同组织：权重缓冲按 8 个输出通道和 4 个输入通道分块；两组累加缓冲按输出通道完全分块、按横向位置以 4 为因子循环分块，为并行计算提供相应端口。

输入条带采用两个物理 Bank 构成乒乓缓冲（Ping-pong Buffer）。每个 Bank 内按四个输入通道分块，并保存两份副本；每份副本提供两个读取端口，合计供给四个空间位置。写入时向两个副本广播，读取时按空间位置选择端口。独立 RAM 访问模块明确当前 Bank 的读写角色，使一个 Bank 接收下一组输入时，另一个 Bank 服务计算。

该组织将条带存储由 64 个 BRAM18 减为 32 个 BRAM18，并保留 128 路乘法。地址生成与 RAM 访问分级寄存，主计算循环的启动间隔（Initiation Interval，II）保持为 1，即每周期可以启动一次迭代。资源释放用于扩大后续特征缓存。

4.4 四片批处理与分层数据复用

PS 将同一方向最多 4 片组成一个批次，每片拥有独立的特征与宽位中间值工作区。三个方向分别形成 9、10、15 个批次，总计 34 次引擎调用；尾批按 2、2、3 片执行。B/C 共享模型参数，但分别累计、平均各自的特征，保持两级分类输入不变。

最终实现根据层形状选择循环顺序，在批内权重复用与单片特征复用之间分配片上存储。

普通卷积层优先复用权重。先装载一个输出通道组的权重，再依次计算批内各片；完成后切换到下一输出通道组。两组权重缓冲交替使用，当前组参与计算时预取下一组。DDR 中的权重按四输入通道交错排列，64 位读取直接拆分至四个通道 Bank。

可缓存层优先复用输入特征。对于 7×7、512 输入通道层，14×14、256 输入通道层，以及满足尺寸条件的 1×1 步长 2 投影层，先为一片填充输入缓存，再完成该片的全部输出通道组，随后切换到下一片。投影层只缓存实际参与计算的下采样位置，减少无效数据读取。

特征缓存容量为 14,336 个 64 位字，即 112 KiB，相比上一方案的 7,168 个字扩大一倍。14×14、256 通道特征按横向 16 位置对齐后占 14,336 个字，能够完整放入缓存；同一输入因此可在多个输出通道组之间复用。对于未采用完整特征缓存的层，相邻两行输出条带保留重叠输入行，只从 DDR 补充新增行。

4.5 数据传输与计算流水重叠

最终实现将输入准备、数据供给、卷积计算和结果输出组织为可重叠的流水，减少计算阵列等待与阶段间停顿。

PS 输入流水。上传路径使用编译型校验器检查长度、头部、有限值及二值非空掩膜。后台线程逐方向读取和归一化，完成一个方向后发布就绪状态；推理线程等待对应方向就绪后准备批次并调用 PL，使归一化、模型处理和已就绪方向的推理交叠执行。

PL 条带流水。HLS DATAFLOW 将输入条带加载、卷积计算和输出处理连接起来。计算内部使用两组累加缓冲：当前条带写入一组，上一条带从另一组输出，下一轮交换归属。卷积、重定标和写回由此交叠，输入端同时利用乒乓 Bank 接收下一组数据。

AXI 访存配置。特征写回接口采用最大 64 拍读突发、32 拍写突发，读写在途请求数各为 2；权重读取及独立特征读取接口保留最大 64 拍读突发和 4 个在途读请求。接口按访问职责分别配置，配合连续地址、打包传输及缓存复用，向 128 路阵列持续供数。

时钟与控制流水。地址生成、RAM 访问和计算控制分级寄存后，以 125 MHz 运行。150 MHz 尝试的建立时间裕量为−0.557 ns，最差路径位于计算流水至输入 FIFO 的控制链；最终选择 125 MHz，其建立和保持时间裕量分别为 +0.131 ns 与+0.012 ns。



图 4-1 最终方案的计算组织与数据流

4.6 硬件资源与时序对比

各方案统一按主要实现特征命名：FP32 卷积基线、INT16 算子融合、64 路并行计算、128 路并行计算、连续流水调度、批处理归一化和批处理缓存复用。

批处理归一化采用四片调度与 PS 准备流水，最终的批处理缓存复用方案进一步加入双累加缓冲和扩展特征缓存。下表汇总具有配套整机资源报告的六种方案。


方案	时钟 / MHz	LUT	FF	BRAM Tile	DSP	WNS / ns	WHS / ns
FP32 卷积基线	100	15,768	23,275	12.5	161	+0.462	+0.036
INT16 算子融合	125	23,860	35,251	98	83	+0.032	+0.013
64 路并行计算	100	21,419	28,105	126	108	+0.259	+0.037
128 路并行计算	100	27,106	28,955	129	174	+0.092	+0.041
连续流水调度	100	26,508	28,769	127	185	+0.623	+0.032
批处理缓存复用（最终）	125	35,890	40,440	136	192	+0.131	+0.012

统计范围为整机布局布线，包含计算模块、控制互连与配套外设；BRAM 按 36 Kb 等效 Tile 计数。器件容量为 53,200 LUT、106,400 FF、140 BRAM Tile 和 220 DSP。WNS 与 WHS 分别表示最差建立和保持时间裕量。FP32 卷积基线为 8 路乘法，INT16 算子融合为 32 路；其余并行度按方案名称及上文定义。

最终方案的 LUT、FF、BRAM 和 DSP 使用率依次为 67.46%、38.01%、97.14%和 87.27%。与连续流水调度方案相比，增加的资源用于四片工作区管理、特征缓存、双累加缓冲及控制流水。BRAM 余量为 4 个 Tile，后续重点是提高现有阵列的数据供给与计算利用率。

图4-2 各优化方案资源占用对比

整机布局布线结果；横轴为器件资源使用率（%）



定点融合与最终方案为125 MHz，其余为100 MHz；FP32基线之外均为INT16。
BRAM按36 Kb等效Tile计数；最终BRAM 136/140，DSP 192/220。

图 4-2 各优化方案资源占用对比

4.7 运行性能与优化效果

各阶段保存的分类程序耗时如下。其中 FP32 卷积基线耗时为 1,822 s；批处理归一化与最终方案使用相同输入、冻结模型及 131 片任务。

方案	分类程序耗时 / s	主要计算组织
FP32 卷积基线	1,822	PL 执行卷积，PS 逐层调度
INT16 算子融合	902.343	32 路定点计算，主要算子移入 PL
连续流水调度	114.881	128 路单片计算、输入行复用及 PS/PL 重叠
批处理归一化	20.985	四片批调度、权重复用及逐方向归一化
批处理缓存复用（最终）	19.893	双累加缓冲、扩大特征缓存及 125 MHz 流水

最终程序记录 19.892593 s，相对连续流水调度记录 114.881445 s 缩短 82.68%，耗时比为 5.78；相对批处理归一化方案 20.985375 s 缩短 5.21%。

完整分类的时间分布。最终病例包含 A34、B38、C59 片，最大批量为 4 片，具体记录如下。

指标	耗时 / s	计时范围
C++完整分类程序	19.892593	模型处理、输入准备等待、推理及分类头
A/B/C 引擎累计	17.742254	34 次引擎调用，含内部访存与调度
A 引擎，34 片	0.318243	9 个批次
B 引擎，38 片	6.829537	10 个批次

指标	耗时 / s	计时范围
C 引擎，59 片	10.594474	15 个批次
服务内部提交至结果	22.124478	服务端时间戳范围
主机创建任务至观察完成	22.865756	创建、读取输入、上传校验、启动、轮询完成
电脑读取输入、上传及校验	1.858253	文件读取、网络发送、板端落盘、校验及响应

引擎累计包含在分类程序中，读取上传阶段包含在主机流程中，各区间按自己的起止点统计。主机流程从已准备好的分类输入开始，到观察到分类完成结束。后台归一化与计算重叠；逐片兼容字段由批次均摊，分支累计以逐批记录求和。

最终优化前后的对照。批处理归一化与批处理缓存复用的主要时间如下。

指标 / s	批处理归一化	批处理缓存复用
C++完整分类程序	20.985375	19.892593
A/B/C 引擎累计	19.053734	17.742254
服务内部提交至结果	22.277040	22.124478
主机创建至观察完成	22.526983	22.865756

最终方案的引擎累计缩短 6.88%，程序耗时缩短 5.21%。主机流程增加 0.339 s（1.50%）：创建请求及输入上传校验合计增加 1.429 s，启动至观察完成缩短 1.091 s。B/C 引擎合计 17.424 s，占分类程序时间约 87.59%，因此后续性能优化主要面向 B/C 的数据供给、控制流水及缓存复用。

最终实现的输出检查。原生检查覆盖 A 方向 4 片满批和 2 片尾批、B 方向 4 片及 C 方向 3 片尾批，保存输出逐值一致。正式实板分类完成 131 片，三个

方向概率分别为 0.9761679769、0.8779057264、0.9216688871，融合概率为 0.9318110502，二级概率为 0.8692384958，最终类别及状态与保存结果一致。完整启动包通过 SD 部署重启、服务与 UI 运行、分类完成及 PL 空闲状态检查。




图 4-3 优化方案耗时与最终运行对照

5. 大模型协作记录

5.1 协作任务与责任划分

大模型参与源码检索、方案分析、模块实现、构建脚本组织、日志定位、测试编写和文档整理。设计人员确定目标与约束、审查关键方案，并承担现场接线、启动材料更新及实体交互检查。工程结论以源码、构建报告、数值比较和实板记录为依据。

协作围绕“提出问题—分析约束—形成方案—实现—检查—修正”展开。性能优化保留网络输入、运算范围和数值规则；界面改进保持分类、分割、发布及持久化职责一致，避免局部修复改变其他模块的行为。

5.2 提示词与模型响应

下表提示词为协作记录摘录，模型响应按技术内容归纳。

任务	提示词摘录	模型响应摘要	实施结果
核对原始计算架构	“目前 fpga 上面对于神经网络计算的结构是什么”	检查 HLS 源码、PS 调度和 Vivado 工程，说明原型采用 ARM 调度完整网络、PL 复用一个 FP32 卷积核；区分卷积、非卷积算子与分类头的执行位置。	明确原型为 8 路输出通道并行，逐层调用共享卷积核；将中间数据搬运和 PS 非卷积运算列为优化对象。
确定硬件优化方向	“目前感觉计算速度还是很慢，是否可以将神经网络硬编码进 pl？”	区分固定执行图与全网络电路展开；根据参数存储和算量，提出固定调度、算子融合、DDR 复用及整数化方案。	采用可复用计算阵列，主要算子移入 PL，权重保存在 DDR。

任务	提示词摘录	模型响应摘要	实施结果
讨论频率	“可以将主频拉高吗”	分别分析计算时钟与 DDR 接口时钟，要求重新综合和布局布线，以实际时序确定可用频率。	整数化方案在 125 MHz 实现；增加空间并行后采用 100 MHz 实现。
执行优化方案	“请你按照上面说的去进行修改，主频设置为 150 MHz”	保留原工程，创建独立候选；以 150 MHz 为目标，先进行量化检查，再完成 HLS、整机实现和配套打包。	保留目标尝试记录，最终交付采用通过时序的频率，未将目标频率写为实际达成值。
扩展空间并行	“优化输入打包读取、连续突发传输和窗口复用，做 64 路空间并行，100 MHz 作为可接受目标。”	将输入读取、窗口复用和 64 路空间并行纳入同一候选，以 100 MHz 完成实现检查，保留原运行包供回退。	完成 64 路空间并行方案；初始 BRAM 超限后调整累加缓存端口映射，最终使用 126 个 BRAM Tile。
增加并行度与数据打包	“请你尝试做一下四元素并行拆包/打包＋缓存优化＋128 路空间并行候选”	建立独立候选，先修改四元素拆包与打包、缓存组织，再评估 128 路计算；以资源、时序和关键整数输出决定能否交付。	实现 128 路并行和 64 位通路四元素拆装；通过双副本输入缓存解决端口冲突，核心循环达到 II=1。

任务	提示词摘录	模型响应摘要	实施结果
定位实际等待时间	“手动计算从电脑点击开始到输出结果要 2m10s。帮我看看主要耗时在哪”	对照任务时间戳、逐切片计时和程序字段，区分板端任务时间、推理程序时间与硬件调用时间；将启动前准备、PS 预处理和 B/C 硬件执行分别分析。	日志记录板端任务耗时 129.504 s，与手计约 130 s 接近；B/C 硬件执行为主要耗时。启动前准备包含多项操作，未全部归因于网络上传。
评估后续优化方案	“先不修改代码，检查一下还有哪里可以提速，方案是什么”	只读检查源码及 HLS、时序报告，识别短循环反复启动、输入行重复读取和权重串行拆包；建议保持 128 路、100 MHz，优先改善流水连续性、数据复用及 PS/PL 重叠。	形成连续流水、输入行复用、交错权重供数与预处理重叠方案，经后续实施后纳入最终计算组织。
复核优化收益	“看看这个加速效果？”	对照同一扫描的两次结果，分别核算总时间、程序时间、各分支硬件调用和预处理等待，区分整体时间改善与计算内核变化。	板端任务耗时由 129.504 s 降至 126.281 s，减少 2.49%；程序耗时减少 3.18%，硬件调用累计有所增加。结论限定为单次整体运行改善。

任务	提示词摘录	模型响应摘要	实施结果
当前流水与缓存优化	“先尝试 150 MHz 去弄，如不行就往下回退 125MHz”	调整 AXI 写回、双累加缓冲和特征复用；数值检查后尝试 150 MHz，按最终时序选择频率，并通过正式接口执行完整分类。	150 MHz 建立裕量 −0.557 ns；125 MHz 通过，分类程序 19.893 s、引擎累计 17.742 s，分类字段一致。
分析剩余瓶颈	“你认为目前的速度卡点在哪”	将 B/C 引擎、其他程序工作和网络阶段分别分析，结合输入等待计数及实际时序定位供给和控制链限制。	B/C 累计 17.424 s；BRAM136/140 限制缓存扩展，后续重点转向输入供给、控制流水与数据复用。

协作结果包括可编辑工程、源码、模型文件、启动包、数值检查、资源与时序报告。提示词中的要求通过实际构建与检查落实；无法达到的目标采用有证据支持的方案调整。

5.3 自我纠错与故障定位轨迹

（1）片上存储超限。增加空间并行度后，初始实现占用 142 个 BRAM Tile，超过器件 140 个的容量。根据实现报告，将累加缓存改为 S2P 端口映射，占用降为 126 个，保留 64 路计算并行和原有算术规则。修正后的检查同时覆盖资源、数值与时序。

（2）并行结构存在端口冲突。128 路方案的首候选虽然展开了乘法通道，但运行时步长导致存储 Bank 访问冲突，核心循环 II=2。引入双副本输入缓存后达到 II=1。此例将结构并行度与实际调度效率分别核对，避免仅凭通道数判断吞吐。

（3）影像同步阻塞下一例分析。单例分析线程同步执行影像发布，导致全局忙碌状态一直保持。直接清除忙碌标志会使关闭或删除操作与发布线程冲突，

因此修复采用独立分析准入条件，允许一个分析任务与一个串行发布任务重叠。35 项软件测试及 8 项隐藏 WebView2 交互检查通过，测试使用受控合成任务。

（4）重配置后 DMA 驱动状态失配。首次回环成功后，在已实例化 DMA 的对象上重新下载位流，出现 DMA channel not started。寄存器显示两通道停止、长度为 0。确认硬件停止后，新建 Overlay 并重新取得 DMA 对象，随后 18 组边界检查通过。恢复方法适用于该环境下的对象状态失配，其他同名异常仍须依据寄存器和操作顺序定位。

（5）编译器能力不匹配。完整本机运行程序使用 std::future，随工具链提供的 MinGW 无法支持相应线程能力。采用目标 ARM 编译器完成运行时编译，并使用不依赖该能力的内核程序执行整数参考检查，分别记录两类检查范围。

（6）物理缓存共享引入新的调度冲突。批处理优化初版将条带存储共享后，动态寻址使 HLS 推测额外端口访问，主循环降为 II=2。改用独立物理存储访问模块，明确单写与双读的归属后恢复 II=1；同时以轴位满批、尾批和 B/C 保存输出检查缓冲复用的数值正确性。

（7）目标频率不能直接作为实际频率。当前内核在 150 MHz 下最终建立裕量为−0.557 ns，最差路径位于计算流水到输入 FIFO 的控制链。保留新内核并重新实现 125 MHz，最终建立和保持裕量分别为+0.131 ns 和+0.012 ns，再完成配套运行时编译与上板。

（8）局部优化生效但整机计算退化。后续成对供给与模型驻留候选实现了启动预加载和单病例零次权重上传，但程序耗时增加至 20.821 s，引擎累计增加至 18.858 s；相同 C 方向尾批的输入等待迭代增加 54.75%。因此保留候选证据并恢复 19.893 s 方案。该联合配置未被采用，后续可分别考察供给与驻留对局部开销及流水重叠的影响。

以上纠错过程保留输入规模与整数计算规则，并以数值、资源、时序和整机结果共同判断修改效果。

5.4 智能体工作流

开发采用主智能体统筹、模块任务分工的方式。主智能体统一输入输出契约、数值规则和交付清单；模块任务分别处理 HLS 与接口、PS 与 Qt、Vivado 与启动包，完成后由主智能体集成检查。


角色	主要输入	输出与责任
主智能体	需求、现有设计、数值参考与验收条件	分解任务、统一接口、汇总证据、检查完整交付
HLS 与接口任务	网络算子、层形状、精度和并行约束	加速器源码、接口定义、参考检查、HLS 报告
PS 与 Qt 任务	数据布局、启动与完成语义、交互需求	ARM 运行时、状态与计时、界面及错误处理
Vivado 与启动包任务	IP、板级工程、时钟与外设约束	整机实现、时序与资源、位流、硬件平台和启动包

工作流为：明确约束 → 检查现有实现 → 制定方案 → 模块实施 → 数值与接口集成 → 整机构建 → 运行与交互验证 → 交付。

各任务采用独立写入范围和构建输出，集成时核对模型、内存布局、应用二进制接口（Application Binary Interface，ABI）、位流和运行时的一致性。任一环节失败时保留证据并回到对应模块修正，防止将不同候选的产物混用。

图5-1 智能体分工与集成检查流程

统一接口与数值规则，分工实施后集中集成



红色回路：保留失败证据，返回对应模块修正后重新集成。

图 5-1 智能体分工与集成检查流程

6. 技能包的提炼过程、有效性与适用边界

6.1 从排错经验提炼通用规则

技能包围绕 PYNQ 加速器联调建立统一入口，覆盖环境检查、接口识别、输入准备、执行、参考比对、错误定位和恢复。提炼过程首先从实板成功和失败案例中识别规律，再将板级参数与通用逻辑分离，形成脚本、操作指南和测试用例。

观察或失败	提炼的规则	实现与验证方式
IP 名称和接口模式不统一	先读取 HWH，显式指定 IP 与接口类型	配置检查拒绝缺失或冲突的接口定义
传输长度单位混淆	按字节数、数据类型和 HWH 长度位宽检查请求	14 位长度通路在启动前拒绝 16,384 字节请求
传输完成但输出错误	同时检查实际长度、全部输出和独立参考	修改参考索引 5 的 1 位，正确报告首差位置 5
重配置后驱动对象失配	恢复后新建 Overlay 并重新取得 IP 对象	边界矩阵和重新加载后的回环复测
超时后硬件可能继续访问内存	未确认停止时保留缓冲区，禁止直接回收重试	故障注入检查超时和持续运行状态
自由运行 IP 没有控制地址	依据 HWH 模块名称与 VLNV 识别，不只读取地址表	层级名称测试和仿射核实板调用
显示与计算共用 PL 资源	按完整硬件拓扑部署并协调启动、停止	显示 VDMA 运行期间调用两条计算通路

观察或失败	提炼的规则	实现与验证方式
通用触摸驱动在当前组合下不稳定	保留板卡驱动流程和配套配置	实际输入事件、现场交互与恢复检查

批处理优化进一步提炼出三项可复用检查：满批与尾批分别比较、按批次汇总真实计时、将数据供给与计算流水共同验收。模型驻留候选的退化还表明，减少一个局部阶段的耗时不一定等量缩短总时间。上述规则可迁移到后续 MRI 工程检查，PYNQ 技能包本身的已验证范围仍以下表及 6.4 节为准。

触摸修复将驱动、复位、读取方式和控制器状态处理组合成配套适配流程，连同板卡配置一起交付。

6.2 技能包组成与使用方式

组成	作用
技能说明	定义模型执行步骤、输入要求和停止条件
Notebook 入口	引导环境检查、离线参考和实板调用
DMA 与 master 适配器	处理传输、控制寄存器、缓存同步、输出比较和异常
接口配置表	记录板卡、位流、IP 名称、数据布局、字节数和参考规则
仿射计算示例	提供 y=(3x+7) mod 2^32 的独立整数参考
Qt 页面与任务服务	支持通路选择、输入长度、运行状态和重复提交保护
测试与排错指南	覆盖正常输入、边界、故障注入、恢复和迁移

通用包提供接口逻辑与检查方法，板卡就绪包增加匹配位流和程序，硬件包提供源码工程与构建报告。使用者先检查接口配置，再执行离线模式，最后在目标板上运行并保存结果。

6.3 有效性验证

技能包采用软件测试、HLS 验证、实板调用、独立输出复核和整机交互五个层次验证。各批次测试存在功能覆盖重叠，数量分别报告。

验证对象	结果	证明范围
FIFO 回环与恢复	18 组边界矩阵通过	当前板卡 DMA 数据路径及对象恢复
通用接口与参考	电脑与板端各 30 项软件测试；两个顶层 C 仿真和 HLS 综合通过	参考、适配器、模拟异常与 HLS 行为
双通路实板	仿射 24/24、FIFO27/27；重新加载后各 1 组通过；两环境各 31 项软件测试	独立仿射与回环通路的运行和恢复
双通路独立复核	53 份 NPZ，仿射 20,972 元素、FIFO37,359 元素全部一致	保存输出可由独立整数参考重算
显示、触摸与计算共存	Qt 调用两条计算通路通过，显示 VDMA 同时运行，现场交互检查通过	同一启动会话内的整机功能

验证对象	结果	证明范围
整机软件与恢复	两环境各 34 项软件测试；停止 / 重启后 8 组计算通过	软件错误处理及服务恢复
整机输出独立复核	22 份 NPZ、18,844 元素全部一致	当前整机调用的保存结果可复核

一次 FIFO 100 元素调用的 DMA 墙钟耗时为 1.100 ms，一次仿射 4,095 元素调用为 2.537 ms。这两项 PYNQ 调用分别记录各自输入规模，计时包含软件调用、传输和同步。



（a）FIFO 回环：100 个元素，全数组比较通过。



（b）仿射计算：4,095 个元素，全数组比较通过。界面显示前 8 个元素，完整输出保存于结果文件。

图 6-1 PYNQ 双通路与 Qt 整机验证

6.4 适用边界与迁移条件

边界	已支持内容	扩展时的要求
板卡与环境	领航者 Zynq-7020、PYNQ 2.7.0、配套 ARM Linux	重新核对 DDR、MIO、时钟、引脚、设备树和位流
DMA 接口	simple mode、一入一出流	scatter-gather、多输入输出及 VDMA 采用独立适配
m_axi 接口	显式寄存器契约、软件故障注入和 HLS 检查	完成该接口自己的整机实现与实板验收
算法	回环及 32 位无符号仿射	新算法补充独立参考、数值规则与完整任务测试

边界	已支持内容	扩展时的要求
异常恢复	在硬件停止状态明确时恢复	未停止时隔离缓冲区；按实际设计复位，不能统一套用 DMA 复位
整机部署	同一启动会话内的显示、触摸、计算和停止 / 重启	断电冷启动、开机自启及长期运行独立验收
跨板迁移	配置与检查流程可复用	重建板级硬件和驱动，在新板实测后确认

包含显示的设计保留未启用摄像头通路；迁移时按实际启用外设重新核对硬件拓扑与约束。

7. 复现说明

7.1 复现目标与材料

复现分为 MRI 系统运行和 PYNQ 技能包验证两条路线。前者检查影像导入、板端分类、电脑分割与结果展示；后者检查通用接口、参考比较、恢复和 Qt 整机联调。两条路线使用各自匹配的启动环境和位流，切换前应结束任务并保存结果。

完整材料应包括：正式源码、分类模型和 INT16 模型、分割源码及权重、可编辑 Vivado 工程、匹配启动包、工具链、板卡驱动、有效 MRI 输入，以及技能包和参考结果。取得源码后，继续按材料清单核对模型权重和厂家构建输入。

文件定位与实际命令见交付包内 report/reproduction.md（复现操作说明）。该附件的第 1—6 节分别给出材料、环境、部署、运行、重建和技能包操作。

7.2 环境准备与离线检查

电脑采用 Windows 与 Python 3.12，安装工程 requirements 所列依赖；WebUI 需要 WebView2 Runtime。模型参考和分割另需匹配的 PyTorch、torchvision 及 FastSurfer 依赖。软件参考可使用 CPU；CUDA 分割需核对显卡驱动、运行库及显存。

硬件重建使用 Vivado、Vitis 与 Vitis HLS 2020.2；目标器件为 xc7z020clg400-2。PYNQ 技能包使用配套板卡、镜像、内核模块及 Qt 运行库。

1. 将完整材料放在新工作目录，保持交付的相对结构。

2. 建立独立 Python 虚拟环境，安装工程依赖，记录 Python 和包版本。

3. 检查分割入口、软件参考和关键单元测试能否运行。

4. 核对模型、位流、硬件描述和启动文件是否齐全。

5. 环境检查失败时按日志补齐缺项，再进入板端测试。

具体安装与检查命令见操作附件第 1—2 节。现有依赖记录并非涵盖所有工具的统一锁定环境，新电脑须实际完成入口与依赖检查。

7.3 板端部署

结束板端任务，备份当前启动文件及病例数据，安全关机后更新匹配的五文件启动包：

文件	内容
BOOT.BIN	首阶段启动程序、位流和后续引导程序
boot.scr	启动脚本
zImage	Linux 内核
system.dtb	设备树与硬件描述
rootfs-mri.cpio.gz	根文件系统、服务、运行时和模型

五个文件作为一组部署，保留病例数据目录。启动后通过串口检查内核、存储挂载、服务和网络，确认电脑与开发板互通。服务不正常时先检查日志和硬件状态，不重复提交任务。

当前发布包采用加速器 ABI 6、125 MHz 和最大 4 片批处理，模型容器 ABI 保持 2。部署检查应覆盖硬件身份、模型格式、ABI、时钟、预留内存区及运行时配套关系，禁止混用旧 ABI 5 位流与当前运行时。具体包路径、文件检查和启动步骤见操作附件第 3 节。

7.4 输入准备与 MRI 运行

分类输入为已满足 T88 空间契约的 MRI 与脑掩膜：尺寸 176×208×176，体素间距 1 mm，保持既定磁盘方向及强度含义；掩膜有限、二值且非空。仅将任意影像缩放为相同尺寸不能满足空间要求。需要分割时，提供同次扫描、具有可信几何信息的原生 MRI。

单例输入目录可采用以下结构：

case_demo/
 image.nii.gz
 mask.nii.gz
 native.nii.gz

其中 native.nii.gz 为分割所需的可选输入。操作步骤如下：

1. 在交付根目录运行 python -B src/start_host.py，并通过 --data-root 指定独立病例库。

2. 输入开发板 IP 及 8080 端口，首次完成设备配对，选择“PS + PL”模式并检查后端状态。

3. 导入单例目录，核对影像、掩膜及原生 MRI 的匹配关系；导入与分析分开执行。


4. 选择病例并启动分析。分类由开发板执行，分割在电脑运行，两者分别报告状态。

5. 检查 131 片进度和 34 次批量引擎调用，核对尾批有效片数、三方向分数、一级融合与二级状态。一级阴性时二级为不适用；二级失败时保留一级结果并明确未完成。


6. 保存结果、运行日志、进度与状态文件；按逐批记录汇总计时，分别保存程序耗时、服务内部耗时与主机网络耗时，再查看影像和量测。

7. 需要患者访问时，检查发布、登录与撤销流程，分别记录分类和影像发布完成时间。

分类输入与原生分割影像属于不同空间；标签仅叠加到配套参考影像，不直接跨空间覆盖。更换环境后，还需检查 LCD、触摸、网络及计算共存。



（a）医生端分析结果：分类结果、模型评分与双侧海马体积。



（b）早期单片调度的板端界面示例

图 7-1 MRI 系统界面示例

7.5 从源码重建

当前交付以正式发布包为入口，包含最终 HLS 源码、ARM 运行时、编译型输入校验器、服务源码、冻结模型、可编辑 Vivado 工程及构建依赖。在新的工作目录执行构建，目标频率选择 125 MHz，避免覆盖已验收成品。

顺序	操作	输出与检查
1	准备独立工作目录	检查工具路径、模型、平台种子和构建依赖
2	HLS 综合与 IP 导出	核对满批、尾批数值及主循环 II=1
3	接入 Vivado 并布局布线	核对 125 MHz 与时序，导出 XSA 并生成 FSBL/BSP
4	编译 ARM 运行时和输入校验器	匹配目标架构、ABI 及实际时钟
5	转换位流并打包完整启动文件	生成五文件启动包，检查软硬件配套
6	在目标板部署与验收	131 片、34 次调用、分类一致性及服务/UI 状态

统一入口 build/scripts/build_all.ps1 依次完成 HLS、Vivado、XSA 导出、FSBL/BSP 生成、ARM/Qt 编译和启动包打包，命令见操作附件第 5 节。Linux 内核、设备树、U-Boot 和基础根文件系统使用随包平台输入；修改 PS 或外设配置时，应同步提供匹配的平台输入。

正式包含位流、HWH、XSA、FSBL、HLS IP 和可编辑工程。仅重编板端程序时可使用 -UsePrebuiltHardware，复用现有位流、XSA 和 FSBL。新生成的启动包须独立上板确认。

7.6 技能包复现

解压技能包，在包含 scripts/ 和 tests/ 的根目录执行：

```
python -m unittest discover -s tests -v
python examples/affine_u32/run_example.py
```

单元测试应成功结束；仿射入口应输出离线参考通过，并记录未执行硬件。打开 Notebook，先保持硬件开关关闭，核对环境、输入规格与接口配置。

在匹配 PYNQ 环境中确认硬件空闲，核对同次构建的 bit/hwh 和 DMA 名称，再启用硬件调用。依次运行 FIFO 回环、仿射计算、边界矩阵及重新加载后的恢复测试。仿射规则为 y=(3x+7) mod 2^32，覆盖长度 1、3、16、100、1,024、4,095，使用零值、递增、随机和 32 位回绕输入。随机种子固定为 20261025。

14 位长度字段最大表示 16,383 字节，因此 uint32 整元素请求最多 4,095 个。检查实际接收字节数、全部输出与独立参考，保存 JSON 及 NPZ。发生超时且无法确认硬件停止时，保留相关缓冲区并按恢复流程处理。

Qt 示例的后台、界面及启动和停止命令见操作附件第 6 节。使用配套硬件，检查全数组比较、重复提交保护与恢复。

7.7 结果保存与验收标准

每次运行使用新的结果目录，记录环境、命令、输入规格、模型与硬件来源、数值比较、计时、日志和截图；构建时同时保留资源与时序报告。

验收层次	接受条件
环境	依赖与入口可用，设备和配置匹配
数值	输入规格正确，在既定规则与容差下通过完整输出比较
构建	实现完成，资源可容纳，目标时钟约束满足

验收层次	接受条件
启动包	模型、ABI、位流、启动程序、设备树和根文件系统配套
单板运行	正确后端完成任务，结果有效，计时边界明确
整机交互	显示、触摸、进度、错误、停止及恢复符合设计

异常时保留失败输出，按照输入、数据布局、缓存、控制状态与算法顺序定位，并保持既定容差与执行后端复测。


7.8 复现范围与后续检查

现有证据覆盖开发样本量化一致性、批处理满批与尾批数值检查、125 MHz 整机实现、完整启动重启及正式网络分类，以及独立 PYNQ 双通路与显示触摸联调。当前 2026-11-02 发布版本已通过上板验证。后续工作包括重复性能实验、完整交互计时、功耗、长期稳定性和第二块板迁移；重新构建的产物须另行验证。

复现者可依据第 7.2—7.7 节和操作附件完成环境准备、运行及重建。分别保存环境、构建、数值与整机运行记录，作为下一次复现的检查依据。

图7-2 复现步骤与分层验收流程

MRI系统与PYNQ技能包分别使用匹配环境和位流



冷启动、长期运行和跨板迁移按各自条件独立验收。

图 7-2 复现步骤与分层验收流程