Technology Libraries (V1)

Written by: Fatma Ali

Content:

- 1. Introduction
- 2. standard cell libraries
- 3. Design ware library
- 4. Macros
- 5. Symbol library
- 6. Libraries views

behavioral (.v) - Liberty (.lib/.db) - Physical (.lef & .gds)

7. Operating conditions

Introduction:

اى design فى الاخر المفروض هيوصل لمرحلة transistor level عشان يتصنع وده بيكون اما بنطلع layout ونبعته للمصنع ... فالمصنع بيحدد technology معينة هيشتغل بيها او كذا واحدة عنده وانت تختار واحده منهم مثلا ... المهم ان فيه technology معينة هتشتغل عليها وفى حالة semi custom design زى ما احنا عارفين بيكون معايا library فيها وفى حالة semi custom design و الحجم وانواع كتير منها layout بتاعى الى alayout وباتالى ال tools الى هتحول ال RTL code بتاعى الى الاخر (على خطوات كتير من ASIC flow) لازم ادخلها فى كل خطوة ال library الى انا شغال عليها دى لان ده الى هصنع بيه فى الاخر فلازم ال specifications & specifications منها ومظبوط وبيحقق ال function المطلوبة &

Standard cell libraries:

- عندنا ال standard cell library ودى بيكون فيها cells معينة سواء combinational او sequential وفي بعض ال standard cell library ممكن تكون في standard cell library معينة ومش موجودة في واحدة تانية مثلا وهكذا ... على حسب الى هتصنع بيها هدخلها لل tools ممكن تكون في gates الحقيقة الى هستخدمها بكل معلوماتها سواء Timing or power consumption or others

Design ware library:

دى libraries بيكون فيها الحاجات المعقدة complex gates الى بتسهل عليا ال design بدل ما انا اعملها من الاول زى مثلا complex gates بيكون فيها الحاجات دى محطوطة فى ال RTL بتاعى ك black box بالنسبالى ولكنها مش موجودة فى standard cell library فقى وقت ال synthesis tool الى بدخلها لل Design ware library بتروح تجيبها من pesign ware library الى بدخلها لل

Macro library:

ال blocks دى بتبقى blocks مش موجودة فى ال standard cell library ولكنها بتسهل ال design كتير بدل ما اروح اعمل انا الكود كله عشان ينفذ الى ال marcos زى مثلا memory ... بس دى بيكون فيها حاجات less complex عن الى فيه design ware

Symbol library:

دى الى بستخدمها فى ال synthesis عشان لما احب اشوف ال netlist ك gates قدامى هحتاج اقول لل tool الى هى كاتباه فى صورة standard cell library ده يترجم ازاى ل schematic او بمعنى اصح اسماء ال cells الى هى جابتها خلاص من schematic و هتعرف شكلها ازاى عشان ترسمها ليا لازم اقولها ايه ال symbol بتاعها فدى هى ال library الى بتعمل كده

<u>libraries views</u>

- ال library دى بيبعتها المصنع وفيها مجموعة files تتمثل في three different views وكل view منهم بيستخدم في وقت معين خلال ال ASIC flow دى جواها نفس المعلومات ولكن على حسب ال tool بتفهم اني format فيهم

1- Behavioral view [std cell.v / std cell.vhd]

وده بيكون فى صورة [verilog/VHDL] وده بيستخدم فى Gate level simulation يعنى اما اجى اعمل vital [verilog/VHDL لل يعنى اما اجى اعمل VHDL لل الله هتتطلع من synthesis tool فبيكون ال domain بتاعها حسب لو مكتوبة ب verliog يبقى (v.) لكن لو مكتوبة ب synthesis وتبقى ال synthesis وتبقى ال synthesis وتبقى ال synthesis جاهزة لازم اتاكد من ال functionality بتاعتها انها مظبوطة فعندى اتجاهين:

1- اولهم formal verification وده مفضل بالذات لو عدد ال inputs عندى كتير اوى ... فده له tools خاصة بيه وخطوات هنتكلم عنها في شرحه في ASIC flow

2- Liberty Timing view [std cell.lib] — used in logic synthesis & physical synthesis

هنتكلم فيها كتير .. عند استخدام synopsys tool بندخلها في شكل تاني وهو (db.) ده بيكون compiled version من الله ونقدر نحصل عليه من [library compiler (lc_shell), a tool from synopsys] الاتنين فيهم نفس المعلومات بالظبط ولكن هي formats مختلفة

حسب ال tool بتعرف تقراه مين فيهم ولكن .lib ممكن تفته عادى بس .db هتلاقيها encrypted... هما فيهم ايه اصلا؟ بيكون فيهم معلومات عن كل cell موجودة في library:

- Cell name / Cell Area / Cell function
- Cell outputs rise/fall transition:

ده الى بيبقى من 10% الى 90% من output والعكس حسب rise or fall

Cell rise/fall propagation delay:

ده الى من وقت تغير ال input لحد ما output يتغير نتيجة للتغير input وبتتقاس من 50% من قيمة ال input الى 50% من قيمة ال out

• Cell internal/leakage power

طب المعلومات دى هتكون موجودة ازاى او انا كمان اقدر افتح ال file واقراها ازاى ؟ احنا هنشوف مثال لل propagation delay ومنه output transition time و power و power و على قيم power و الطريقة ... بشكل عام انا عندى حاجتين هياثروا على قيم power و الطريقة ... بشكل عام انا عندى حاجتين هياثروا على قيم input transition و input transition و القيمة القدديمة وهما output capacitance و المنافق الله و المنافق الله المنافق المنافق المنافق الله و المنافق الله و المنافق و المنافق المنافق المنافق المنافق و المنافق المنافق و المنافق المنافق المنافق المنافق و المنافق المنافق و المنافق المنافق المنافق و المنافق المنافق

- أول حاجة احنا بندرس عند output node وبالتالي كاتبلنا pin OUT
- بعد كده عندنا timing () ده كده بيعبر اننا بنقيس قيم ال propagation delay I (فمثلا في power هتلاقي مكانها power (فمثلا في power هتلاقي مكانها power ()) بعد كده هنبدأ نفتح القوس بقي } وجواه كل المعلومات الى عايزينها
- هنلاقی related_pin دی بحط عندها ال input الی بیتغیر وانا بحسب ال delay بتاع ال output عشان یتغیر هو کمان ... طب هی متفرق انی related_pin دی المحقیقة لو مثلا عندی Gate with two or more inputs الی ال wires الی ال wires الی ال gates دی واصلة بیها علی gates مش زی بعض یعنی هتلاقی مثلا واحد اطول من التانی وبالتالی ال delay بتاعه اکبر وده نتیجة لان بیحصل routing اسه فی الاخر لکل التوصیلات بحیث نقال ال area علی قد ما نقدر فممکن مثلا سلك یبقی واصل straight وواحد تانی قعد یلف شویة علی ما وصل و هكذا ... وبالتالی ای حاجة هتقیسها لل output لازم تحدد بتقیسها نتیجة التغیر علی انی input بالظبط.

- بعد كده فيه timing_sense دى بتحدد هل ال input المذكور ده و output بيتحركوا في نفس الاتجاه ولا عكس بعض يعنى مثلا بيبقوا 0 او 1 في نفس الوقت ولا لما واحد يبقى 0 التانى يبقى 1 .. فدى ليها حاجتين اما تبقى negative_unate يعنى بيتحركوا عكس بعض او positive_unate يعنى بيتحركوا مع بعض ففي المثال هي negative unate لان ده متاخد ل inverter.
- بعد كده عندى cell_rise ودى بتعبر عن حالة ال output بمعنى هي rise يبقى انا بقيس و ال output بي عنى بيتحرك من 0 الى 1 ولو كانت cell_fall يبقى العكس بيتحرك من 1 الى 0 وتخلتف القيم في fall وانا بقيس اى حاجة مش بس delay لان في rise بيكون output يبقى العكس بيتحرك من 1 الى 1 ورخلتف القيم في nmos عن المفروض عارفين ان Rp> Rn وبما ان rise بيكون output يبقى اكيد في rise هيكون اكبر وهكذا في اى حاجة هنقيسها هتختلف لان مش نفس ال path الى بيشحن هو الى بيفرغ وبالتالى القيم الى بعوض بيها في المعادلات هتختلف.
- عندنا index_1 ده بيعبر عن قيم input transition مختلفة و input transition بيعبر عن قيم output capacitance مختلفة زى ما قولنا
 هنحسب عندهم ال delay
- واخيرا في ال values هتلاقي اول row هو row مو output capacitance الى كانت في values واول row واخيرا في المفروض نتيجة الى value الى كانت في index_1 وكل قيميتن مع بعض بيعملوا value لل value تساوى التقاطع بتاعهم في الجدول ده زى مثلا عند value وكل قيميتن مع بعض بيعملوا input transition وكان فيه طريقة مختلفة بتتكتب بيها ال value = 0.0513 كان عندى value = 0.0513 وهي انها تكتب لوحدها يعني من غير ما احط cap value and input transition معاهم بس انا ابقي عارف ان كل value هي المفروض نتيجة اني cap & input transition
- لو فتحت ال (file) (file) هتلاقی فیه بقی زی المثال ده وغیره لل power و output transition و دایما هتلاقی کلمة تعبرلك ده فی rise or fall زی هنا کده cell_rise ... وای معلومات تانیة هتبقی مکتوبة برضوا لكل cell فی library.
- كمان هتلاقیه حاطط قیم لل setup & hold لک setup & hold ولكن هنا مش مرتبط بال input لا هیبقی مرتبط بال setup & hold ولکن ما احنا المفروض عارفین ان setup & hold انا بحسبهم related لل related عشان كده هتكون related pin هنا هی clk وبردوا دلوقتی ال setup & hold معتمدة علی data transition & clk transition و لكنها بتعتمد فی الوقت ده علی input transition & output cap و عندنا avalues و عندنا 2 data transition و معادلاتهم لما نیجی نحسبهم manually فعشان كده هیكون عندها data transition هی اول و عندنا clk transition و clk transition و clk transition هی اول دلم الله و المثالین کان قبل كده فیه عایزین timing_type هیکون عندی هنا setup_rising and hold_rising فی المثالین كان قبل كده فیه المثالین كان setup_rising and hold_rising هنان معادلاته و المثالین كان setup_rising and hold_rising هیکون عندی هنا rising or falling و کمان rising or falling فی المثالین كان و المثال

```
timing () {
  related_pin : "CK";
  timing_type : "setup_rising";
  rise_constraint
  ("setuphold_template_3x3") {
  index_1("0.4, 0.57, 0.84"); /* Data
  transition */
  index_2("0.4, 0.57, 0.84"); /* Clock
  transition */
  values( /* 0.4 0.57 0.84 */ \
  /* 0.4 */ "0.063, 0.093, 0.112", \
  /* 0.57 */ "0.526, 0.644, 0.824", \
  /* 0.84 */ "0.720, 0.839, 0.930");
  }
```

```
timing () {
  related_pin : "CK";
  timing_type : "hold_rising";
  rise_constraint ("setuphold_template_3x3") {
  index_1("0.4, 0.57, 0.84"); /* Data transition */
  index_2("0.4, 0.57, 0.84"); /* Clock transition */
  values( /* 0.4 0.57 0.84 */ \
  /* 0.4 */ "-0.220, -0.339, -0.584", \
  /* 0.57 */ "-0.247, -0.381, -0.729", \
  /* 0.84 */ "-0.398, -0.516, -0.864");
}
```

Important notes about .lib

- في كذا delay calculation model تقدر تستخدمهم synopsys tool ولكن الأكثر استخداماً هو (NLDM) اختصارا ل input transition & output cap وده الى احنا شوفناه وفسرناه في الامثلة الى فاتت انه بيجيب قيم مختلفة لل linear delay model ويطلع ال constraints لل constraints لل constraints لل delay وبالتالى لو فيه قيم اتحطت في transition & output cap ويطلع ال https:// ومش موجودة ضمن المفروضين بتتجاب ب interpolation ... هل NLDM بنحسب بيه حاجة تانية غير المفروضين بتتجاب ب delay ؟ اه بشكل عام نقدر نستخدمه في حساب:

rise/fall transition - rise/fall propagation - rise/fall power

- القيم المحسوبة في dynamic power بتكون عند activity factor = 0.5 يعنى بيعتبر ان ال signal بتتغير كل one clk cycle وده مش منطقى لان في الواقع هتبقى بتتغير بمعدل اقل من كده وبالتالى ده ال worst case ففي اختيار تانى ممكن نعمله وهو file of .vcd الى كنا بنطلعه في simulation لما بنكتب في testbench باستخدام verilog عن طريق dumpfile function فهو ال file ده بناخده نحوله لل signal لما وندخله بحيث ان بيكون فيه estimation اقرب للواقع عن معدل تغير كل signal.

3- Physical view [std_cell.lef] & [std_cell.gds]

احنا المفروض عارفين ال ASIC flow بشكل عام خطواته ايه زى logic synthsis وبعد كده هبدأ اعمل ASIC flow بشكل عام خطواته ايه زى logic synthsis معينة اسمها gds وهى دى الى المصنع gds وهى دى الى المصنع المحتنع على اساسها ... فال physical view بقيمها ويصنع على اساسها ... فال physical view بقيمها ويصنع على اساسها ... فال physical view


- Abstract of cells [std_cell.lef]:

وده بدخله لل tool في مرحلة Placement & Routing (PNR) & RC extraction وده بيديني بس الحاجات اماكنها فين على layout يعنى كل cell شكلها ايه وال pins مكانها فين فبيجمع فيه معلومات تقدر تخليه يعمل شكل مبدئي لمكان الحاجات هتكون فين وعلى حسب كده هكمل واطلع layout.

- Layout of cells [std_cell.gds]:

ده عبارة عن ال layout بتاع كل cell فمنه اقدر احصل على layout بتاع الشكل كله ولكن ال tool بتستخدم ال lef. الى شوفناه... عشان كده شكل ال cell تحت في ال layout view هو ده GDS فكامل من كله وال layers كلها محطوطة

وبالتالى ده هيكون فيه كل المعلومات الى هنحتجها عشان ال DRC, LVS زى DRC, LVS لان من جوا عندى بالفعل حاجات متوصلة جاية من المصنع اصلا فهتقول مثلا ال min spacing or min width و اى معلومات هحتاجها بقى عامة عشان مثلا ال design على ال DRC Design rule check و نت check عليه باستخدام DRC Design rule check بحيث اتاكد انه فعلا بيحقق ال short circuit زى المسافات بين wires والحاجات الى بيبعتها المصنع عشان نضمن نسبة خطأ اقل فى التصنيع بدل ما يحصل مثلا short circuit لل و حاجتين ميوصلوش لبعض اصلا و هكذا وكمان Layout vs Schematic وهنا بتاكد انه Layout فى الاخر مطابق فعلا لل schematic المطلوبة.



فيعنى نقدر نقول انه lef بتخلى PNR تحط الحاجات في اماكنها وتعمل routing مظبوط ثم اعمل checks على ال layout بتاعي الاخير باستخدام .gds

Operating conditions:

ال operating conditions معناها process voltage temp

- بالنسبة لل temp فالاحسن ان تكون درجة الحرارة قليلة لان لما بتزيد بتزود threshold voltage الى بيزود ال
- باالنسبة لل voltage فالاحسن انه يكون اكبر حاجة موجودة لان كل ما supply زاد فانت هتزود التيار اللي بيشحن ال cap وبالتاالي هيقل ال delay
- بالنسبة لل process فوقت الصنيع في حاجات كتير ممكن تاثر عليا زى process فوقت الصنيع في حاجات كتير ممكن تاثر عليا زى process وانا الى يهمنى هي ال chip هتشتغل و لا لا في and oxide thickness كل دى حاجات في process الظروف دى بعبر عن ال process برقم بحيث لو كان بواحد يبقى احسن حاجة واقل من واحد يبدأ يبقى اسوء فاسوء

وبكده يبقى احسن ظروف ممكن تتحط فيها هى :lowest temp - highest voltage - process = 1 ودى بسميها fast او min على المساس اقل delay واسوء ظروف هى : max على المساس اقل delay واسوء ظروف هى : highest temp - lowest voltage - process = 0 على المساس المام delay

اكيد ال chip لما تتصنع وترجع مش هتكون دايما في operating conditions ثابتة وبالتالي كل library هلاقي منها كذا واحدة ليها نفسها ولكن عند operating conditions مختلفة:

- **1- fast fast (ff) library (min library)**: means lowest delay in the technology (fast) & best process parameter (equals 1) (fast) gives the worst case for the hold analysis so it used during it
- **2- slow slow (ss) library (max library):** means highest delay in the technology (slow) & best process parameter (equals 0) (slow) ... gives the worst case for the setup analysis so it used during it
- **3- typical typical (tt) library (normal library)**: means normal delay in the technology & best process parameter (normal)

يبقى اختصارات ss ff tt ول حرف فيها بيعبر عن ال delay والتاني لل ss ff tt

لما بدخل ال library بدخلها في three conditions دول يعنى كانى بدخل 3 libraries ولكن في الواقع هما نفس الحاجة باختلاف ال operating conditions

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhln1D60_nWM7p-L3q9a?hl=ar
