
Power Planning Stage (V1)

Written by: Fatma Ali

Content:

- Introduction
- Reasons for the power delivery network:
 - IR Drop
 - Electromigration (EM)
- Create power delivery network (PDN)
- ICC tool commands
- Frontside Vs Backside power delivery

Introduction:



طب يبقى احنا كدا فى الخطوة دى هنعمل ال power ring & mesh وبما ان دول فى الاخر conductors يعنى wires هيكونوا عندنا فى metal layer يبقى الخطوة دى هنعمل إلى metal layer بتاعتهم و wire width & spacing between wires عشان نعرف نعمل زى الشكل الى فوق ده لازم نحدد كل حاجة تخص ال wire ونحدد المسافات بين كل wire والتانى

دلوقتي ال strips & rails دول انا باخد منهم واوصل لل cell عن طريق metal layers & vias اقعد انزل بيه لحد ال


Reasons for power network need?

خلينا الاول نتكلم اكتر عن المشاكل الى ممكن تحصل لو انا معملتش ال power network دى واكتفيت بانى موصل ال VDD & GND على power network وهاخد منها ب wires واوزعه على ال chip كلها

1. IR Drop:


يعنى voltage drop ... بعيدا عن ال chip دلوقتى خالص ... دلوقتى لو انا عندى wire طويل ال chip هيمشى فيه فانا عارف ان هيحصل voltage drop على الناحية التانية من high temperature على الناحية التانية من السلك نفسه يتحرق ده غير ان ال voltage drop على الناحية التانية من السلك هيكون قل اوى يعنى لو انا بشحن capacitor مثلا كده هياخد وقت اكبر يعنى delay زاد

نرجع بقى لل chip بتاعتنا هنلاقى ان ده الى بيحصل بالظبط ... لو ال wire الى بيوصل بين Chip وال cell كان كبير هيحصل عنى ال timing violations كبير فال delay هيزيد وبردوا ممكن يسبب ان ال chip تتحرق .. ده غير انى هلاقى delay ظهرت يعنى ال chip ظهرت يعنى ال ideally بناطت .. فزى الصورة الى تحت دى احنا بنكون شغالين قبل ال PNR انه ideal supply يعنى هيوصل ideally لكل ideally بتاعتها بشكل لكن الحقيقة ان قيمة ال voltage هتتغير فعندى threshold معين كده لو قليت عنه يبقى ال cells مش هتقوم بال voltage بتاعتها بشكل مظبوط:




وال power network الى بنعملها بالشكل الى قلناه ده بتضمن ان فى كل مكان هتلاقى VDD & GND قريبين منك بسبب ال power network الى power network الى power network عشان اعرف ال mesh وبالتالى هيكون ال voltage drop صغير جدا على ما يوصل لل cell ... وطبعا بيحصل analysis لكل analysis معروفة resistance المعروفة current بكام وال voltage drop قد ايه عن طريق انى بشوف ال current بكام وال voltage drop بتاعة كل length معين هتبقى بكام ثم I*R تجيب ال tool تحسب لل length معين هتبقى بكام ثم I*R تجيب ال

طیب ایه الی ممکن یخلی ال IR drop سئ بردوا حتی مع وجود ال reistance اعلی وبالتالی (power delivery network الی هعمل بیه ال network فی ال metal layer صغیر یعنی area صغیر یعنی area صغیر یعنی network اعلی ... او ان یکون stripe کی الی الی الی معمل بین بعض الی stripe والتانی کبیرة هستخدم عدد اقل منهم وبالتالی هبعد المسافات بین بعض ال stripe وال stripe لحد ما توصل ل stripe من الموجود لان العدد قل ... او ان الی tool متحطش vias بشکل کویس مثلا عشان DRCs متحطش اتنین جمب بعض .. و زیادة ال array of من الموجود لان العدد قل ... او ان الی cross section area الی هبعدی فیها الی current بعض مثلا او la drop واحدة یبقوا اتنین جمب بعض مثلا او la drop منه vias فی اماکن مثلا خوفا من DRCs فی مکان معین فهیحتاجو لیهم کلهم tour فهیکون کالی سبب تانی تلاقیها موز عتش vias بشکل کویس ... او لو عندی cells کتیر فی مکان معین فهیحتاجو لیهم کلهم tourent فهیکون الدی ماشی یعنی و La drop عالی ... واسباب تانیة کتیر ممکن تلاقیها بردوا تسبب IR drop سئ ... فیعنی بردوا محتاجین نحط power delivery network بشکل کویس و نضمن بردوا ان ای factors تانیة معتمد علیها الی power delivery network



2. Electromigration (EM):

ده بیحصل امتی ومعناه ایه اصلا؟؟ لما بیعدی current عالی فی wire ده بیسبب ان atoms الله wire ایه اصلا؟؟ لما بیعدی width زاد فی حتة او قل فی حتة فممکن یحصل open circuit فی الله wire الله wire الله wire الله wire بیختلف شویة ... ممکن الاقی الله wire زاد فی حتة او قل فی حتة فممکن یحصل short circuit فی الصورة تحت کده ... وحتی لو موصلش الموضوع لدرجة short & open ... فتغییر الله wire بالشکل ده هیخلی الله area الله area تتغیر یعنی R&C بتوع الله wire هیتغیروا سواء هیقلوا او هیزودوا حسب الی حصل لل area وده اکید هیاشر علی الله performance الی انا عایزه بالسلب ... فعن طریق الله wire بتاع الله wire بتقدر الله tool تحسب الله ماشی فیه قد ایه وکل hreshold current لیها metal layer




لو عايزين نفهم اكتر ليه ال atoms بتتحرك فده عشان ال current العالى الى بيعدى في ال wire يعنى electrons بتتحرك اكتر وبيحصل collins اكتر بينها وبين ال metal ions فممكن ان ال momentum of electrons ينتقل لل ions وده الى بيخلى ال metal فمكن ان ال electrons الى هي ال atoms تتحرك هي كمان وفي نفس اتجاه ال electrons

Create Power delivery network


دلوقتى هنشوف احنا بنحدد ايه بالظبط عشان نكون PDN بس خلينا نشرح الفكرة اكتر بالتفصيل ونبص تانى على الصورة الى تحت دى ... احنا خلاص عرفنا ان ال ring دى الى برا حوالين ال chip كلها ... فهحط VDD ring و VDD ring على metal layers بحيث ان الاجزاء ال wertical هتكون على ال metal layers الى vertical الى عليها floor planning الى عليها horizontal ان كل metal layer ليها overtical وبيكون عكس wire routing direction وبيكون عكس

بعض واحدة vertical يبقى الى قبلها والى بعدها horizontal ... وزى ما احنا شايفين ال ring هى الى بتتوصل بال VDD & VSS ... ورى ما احنا شايفين ال sources الى جاية من برا عن طريق Power IO Pads الى اتكلمنا عليهم فى ال sources

ثم ال mesh الى فيها rails & straps بتاخد بقى ال power من ال power ... ففى ال rails هلاقى عندى rails لل VDD و المنافع الله rails هلاقى عندى rails لله المنافع الله power IO Pads ... يبقى انا عندى VDD & VSS Sources ومن المعالم الخارجي هوصلهم على ال straps ومن الله و ring الله ring توصل الله ring توصل الله ring و الله والله و ring الله و ring الله و ring الله و ring الله و الله و الله و VDD & GND في كل حتة تقريبا في ال chip فهوديهم لل cell على حسب الاسهل والاقرب ليها من ال power requirements الى هستخدمهم لل design الى هستخدمهم لل rings & mesh الى هستخدمهم الله و rings & mesh الله و الاقرب الله و الله



المتعارف عليه ان PDN بتكون على اعلى metal layers (لإن بيكون فيها width of wires اعلى وبالتالى resistance اقل) ثم باستخدام المتعارف عليه PDN بتكون على اعلى resistance إلى ال PDN الحيث المورة تحت كده بحيث الله Vias التانية تحتها و Vias ببدأ انى اوصل ال power إلى ال PDN تحت فبتبقى حاجة زى الصورة تحت كده بحيث ان الله المودة ومشيت لحد ما وصلت لل cells تحت الى هى عبارة عن transisitors فهذا الرمادى والموف ده كإنه ال substrate & transistors



ناخد بالنا اننا اما نحط more lines او حتى wider lines يعنى هتلاقى ال mesh بقت زحمة فده كويس من ناحية انه هيضمنلك more lines اقل و لكن هلاقى ان اغلب ال routing resources هتروح لل power سواء عشان اعمل كل ال lines دى او عشان اوصلها بقى الحد ال congestion فبكده هتقلل ال routing resources الى انت هتستخدمها لل routing بين ال cells وبالتالى هيبقى عندك congestion عالى الله في الخطوة هنعمل:

- 1. Metal layers determination
- 2. Width of ring
- 3. Number of straps and rails
- 4. Width of rails and straps
- 5. Spacing between rails/straps

ICC Tool:

دلوقتى بقى نشوف ال commands الى هنستخدمها عشان نعمل ال ring & mesh ... لازم لما نيجى نستخدم power nets names فى ال commands يبقوا نفس الى استخدمناهم فى derive_pg_connection command عشان ال cells توصل صح على ال

- Create power ring:

Command:

create_rectangular_rings -nets {VDD_net name VSS_net_name} -left_offset number\
-left_segment_layer metal_layer_name -left_segment_width number -right_offset number\
-right_segment_layer metal_layer_name -right_segment_width number -bottom_offset number\
-bottom_segment_layer metal_layer_name -bottom_segment_width number -top_offset number\
-top_segment_layer metal_layer_name -top_segment_width number -extend_bh true or false

ال command ده الى هنعمل بيه ال ring فهلاقى options لكل sides وبتكرر لباقى ال sides فخلينا نفسر هم:

- nets: ده بحط فيه اسماء ال nets بتاعى ال VDD & GND وزى ما قلنا تبقى هي الى استخدمتها قبل كده
- left_offset: ده عبارة عن ال offset الى هبدأ منه ال ring من على الشمال يعنى بحط ال border بتاعها الى على الشمال ونفس الكلام right_offset: ده عبارة عن ال border الى على اليمين كإنى كده حطيت بداية ونهاية ال ring من الشمال لليمين ... ثم نفس الكلام هيتعمل من bottom_offset & top_offset من تحت الى فوق
- metal layer ونفس الكلام ل metal layer وبدورا metal layer: هجط اسم ال metal layer & top_segment_layer وليكن bottom_segment_layer & top_segment_layer
 وليكن right_segment_layer
 وليكن right_segment_layer
 وليكن routing directions ولازم ال routing directions بتوع bottom_segment_layer
 واحدة vertical والتانية horizntal عشان يعرفوا يتقابلوا كلهم ويكونوا ال ring
- left_segment_width: هجط ال width بتاع ال left side of the ring و هحط بردوا لباقى ال sides باستخدام ال left side of the ring: هجط ال top_segment_width & bottom_segment_width & right_segment_width
- extend_bh المتوقعة شوية ... ده له مميزات extend beyond the chip يعنى ال ring يعنى ال extend_bh يعنى ال extend_bh يعنى ال open يعنى ال sides هتقفل على بعض من غير اى open بينهم ممكن يحصل بس فى نفس الوقت ده هيصعب التصنيع وبالتالى التكلفة هتبقى اعلى طبعا ... فال option ده بياخد اما extend يعنى extend فلا خلاص سيبها زى ما هى عادية ولما متدلوش حاجة يعنى false

EX:

- create_rectangular_rings -nets {VDD VSS} -left_offset 0.5 -left_segment_layer metal5\
 -left_segment_width 0.5 -right_offset 0.5 -right_segment_layer metal5\
 -right_segment_width 0.5 -bottom_offset 0.5 -bottom_segment_layer metal6\
 -bottom_segment_width 0.5 -top_offset 0.5 -top_segment_layer metal6\
 -top_segment_width 0.5 extend bh false
- هنا في المثال نلاحظ حد ل left & right sides ال metal5.. تبقى عندها vertical routing على عكس metal6 الى حطها لل bottom & left

- Create power mesh:

Command:

create_power_straps -direction horizontal/vertical -start_at (x/y)-nets {net_name}\
-layer metal_layer_name -configure groups_and_step/none -num_groups number -step number\
-width number

ال command ده بعمله لكل strips وكل rails يعنى هعمله مرة لل vertical VDD ومرة لل vertical VSS ومرة لل strips ومرة لل horizontal ومرة لل VDD ومرة لل horizontal VSS بحيث اكون ال mesh كلها .. فخيلنا نشوف ال options الى فيه:

- direction: وده بحدد فیه هتکون vertical و direction:
- start_at: بقوله يبدأ يحطها منين سواء x coordinates في المrizontal او y coordinates في الله viring الله ببناعتها ببنا
 - nets اسم net ولا VSS وطبعا هنا بحط واحدة منهم بس لاني اما بعمل دلوقتي VDD لل VDD او لل VSS او لل
- ♦ horizontal اختار انی metal layer هعملها علیها ... وارعی ان مع horizontal اختار layer فیها layer فیها horizontal اختار layer ومع ال vertical direction اختار layer فیها layer ومع ال vertical direction اختار layer
- configure: هنا انا بحدد هل انا هقسم ال straps & rails الى بعمله دلوقتى الى groups وبينهم مسافات ... وده الى احنا شوفناه اصلا واطلقنا عليه mesh وفى الحالة دى بكتب groups_and_step ... هتعمل groups كده ... هتعمل strap واحد بس كده على بعضه ... ولو مكتبتش حاجة هيبقى ال default بتاعه none
 - num_groups: لو هعمله groups بقى وده المتعارف عليه ... فبحدد هنا عدد ال groups يعنى عدد ال rails او ال
 - step: بحدد المسافة بين كل group والتاني

EX:

- create_power_straps -direction horizontal -nets {VDD} -layer metal6\
 -configure groups_and_step -num_groups 112 -step 3 -width 0.5
- create_power_straps -direction horizontal -start_at 1.5 -nets {VSS} -layer metal6\
 -configure groups and step -num groups 112 -step 3 -width 0.5
- create_power_straps -direction vertical -nets {VDD} -layer metal5\
 -configure groups_and_step -num_groups 112 -step 3 -width 0.5
- create_power_straps -direction vertical -start_at 1.5 -nets {VSS} -layer metal5\
 -configure groups_and_step -num_groups 112 -step 3 -width 0.5

NOTE: Don't forget to save MW cells:


Command: save_mw_cel -as cell_name

ال command ده شرحناه بالتفصيل في floor planning فهنا متنساش انك تعمله مرة بعد ال rings ومرة بعد ال mesh بحيث انك تكون عملت save لكل خطوة فيهم في MW cell منفصلة اما تحب ترجعلها

Frontend Vs Backend Power delivery network


احنا طول كلامنا بنتكلم عن traditional power delivery network الى هي ال traditional power delivery network طيب دى ليها مشاكل في اعلى metal layers يعني في الجهة الامامية من ال chip فبيطلقوا عليها wider wires اقل لكن عشان اوصلها بال metal layers تحت cells الله "resistance" وبالتالي wider wires اقل لكن عشان اوصلها بال metal layers تحت مدار اله "Power mesh على اله "R drop الى في كل ال metal layers الى قيحصل على اله وجود technology الله في كل ال scale down الكيمنا ان وجود technology كل شوية بيكون فيه scale down اكل مدار الطريق ميكنش كبير اوى ويكون acceptable لكن مع تقدم ال transistors كل شوية بيكون فيه resistance الكيم وبتصغر فمعنى كده ان resistance بتاعتهم بتقل اكتر حتى اله الم الكيم وبتصغر فمعنى كده ان اله الله الكيم وبالتالي والكيم وبالتالي والله الله الله واحتمالية انه يكون السوء واحتمالية انه يكون المود واحتمالية انه يكون المود واحتمالية الله يكون المود واحتمالية الله الله الله power routing المناول معاها في كل ا routing resources مناول الله عملت الله ring & mesh المد ما وصلت لله cells تحت

وبالتالى intel عرضت technique مختلف تستخدمه في المستقبل عشان تحل بيه المشاكل دى وهو backside power delivery و network وده نعبر عنه بالصورة الى تحت دى:



هتلاقی ان ال transistors فی النص وعندك ال power delivery network كلها لوحدها فی transistors باقی ال resistances باقی ال PDN قریبة اكثر من transistors وزی ما هی front side ب routing فكده انا خلیت PDN قریبة اكثر من design وبتاع ال PDN وبتاع ال congestion نفسه

يعنى انا كده خليت ال PDN metal layers تكون قى backside of the silicon wafer و signal routing metal layers الى هى بتاعة ال design signals يعنى تكون فى frontend عادى ... المقارنة الى تحت دى ممكن تفهمنا اكتر:



يعنى فى الصور هنلاقى ال PDN routing هو معمول بلون بيج كده فهتلاقى فى frontside هو موجود فى كل ال metal layers تقريبا لحد ماوصل لل transistors لكن فى backside هتلاقيه كله تحت ورا ال transistors و design signals routing هو الى فوق فى transistors ... ولكن الطريقة دى ليها challenges كتير زى:

- Substrate: اكيدهيحتاج طريقة مختلفة للتصنيع لانه دلوقتى مش عليه بس باقى ال layers لا هو تحته كمان هنعمل PDN فلازم هيكون فيه اختلاف فى التصنيع
 - Packaging: اكيد هيحتاج Packaging techniques مختلفة وخصوصى ليه
 - Backside metal layers: التعامل معاها هيختلف سواء في ال design او التصنيع كمان
- - Tools: هحتاج tools مختلفة عشان تعمل backside PDN غير الى موجودة دلوقتى

ممكن تقرا اكتر عن اتجاه intel انها تعمل backside power delivery network وتتعرف اكتر على ال challenges بتاعتها وعلى الفوايد من حاجة زى دى اكتر ... احنا بس هنا حبينا ندى معلومة ان فيه حاجة مقترحة دلوقتى اسمها backside PDN عشان متستغربش اما تسمع عنها من اى حد

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZi0YG9KJhln1D60 nWM7p-L3g9a?hl=ar