Formal Verification (Formality) (V1)

Written by: Fatma Ali

Content:

- 1. What is formal verification?
- 2. Formal verification components (compare point / logic cone)
- 3. formal verification flow overview
- 4. formal verification flow using TCL script
- 5. formal verification flow using GUI only
- 6. some GUI features

What is formal verification:

netlist وبين ال check وبين ال verification وبين ال verification وبين ال kardware وبين ال prt على ايه؟؟ هنا انا بقارن بين ال synthesis او الى بعد عن ممكن تكون ال netlist دى بعد ال synthesis او الى بعد عن عبارة عن hardware زيادة الى بطلعها في خطوات ال flow فممكن تكون ال chip الم testing الم انتصنع وتيجى وهنتكلم عنه بالتفصيل بعدين بس يعنى نعرف دلوقتى انه اضافة عليا وبالتالى ال netlist الى اله netlist الى اله netlist الى اله بيتعمل netlist الى اله بيتعمل post-synthesis & post-DFT & post-PNR يعنى بعد)

يبقى اول مرة هعمله هيكون بعد ال synthesis فانا معايا netlist طلعت من ال synthesis وبنسميها netlist فانا كده محتاج احول ال فمحتاج اقارنها بال RTL code عشان اتاكد ان ال functionality مظبوطة بس ازاى هقارن son مع RTL عشان اتاكد ان ال synthesis المرة دى ... وهو ده احد ادوار ال tool الى بنستخدمها فى synthesis انها بتاخد RTL عملته الله synthesis المرة دى ... وهو ده احد ادوار ال tool الى بنستخدمها فى gates و عنى مجرد بترجمه الى alogic بس وبنطلق عليه reference design وده يختلف عن الى عملته ال synthesis لانها كان عندها constraints لازم تحققها فممكن مثلا تختصر كام gates فى واحدة وباستخدام ال synthesis الله وبالتالى ال netlist الى وبالتالى ال gates مختلفة تخليني احسن ال netlist الى الى بتعمله الى formality هو مجرد ترجمة اولية للكود بال simulation واشوف الى simulation فيكونوا مختلفين ك synthesis واشوف الى دان الى simulation الكن انا عايز ا check الى اعتبارها كمان الى pates ... فيتعمل ايه؟

بتستخدم Boolean equations & mathematical transformations بتاعة كل حاجة ومن هنا تقدر تشوف هل ال functions للاتنين متساوية ولا لا ... يعنى كانها بتطلع المعادلات بتاعة كل netlist وتبدأ تقارن بينهم بحيث انهم بيعملوا نفس الحاجة في الاخر حتى لو ال gates المستخدمه مختلفة

هو ليه اصلا اعمل كل ده مع ان ممكن اخد ال netlist ادخلها على simulator زى ModelSim وادخل معاها ال netlist الحل المكان المكان الله اصلا اعمل كل ده مع ان ممكن اخد ال Technology libraries file واعمل Technology libraries file واتكد من ال الله اتكلمنا عليها في inputs صغير لكن لو عدد ال inputs كان كبير جدا فمش هقدر انى ا cover كل الاحتمالات الممكنة لل inputs عشان اعملها في simulation وبالتالى عايزين حاجة تبص على ال functionality من غير اى simulation فهو ده formality.


EDA tools for formal verification:


- Formality from synopsys (more common and we will work here using it)
- Co-formal Cadence
- Formal pro from mentor

Formal verification component:


ال netlists الى بتطلع وبقارن بينهم دول بقسم ال netlist الواحدة ل two component اساسين:

- 1. اول حاجة logic cone وده عبارة عن combinational logic بيتحكم (بي drive) الى بعده والى مش combinational اكيد وبيكون اسمه compare point
- 2. تانی حاجة هی ال compare point ودی الی بعد ال combinational logic علی طول وممکن تکون register او combinational logic الی منافع compare point الی بنبقی output یعنی بشکل عام دی ال points الی بنبقی system الل system الل combinational logics الی فی ال design الی فی الله بنطلع معادلاتها من ال





Formal verification flow overview:



هنشوف خطوة خطوة نتعمل ازاى بس بشكل العام الاول هدخل ال two netlist عندنا ال mitial design ومكن تسميه target design ثم ندخل ال reference design وبردوا ممكن تسميه ندخل ال initial design وبردوا ممكن تسميه ويالله في الله عن ال target design وموجود فيه كل synthesis بتغير زى اى synthesis بتغير زى اى synthesis الى اتغيرت من ال synthesis لان زى ما قولنا فى logic synthesis ان بعض ال signals اسمائها بتتغير زى اى reg signal الى اتغيرت من ال out_reg" فعشان اعرف اتعامل مع ال design بعد التغير ده لازم يبقى عندى الاسماء الجديدة وهو ده ال (svf.) الى بيطلع من ال synthesis وبندخله هنا لل formality ... ثم بعد كده بظبط ال setup وهنشوف synthesis الي بيطلع من ال synthesis وبندخله هنا لل synthesis الى وبعد كده اعمل out الهولي بيولي بعمل ايه فيها ... وبعد كده اعمل match بحيث يبدأ يشوف ال compare points الى قصاد بعض ثم verify ولا فيه مشكلة.

فى طريقتين نقدر نعمل بيهم كده (زى ما خدنا فى ال logic synthesis بردوا) اما انى هكتب script فيه commands بتعبر عن verification succeeded بردوا) اما انى هكتب formality tool مرة واحدة فيفتحلى ال formality tool ويعمل كل حاجة ويقولى فى الاخر GUI Graphical User Interface من دول ولا فيه errors والطريقة التانية هى انى اتعامل مع ال window تحت هنشوفها بعد شوية ال commands الى المفروض كنت هكتبها لو مستخدم طريقة ال script هنشوف الطريقتين

اى طريقة هستخدمها فيهم هحتاج افتح ال GUI نفسه او انى هفتح ال terminal اعمل run لل run وهو جواها اصلا command في الاخر هيفتح ال GUI ... اى حاجة هفتحها هيبقى في folder هعمله خاص بال formal verification جوا ال project folder بتاعى عشان الموضوع يبقى منظم وكل ال outputs تبقى موجودة ومنظمة في مكان واحد لكل خطوة في ال ASIC flow بشكل عام ... فكل خطوة ليها folder خاص بيها

Formal verification flow using TCL script:

خلينا نشوف ال commands بتتكتب ازاى وبعدين نفتح ال terminal ون run

1- Formality Setup:

ده مجرد تظبيط ل mode بحيث تكون synopsys tool مضمون انها صحيت و هتشتغل اهو

Command: set_synopsys_auto_setup true

2- load quidance:

زى ما قلنا انه هنا بندخل لل tool ال .svf بحيث تفهم الاسماء الجديدة الى فى ال implementation netlist دلوقتى وتربطها بأسمائها الحقيقية فى RTL code وتشوف اى تعديل عملته ال synthesis tool ... ايه التعديلات؟؟

- 1. object name changes وده الى قلنا عليه ان اسماء بعض ال signals بتتغير وبتتتكب هنا
- 2. constant register optimization وده لما ال synthesis tool بتلاقى reg signal فى ال constant register optimization على طول ما يعتمها 0 على طول ما تبقى registered وبده ابقى شلت flip/flop ووفرت فى area
- 3. Duplicate and merged registers لو مثلا عندى two or more registers ولكن بيطلعوا نفس الناتج يبقى نخليهم واحد بس كفاية خارج من ال out المشترك ده

Command: set_svf "design.svf"

3- load reference design

بنحط ال ref & impl designs في حاجة بنسميها container وكل واحد فيهم في container لوحده بنعرفله libraries & design ref design فهنا مثلا احنا في files & top system from the design files

- load libraries

هنا بحط ال technology libraries بتاعة ال design في list بحيث احطهم كلهم ولو عندى macros والكلام الى قلنا عليه في شرح ال technology libraries ولو معرفتش اسم هياخد ... وبعرف اسم لل container ده الى هو هنا Ref ولو معرفتش اسم هياخد default name

Command: read_db -container Ref [list]

====

-Read design files

هنا بحط كل ال HDL code files سواء ال top module او الى جوا كلهم بردوا ... وكتبنا عند read كلمة "verilog" لان ال VHDL مكتوبة ب verilog ولكن ممكن نخليها "vhd" لو كانت بكتوبة ب VHDL

Command: read_veriolg -container Ref "Design_file_1"

read_veriolg -container Ref "Design_file_2" read_veriolg -container Ref "Top_Design_file"

====

- set_top design

هنا بحددله فقط ال top design من الى انا حطيتهم فوق في read design files بس بحطه على two commands من غير v. في اخر اسم ال

Command: set_reference_design Top_Design_file

set_top Top_Design_file

4- load implementation design

نفس الكلام الى عملته لل ref هعمله لل implementation بس هنا بدخل

- load libraries

هنا بحط ال technology libraries وزى ما قلنا بدخلها بدخلها بال (.db) عشان كده كاتبين read_db وهي نفس الى دخلتهم في ref ... وبعرف اسم لل container ده الى هو هنا Ref ولمو معرفتش اسم هياخد default name وهو "fr"

Command: read_db -container imp [list]

====

-Read design files

هنا بدخل netlist فاى صورة ليها يعنى ممكن ادخل ال .v الى بيطلع من ال synthesis بردوا ولكن هنا اختارنا ندخلها في formate تانية وهى .ddc واتكلمنا عنهم كلهم في logic synthesis فالمهم يعنى انى هنا بدخل netlist

Command: read_ddc -container imp "Top_Design_file.ddc"

====

- set top design

هنا بحددله فقط ال top design من الى انا حطيتهم فى read design files فى تعريف ال ref وبحطه على نفس ال file وبحطه على نفس ال commands وبردوا من غير .v فى اخر اسم ال

Command: set_implementation_design Top_Design_file

set top Top Design file

5- Some commands (especially for DFT)

ال commands دى بنحتاجها بعد DFT بس خلينا نشوف دور ها بشكل عام دلوقتي وفي DFT هنرجع نشوف بقي احتاجنها ازاى

- set_dont_verify_points

هنا انا بدى لل tool بعض ال compare points الى مش عايز اعملها verification اصلا وده مثلا هحتاجه في DFT لان الكود بتاعى فيه ال inputs & outputs & internal signals مضافين عشان ال DFT بعدين لما احطه بالفعل لكن لو احنا بنعمل verification لانك مش بعد ال synthesis يعنى قبل DFT يبقى هعوز اقوله ان ال ports دى في الكود متبصش عليها اصلا ولا تعملها DFT لانك مش هتلاقي ليها نفس ال functionality في ال netlist الى طلعت من ال synthesis لاني لسه هحط جزء DFT الى هيحقق ده ... انا مجرد جهزت ال ports & pins الى هحتاجها ليه وبردوا هنفهم الحتة دى اكتر لو فاهمين DFT

Command: set_dont_verify -type port Ref:/work/*/port_name

فى ال type استخدمنا port عشان هنعملها على port الى هى غالبا بتبقى input & output ports الى زادت مع DFT ... ثم عشان الحط اسم ال port حطينا اسم ال container الى هو مثلا Ref بعدين " /*/ work" وهنحط اسم ال port بعدها

====

- set constatnt

هنا انا بدى لل tool بعض ال compare points الى عايز احط عليها قيمة ثابتة يعنى 0or1 ودى لنفس السبب بتاع اول واحدة بردوا هحتاجها عشان اعمل testmode signal = 0 لان حسب الى هندرسه فى DFT المفروض هخلى testmode signal بحيث انه يختار ال path الطبيعى بتاع ال design ومش بتاع ال DFT لان ده الى عايز اعمله formal verification

Command: set_costant Ref:/work/phy_Tx/port_name value

حطينا اسم ال container الى هو مثلا Ref بعدين "/ work" وهنحط ال path الى هيوصلنى لل Port

====

- set verification set undriven signals X

بقول لل tool انها تتعامل مع اي undriven nets هتلاقيها على انها X يعني don't care بالنسبالي

6- matching & verify

خلصنا كل الى عايزين نعمله لل tool فنقولها بقي يلا تعمل match & verify عشان نشوف الدنيا تمام و لا في errors

Command: match

verify

7- Debug through formality GUI

عشان لو فيه اي errors اقدر اشوفها واعمل debug من GUI مش هقدر اعمل كده من terminal بعمل فيها run

Command: start gui

8- Reporting

عشان اتاكد ان الدنيا تمام وكويسة ولو مش كويسة اعرف ايه الى عنده error بالظبط فبطلع شوية reports تقولى ايه ال points الصح وايه الغلط وايه الى commands ده اسم ال report فممكن تحطه اى الغلط وايه الى unverified ده اسم ال report فممكن تحطه اى حاجة عادى)

Command: report_passing_points > "passing_points.rpt"
report_failing_points > "failing_points.rpt"
report_aborted_points > "aborted_points.rpt"
report_unverified_points > "unverified_points.rpt"

8- running

زى ما قلنا هعمل folder لل folder ثم هحط فيه ال TCL script الى عملته وليكن هسميه "fm_script.tcl" ثم من نفس ال TCL script في ال right click في ال terminal واختار (terminal) ثم هكتب جواها ال terminal الخاص بال formality

Command: fm_shell -f fm_script.tcl | tee fm.log

زى ما خدنا فى ال synthesis ان ال command بالشكل ده بيعمل log file اسمه كده هيكون "fm.log" وفيه كل الى مكتوب فى ال terminal بحيث اقدر ادور على ال errors & warning واى حاجة عامة ولكن عشان اقدر اتعامل مع ال errors واعمل debug هحتاج بحيث اقدر ادور على ال commands واى حاجة عامة ولكن عشان اقدر اتعامل مع ال errors واعمل debug هحتاج واعمل GUI بردوا فبنفتحها زى ما شوفنا من ال


Formal verification flow using GUI only:

هنا بقى احنا هنعمل كل خطوة بايدينا ... هي بالظبط نفس الخطوات الى عملناها بال commands ولكن بنعملها احنا في GUI نفسه

1- Open GUI

بردوا هنعمل file خاص بال formality بحيث ان كل ال files الى هنطلع تبقى فيه وجواه نفتح ال terminal ونكتب فيها ال liles الخاص بفتحه

Command: formality




هلاقي عندي كذا tab في GUI ال Guide & set up مش هنستخدمهم هنا هنشر ح الباقي

2- ref tab


دى جواها اصلا 3 tabs وهنا انا هجهز ال container بتاع ال reference design يعنى ال RTL code وكنا بنعمله ب container دى جواها اصلا 3 commands فهنا هنعملهم على 3 خطوات

1- From Design files tab:




- set the work library and choose the verilog version
- choose verilog tab below and load the RTL code
- Press load design (the gray arrow that will be green)

2- From read DB libraries: choose DB tab below and load your .db library



3- From set top design: choose your top design and click on set top




2- imp tab

نفس الى اتعمل فى ref tab هنعمله هنا بالظبط ولكن هنا بنجهز ال container لل implementation design يعنى netlist فال .v الى هنختاره هنا فى ال design file هو netlist مش code

3- match & verify tabs

هندخل ال match الاول ونختار run match ثم لو تمام نروح ل verify tab وندوس على verify



4- failed or succeeded verification

لو succeeded هلاقى كلمة verification not run فوق بقت verification succeeded وتمام لكن لو فى غلط هيطلعلى verification failed ويوديني عند ال debug tab

Some GUI Features:

وحتى لو استخدمت TCL script بتفتح في الاخر GUI تشوف عليه بس فهتكون الحاجات دى مفيدة بردوا:

1- ممكن تشوف ال schematic بتاعة ref or imp من icon اسمها view design Architecture ثم من جوا تختار ال design انى واحد ثم from view menu choose view design --- ده شكل ال icon



2- ممكن نحفظ شكل ال schematic الى طلعت من (1) عن طريق:

schematic menu then choose print and save it as PDF

3- ممكن من ال architecture الى طلع في (1) بردوا تشوف ال source بتاعه سواء كان RTL code لل reference design او كان netlist لل implementation design من:

view menu then choose view source

OR Right click on schematic then choose view then view source

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhln1D60 nWM7p-L3q9a?hl=ar
