Routing (V1)

Written by: Fatma Ali

Content:

- Introduction
- Grid Routing System
- Routing Stages
 - Global Routing
 - Track Assignment
 - Detailed Routing
 - Search and Repair
- Non Default Routing Rules & Crosstalk
- Signoff DRC Checker
- ICC Tool

Introduction:


لحد هنا نكون حطينا ال cells وعملنا CTS بال routing بتاعها زى ما شوفنا فدلوقتى ناقص اننا نوصل ال design cells ببعض ودى هى خطوة ال routing المفروض يكون:

- Placement خلصان يعنى ال Pogic cells محطوطة في اماكنها
- CTS file و كمان ال routing بتاعهم زى ما شوفنا في clock tree cells و كمان ال
- Estimated congestion يكون مقبول يعنى متكونش الدنيا زحمة اوى زى ما اتكلمنا عنه في CTS بالتفصيل
 - Estimated timing: یکون من غیر violations طبعا
- Max capacitance and max transitions: یکونوا من غیر violations بردوا ... دول بیکونوا ضمن ال constraints ومهمین جدا فلازم میکونش فیه violations علیهم قبل ما ادخل ال

طول الوقت الى فات كنا بنتعامل مع ال connections بين ال cells انها logical connections (يعنى physically لسه مش موجودة) ودى بنعمل بيها estimations بس عشان نعرف نشوف ال timing تمام ولا لا او اى حاجة تانية محتاجة ال wires الى احتاج فيهم اطلع ال physical connections دى الى logical connections حقيقة physical connections ... فى ال routing بقى الهدف اننا نحول ال logical connections دى الى routing حقيقة يعنى نوصل بين ال cells فعلا باستخدام ال metal layers والفرق ده واضح من الصورة انه ال logical ده مجرد توصيل بين ال metal layers & بتعمله ال horizontal & vertical باستخدام Vias




Logical connections



Physical connections

فيما اننا بنعمل routing زى ما عملنا في clock network بس هنا بنعمل لباقى ال design كله ... بالتالى في concepts مهمة جدا اتكلمنا عنها في CTS هنحتاجها هنا زى ال crosstalk, non-default routing, congestion ... خلينا بقى نبدأ ونشوف ايه هى ال tool commands ثم في الاخر نشوف ال

Grid routing system:



Metal layers grids

routing ليها metal layer كنا بنحدد حاجة اسمها wire tracks واتكلمنا عنها بالتفصيل وقتها ... فكل floorplanning ليها perpendicular بيختلف من layer محطوطة جمب بعض وزى ما عارفين ان ال tracks direction بيختلف من layer للى بعدها بحيث يكونوا tracks بيمثل مكان متاح لعنى واحدة vertical بيقى الى بعدها للى بعدها horizontal وهكذا فكإن بقى عندى Grid في كل route ... وكل width بيمثل مكان متاح (route له width فهو بيكون route) انه يمشى فيه ... ولكن ال track ده عبارة عن خط واكيد ال voute فهو بيكون

Note: لو مش فاكر ال wire tracks كويس ممكن ترجع لشرحهم في Note


Routing Stages:

هنلاحظ ان اى process اتكلمنا عنها قبل كده كنا بنعملها على خطوات زى مثلا ال placement كان عندى coarse & legalized فال stage الواحدة على كذا خطوة وهنا نفس الكلام ... هيقسم ال routing على خطوات وهنمثلهم فى اربع خطوات:

- Global routing
- Track assignment
- Detailed routing
- Search and repair


1. Global Routing:

خلينا نشوف اول حاجة وهي تقسيم ال design قبل ما اعمل فيه حاجة ... ال compiler بيقسم ال design الى cells بيطلق عليها Global routing cells الكبير الى اجزاء صغيرة وده Gcells الكبير الى اجزاء صغيرة وده بيساعده زى ما هنشوف انه يبص على كل جزء لوحده ويتعامل معاه ويصلح ال violations الى فيه بطريقة منظمة كإنى بشوف حتة حتة فى design بس عامل standard size للحتة دى



Dividing the design into Gcells

ال design عندى بعد ال placement عبارة عن cells فعايز اوصل بينهم ب nets الى هى يعنى ال wire الى هيوصل بينهم جوا ال design عبارة عن placement فعايز اوصل بينهم ب design ... فانا محتاج مبدأيا احدد ال path الى هتمشى فيه كل net وهيكون في انى metal layer ... وده الى بيتعمل في الخطوة دى انه



Global Routing Operation

يبقى فى global routing هو هيحدد ال nets الى عنده ويشوف دى بتنتمى لأنى Gcell ويحدد ال path الى هتاخده وال nets الله عنده ويشوف دى بتنتمى لأنى Gcell ويحدد ال path المقصود الله هتستخدمها لكن هو معملش اى حاجة physical ده مجرد تحديدات ... ناخد بالنا ان ال nets للتانية عادى مش المقصود انه Gcell الى فيها مش هيوصل على Gcell تانية ... دى عملية تنظيمة فقط

في ال global routing بيكون ال compiler وهو بيحدد ال path لكل net واخد في اعتباره كذا حاجة زي:

- انه ميقربش من power mesh routing يعنى ال ring & straps & rails كل دول مش هيستخدمهم
 - ال routing blockages بحيث ميعملش routing فيها
 - يقلل ال congestion ولكن بردوا يقلل ال detour لانه بيزود ال delay زى ما شرحنا بالتفصيل في CTS


على الجانب الاخر هلاقى انه مش بيهتم ب Design rule checks DRCs خالص هنا يعنى مثلا overlapped paths ممكن تكون موجودة عادى واى حاجة تعمل DRC violation ممكن انك تلاقيها لانه مش بيبصلها في الخطوة دى

2. Track Assignment:

بعد ما حددت ال paths بتاعة ال nets وحددت كل path هيكون في اني metal layer ... هاجي في الخطوة دي احدد ال track path بتاعة و path يعنى في ال global قالي ال net دي هتاخد path في metal layer 1 مثلا ففي ال track assignment هبدأ احدد هي هتمشي في انهي metal layer 1 لإن زي ما احنا عارفين من ال floorplanning ان كل track فيها metal layer ... فكده هو فأبدا احدد ال path الحقيقي بقي هيكون شكله ازاي يعنى ال physical path بالفعل على ال tracks دي ... بس لسه ال metal trace وحدد ال metal trace بالفعل على ال tracks دي ... بس لسه ال metal trace وحدد ال metal trace بالفعل على ال tracks على الماكن الي هبتحط فيها

بيكون مهتم انه يطول ال path على انه يخليه قصير وينزل ب metal layer ل via تانية ... يعنى بمعنى اخر بيفضل انه يمشى طريق طويل على نفس ال metal layer على انه يقطع الطريق الطويل ده بانه ينزل ب metal layer تانية مثلا ويكمل طريقه ... لإن ال resistance بتاعتها عالية نظرا لصغر مساحتها وبالتالى كده بيزود ال delay اكتر من لو كمل فى straight path فى نفس ال metal layer فال عدد ال vias

حتى انه مثلا لو ماشى vertical فى track معين فى metal layer وعايز يمشى حتة horizontal ثم يرجع vertical vertical تانى فاول حاجة المتفكر فيها انه ينزل من ال vertical direction metal layer به ويوصل للى تحتها الى هتكون horizontal direction زى ما احنا عارفين ثم يمشى الجزء ال horizontal الى عايزيه ويرجع يطلع لل vertical metal layer تانى ب via بس لإنه بيحاول يقلل ال vertical metal layer الحتة الى عايزها vertical metal layer الحتة الى عايزها فى vertical metal layer الحتة الى عايزها ثم يرجع vertical metal layer كانت على نفس ال vertical والحتة الى المحتورة تحت كده ... هتلاقى انه مشى vertical فى two tracks والحتة الى المحتورة تحت كده ... هتلاقى انه مشى layer كانها وصلت بين ال two tracks كانت على نفس ال layer




TA Metal Traces & Jog

فى الخطوة دى بردوا ال tool مش بتهتم بال DRCs خالص يعنى هتلاقى violations عادى بعدها ... يبقى فى DRCs فى الخطوة دى بردوا ال global route معين فيه هياخد كل global route ويحطه بالفعل فى metal layer بتاعته فى track معين فيه

3. Detailed Routing:

هنا بقى هنحط ال metal بالفعل في الاماكن المتحددة لكل route ونحل ال DRCs الى ال tool مكنتش مهتمة بيها قبل كده ... يبقى ال track هنا بقى route الى اتحددت لكل route في plan الى اتحددت لكل route في plan دى في route هتاخد ال routing plan الى اتحددت لكل routing plan بالفعل وتوصل بين ال nets & pins يعنى هتعمل ال routing فعلا خلاص


وبالتالى لو جيت اقارن بين ال routes الى عملتها ال global routing والى اتعملت في detailed routing هلاقى زى الصورة تحت كده ... لإن ال detailed or vertical directions المتحددة في كل metal layer ب horizontal or vertical directions ... يعنى عملت شكل ال routing plan الحقيقي المطلوب على عكس ال global كان مجرد توصيل عشوائي يحدد ال routing plan فقط



(b) Detailed routing

(a) Global routing


ثم زى ما قلنا هتحتاج بقى تصلح ال DRCs بعد ما تحط ال metal routes ... فهتصلحه ازاى؟؟ احنا قلنا ان ال DRC مقسمة ال DRC violation ... فهتصلحه ازاى؟؟ احنا قلنا ان ال DRC violation فيه ثم اللي gcells فالى هيحصل انها هتبص على ال design في صورة اجزاء كل جزء فيه عدد من gcells وتصلح اى DRC violation فيه ثم تتروح للجزء الى جمبه وهكذا لحد ما تخلص ال design ... كإنها حددت box بعنى معين وبما ان هي بتشوف ال multiple of gcell وعدد من gcells فالى box فيكون ال size بتاعه هو multiple of gcell ويطلق عليه box في gcells يعنى مثلا لوعندى 4*4 عدد من gcells بعنى مثلا لوعندى 4*4 وعرضه هو gcells يبقى هو بيحتوى على gcells ... فال tool لى بعده الى جوا الى box الى بعده الى منطقة تانية من ال design وهكذا لحد ما تخلص



المشكلة هنا ان ال design كله اتقسم ل Sboxes ليهم نفس ال size جمب بعض كده زى ما باين من الصورة فوق ... طب ما ممكن يبقى فيه DRCs في جزء ال design الى عند ال boundary بين اى two boxes ... يعنى ال tool بتصلح ال violations الى جوا ال Sbox مش الى ال box boundary ودى الى هنصلح Sbox مش الى ال DRCs violations ودى الى هنصلح فيها اى DRCs violations لسه موجودة

4. Search and repair:

هنا هحل اى DRC violations لسه موجودة زى ما قلنا وهنستخدم نفس Sbox ال concept بس الفرق انه هعمل كذا DRC violations واحدة ب size مختلف فمثلا فى الاول هستخدم sbox size يكون 2*2 وامشى على ال design كله بنفس الطريقة الى شرحناها فى ال DRC كان iteration ثم ال iteration التانية هستخدم size اكبر مثلا 3*3 وامشى على ال design كله تانى وبالتالى اى DRC كان موجود عند ال boundary وقت استخدام 2*2 sbox 2*2 هيكون جوا ال sbox 3*3 وهكذا كل ما اكبر ال size هيكون جوا ال size كل ما اكبر ال size كل كا كان الصغر جواه ... وهكذا هعقد اكبر فى ال size لحد ما اخلص ال boundary كله كدا



Non Default Routing Rules & Crosstalk

اتكلمنا عنهم بالتفصيل في Clock Tree Synthesis ممكن تراجع عليهم من هنا

Signoff DRC checker

بعد اخر خطوة في DRC check المفروض هعمل ال checks على ال design والى منهم DRC check الى اتصلح كله بعد checks المصنع ... DRC check باستخدام CC tool مقدرش اعتمد عليه كأخر DRC check على ال DRC check من الده؟ عشان DRC check بتاعى ليه كذا wiew هي جزء من routing DRC rules مش كلها ... ال design بتاعى ليه كذا به view الوه؟ عشان routing DRC rules هي جزء من routing DRC rules مش كلها ... ال ICC الحر ممكن اشوفه بكذا شكل ... view يخليني اشوف كل التفاصيل الى فيه و view تاني اشوف فيه بعض التفاصيل مش كلها ... ال CC الخر ممكن الشوفه بكذا شكل ... poly يخليني الموف كل التفاصيل الى احتاعار فين مش المشروف كل التفاصيل الى التفاصيل الى التفاصيل الى التفاصيل الى التفاصيل الى التفاصيل بيتكلم عن poly مثلا و لا بينزل لل poly وبردوا CC المستخدمة ليها بردوا check على الدوم ميكنش فيها اى check وبردوا DRC المستخدمة لعمل black box المستخدمة لعمل DRC rules هي signoff DRC check متعملش عليها مدال دواله ... ال check المستخدمة لعمل DRC rules هي الهودي المهادين المهادين المستخدمة المستخدمة العمل DRC rules هي الهادين المهادين المهادين المهادين المستخدمة العمل المستخدمة العمل المستخدمة العمل المستخدمة العمل المهادين المهادي

ICC tool

1. Checks before Routing:

Command:

check_routeability -error_cell cell_name

ال command ده هو الاكثر استخداما وكافى لل prerouting check ... بيعمل constraints ان ال check جاهز لل pins المحطوطة ليهم من قبل كده انه routable design في الله pins المحطوطة ليهم من قبل كده وان مفيش اى violations على الماكنهم ويتأكد ان ال wire tracks مظبوطة ويبص على ال blockages في ال وان مفيش اى optimizations على الماكنهم ويتأكد ان ال errors الها تعملها بعدين سواء هتصلح بيها errors او تعمل tool انها تعملها بعدين سواء هتصلح بيها violations الزم تتحل الاول وفي نفس الوقت ال tool بتجمع command ده تقدر تعرف هل ال design ولل وفي الاخر تقولك هل تمام ادخل على ال prouting ولا لا ... لو تمام وcommand هيرجع 1 بعد ال checks زي كده:

ال errors الى بتطلع بيطلعها فى err ده file بي get generated ويتحط فيه ال errors ... وبالتالى هو مش هيطلع الا لو فيه get generated ... ال default لاسمه انه يكون top_cell_name.err وحسب اسم ال top_cell_name.err عندك يعنى بمعنى اخر ال error cell بتاعك ... وال file ده بنطلق عليه error cell ... ولكن تقدر تغير اسمه عن طريق ال option:

● error cell: بحطله اسم ال error cell بدل ال default بتاعها فمثلا لو حطيت mydesign هيطلع اسمه

=====

Command:

check_physical_design -stage pre_route_opt

ال command ده استخدمناه في ال placement وال CTS زى ما شوفنا قبل كده بحيث انه يتأكد من ال design لحد كل خطوة فيهم انه routing لعد كل خطوة فيهم انه routing عبد الله على على stage واقف فيها ... هنا بيعمل checks قبل ما نبدأ

pre_route_opt فكتبنا pre_route_opt زى ما شوفنا قبل كده pre_place_opt قبل ال pre_placement و stage
 و stage فبل ال CTS قبل ال pre_clock_opt

بعد ما يخلص بيطلعلى ال errors & warnings ويرد ب 1 على ال command لو مفيش errors زى فى الصورة تحت وكل ده بيحطوا فى html file زى ما هو كاتب:

```
Report : check_physical_design
Stage : pre route opt
Design : mips 16
Version: G-2012.06-ICC-SP2
Date : Thu Aug 6 23:20:19 2015
Total messages: 0 errors, 6 warnings
Warning Summary for check_physical_design
          Occurrences Title
 PSYN-523 2
                           Geometries are not integer multiple of width or.
Other Warning Summary for check_physical_design
             Occurrences Title
 MW-349
                            Cell contains tie connections which are not con.
 ZRT-026
                            Layer %s pitch %.3f may be too small: wire/via-.
 ZRT-517
                             The %s.err error view already exists; the curre.
dump check physical design result to file ./cpd pre route opt 2015Aug06232015 21
523/index.html
icc shell>
```

=====

Command:

all_high_fanout -nets [-threshold value] [input_coll] [-through_buf_inv]

Note: زى ما ذكرنا قبل كده ان ال fanout هو عدد ال cells الى واصل على ال output cell واتكلمنا عنه بالتفصيل في Note: واتكلمنا عنه بالتفصيل في high fanout synthesis في ال synthesis في ال constraints

ال command ده بقدر اعرف منه ال nets الى عندها high fanout في ال design او في جزء معين من ال nets بطلق عليه دلوقتي: critical nets من ناحية ال fanout الى عندى لحد دلوقتي:

- mets عشان يرجعلى ال high fanout nets عشان كده ده مش optional (مش محطوط بين [] يبقى لازم نحطه مش
 (optional)
- threshold الى لو ال fanout net الى لو ال threshold اعلى منها يبقى ال threshold هيرجعها ك threshold الى لو ال threshold المه threshold المه optional بطريقة تانية وهي انك تعمل set اسمه optional وهو ده المستخدم ك default لو محطتش ال threshold option ... كمعلومة بردوا ان high_fanout_net_threshold وانت مغيرتش قيمته وبياخد integers فقط
- input_coll: ده بحط مكانه اسم ال collection الى عايزه يدور على ال high fanout nets فيها ولو محطتهاش هيدور في ال design كله فالغالب بيبقى تعويض عن اسم variable زى كده:

The following example shows the collection of all high-fanout nets from an existing collection stored in \$COLL:

```
prompt> all_high_fanout -nets $COLL
{ii2/hin iv3/in iv3/out tin ii2/hout tout}
```

```
icc_shell> all_high_fanout -nets
icc_shell> all_high_fanout -nets -through_buf_inv
{n39 clk n155}
icc_shell>
```

=====

Command:

```
all ideal nets [input coll]
```

ال command ده بقدر اعرف منه لو في ideal net عندى يعنى nets عندى يعنى command عندها command ده بقدر اعرف منه لو في ideal دلوقتى:

all_high_fanout command الى عايزه يدور فيه زى ما ذكرنا قبل كده فى collection الى عايزه يدور فيه زى ما ذكرنا قبل كده فى collection الى عايزه يدور فيه زى ما ذكرنا قبل كده فى ideal nets فى ال design كله

لو استخدمته سواء قبل ال routing او في اي stage تانية وكان فيه ideal nets هير جعوا بالشكل زي الامثلة دي كده:

```
The following example returns a collection of all ideal nets from the design:

prompt> all_ideal_nets
{ii2/hin iv3/in iv3/out tin ii2/hout tout}

The following example returns a collection of all ideal nets from an existing collection stored in $COLL:

prompt> all_ideal_nets $COLL
{ii2/hin iv3/in iv3/out tin ii2/hout tout}
```

2. Pre-Route Settings:

Command:

set_delay_calculation_options [-preroute elmore | awe] [-routed_clock elmore | arnoldi] \
[-postroute elmore | arnoldi] [-awe effort low | medium | high] [-arnoldi effort low | medium | high]

ال tool بتستخدم algorithms عشان تقدر تحسب ال delay لل cells & nets ففيه كذا algorithm متاحين وهما elmore و awe و default و three algorithms ممكن تبحث عن كل واحد لو عايز تعرف تفاصيل عنه بس المهم بالنسبالنا حاليا انه فيه three algorithms هو elmore وبالتالى هتلاقى ال options عبارة عن انى بحدد ل stages معينة انه يستخدم model من التلاتة في حساب ال delay او انى emodel effort معينة انه يستخدم model effort:

- preroute: هنا بحددله ال delay model الى يستخدمه لحساب ال delays لل design قبل ال routing والمتاح هو elmore و elmore و awe
- routed_clock: هنا بحدد ال model المستخدم لحساب ال delay ل delay سواء بعد ال CTS او بعد ال routed_clock و clock tree nets والمتاح هو elmore و design لل delay لل model ... وبالتالى ال model المستخدم لحساب ال arnoldi و clock tree delays
 - postroute: بنفس الفكرة بختار ال delay model الى هيستخدمه في حساب ال design لل design بس بعد ال
- awe_effort: بحدد لل tool ال effort الى تبذله وقت استخدام ال awe model ممكن awe model وال low, medium وال medium.
- effort ال tool ال effort الى تبذله وقت استخدام ال arnoldi model ممكن low, medium or high وال effort
 medium هو ال medium

```
EXAMPLES
       The following command specifies that the Arnoldi delay model is used
      with high effort for postroute designs:
        prompt> set delay calculation options \
            -postroute arnoldi -arnoldi effort high
      The following command specifies that the Elmore delay model is used for
      preroute designs:
        prompt> set_delay_calculation_options -preroute elmore
      The following command specifies that the AWE delay model is used with
      high effort in preroute designs:
         prompt> set_delay_calculation_options \
             -preroute awe -awe effort high
      The following command specifies that the AWE delay model is used on the
      data nets and and the Arnoldi delay model is used on the clock nets
      after clock tree synthesis:
        prompt> set delay calculation options \
            -preroute awe -routed_clock arnoldi
```

=====

Command:

set_route_options [-default] [-groute_timing_driven true | false]\
[-groute_timing_driven_weight number] [-groute_congestion_weight number]\
[-groute_incremental true | false] [-track_assign_timing_driven true | false]\
[-track_assign_timing_driven_weight number] [-droute_connect_tie_off true | false]\
[-droute_connect_open_nets true | false] [-droute_reroute_user_wires true | false]\
[-droute_CTS_nets normal | minor_change_only] [-same_net_notch ignore | check_and_fix]

ال command ده بيظبط ال settings الى هتستخدمها ال tool في ال routing steps عشان كده فيه settings الى settings الى settings في دوستمال الله command وفيه لل settings وهتلاقى بدايتها droute فخلينا وفيه لل detailed وهتلاقى بدايتها track_assign هتلاقى بدايتها droute فخلينا نبص على بعض ال options:

- default: کده هیستخدم ال default settings لکل ال
- groute_timing_driven: هنا بقوله هل يخلى ال global routing مهتم بال timing ولا لا ... لونفتكر من ال groute_timing_driven: فكرنا جزء ال timing وده معناه انى بخلى ال step الى بعملها دلوقتى تكون مهتمة بال timing يعنى ت meet لكرنا جزء ال timing وده معناه انى بخلى ال step الى بعملها دلوقتى تكون مهتمة بال timing وده معناه انى بخلى ال congestion مثلاً فلو خليت ال ture معلى حساب حاجات تانية زى ال congestion مثلاً فلو خليت ال timing ده default وال timing وال timing هو route
- groute_timing_driven_weight: بحط رقم من 1 الى 7 بيعبر عن درجة الاهتمام بال timing بمعنى انه 7 مثلا معناها انه اهم حاجة ال timing حتى لوعلى حساب ال congestion او اى حاجة تانية فال default هو 4 ودى قيمة متوسطة تخليه يهتم بال timing وفي نفس الوقت ميجيش على حساب باقى ال aspects

- groute_congestion_weight: هو بيهتم بال congestion فهنا احنا بنحطله ال weight نفس فكرة ال groute_congestion_weight: default وبيكون من 1 الى 12 فكلما كان الرقم عالى كل ما هيهتم بانه يقلل ال congestion اكتر من اى حاجة تانية وال weight بتاعه 4
- groute_incremental احسن كإنه كل مرة بيعمل true بيعمل عنا global routing results فبضمن انه global routing results احسن كإنه كل مرة بيعمل optimization
 فو default عن الى قبلها وال default
- timing driven: نفس فكرة ال timing driven في ال global بردوا هنا بخليه ياخد ال track_assign_timing_driven في اعتباره وال default هو false
- track_assign_timing_driven_weight: بحط رقم من 1 الى 10 بيعبر عن درجة الاهتمام بال timing نفس الى كان موجود في default عادى بس ال default هذا هو 1
- detailed routing: في ال detailed routing: في ال detailed routing: في ال detailed routing: في ال design بعني ممكن تعمل مشاكل في ال design لو اتسابت فال design مش متوصلة بحاجة ولكن ممكن تعمل مشاكل في ال pins لو اتسابت فال default هنا ممكن تعمل مشاكل في ال design انه بيحاول و connect ال و open pins انه بيحاول و connect ال و انك عايز تعملها design ال انك قاصد تسيبها design ال و انك قاصد تسيبها design المكان تخليه و المكان تخليه و المكان تعملها design المكان و انك قاصد تسيبها design المكان و انكان و
- droute_reroute_user_wires: ممكن يكون ال user حط بعض ال manually بنفسه droute_reroute_user_wires: ممكن يكون ال user ممكن يكون ال optimization حط بعض ال optimization ولا لا فال default هنا default فيهم فهنا بيقول لل detailed routes هل تغير فيهم عادى لو احتاجت لده في ال
- detailed route: ال droute_CTS_nets ممكن يغير في ال clock tree nets ممكن يغير في optimization عشان ال detailed route ولكن ال default ولكن ال design هنا هو tree زي ما احنا عارفين انها critical جدا عشان كده بنعملها حتى قبل routing باقى ال routing هنا هو minor_change_only عشان ميغيرش فيها بقدر الامكان ولكن لو خليتها normal هيغير في ال design nets عادي optimization زي ما هيعمل في ال design nets عادي
- same_net_notch دى مشكلة ممكن تحصل وهي ان لو عندى wires جمب بعض وكلهم واصلين على نفس ال net لكنهم قريبين
 جدا من بعض يعنى المسافة بينهم اقل من ال min spacing في ال by default فدى مشكلة بقول له انه يحلها لما احط check_and_fix
 ولكن ال default هو ignore يعنى مش بيحلها by default فانا لازم اقول لل detailed route انه يحلها
 بالطريقة دى لو انا عايزه يحلها

مثال لل command:

icc_shell> set_route_options -groute_timing_driven true -groute_incremental true -track_assign_timing_driven true -same_net_notch check_and_fix | 1 | icc_shell>

Command:

set_si_options [-delta_delay true | false] [-min_delta_delay true | false]\
[-static noise true | false] [-timing window true | false] [-route xtalk prevention true | false]

ال command ده بيحط options تخص ال signal integrity بحيث ال tool تعرف هتاخد ايه من ال non ideality في اعتبارها وايه لا وبعض options الله command هي:

- delay عن ال delay الى بيحصل الل signal بسبب ال cross talk الى انتفصيل في CTS فهنا اما cross talk الى انتفصيل في cross talk بيحصل الله signal delay بيكون دروالتالى ال signal delay بتكون الله المتفود في اعتبارها تأثير ال false بتاعه انه default الله في min_delta_delay option هو true هو true بيكون الله true بيكون الله true
- cross talk هياخد في اعتباره ال timing analysis and optimization هياخد في اعتباره ال min_delta_delay عشان ده بيعبر عن انه في delta_delay option = true وده بيساعد في ال automatically set عن طريق انه worst case عن min delay to clock capture path وبالتالي capture clock الله min noise propagation وبالتالي setup analysis في ال setup وبالتالي setup التقصيل في crosstalk effects في ال CTS ... وبردوا بيحسب ال chold ال check وجود hold ال check وبالتالي بي
- static_noise في ال tool انه تاخد في اعتبارها تأثير ال static noise على ال signals في ال tool وال noise وال noise دى static_noise على ال supply noise وال supply noise ... وال الى هي جاية مثلا من supply noise او من تغيير ال environment زي ال false ليها هو default
- route_xtalk_prevention: هنا لو خليته true ال tool بتبدأ تستخدم techniques بحيث انها تقلل ال crosstalk على قد ما تقدر ولكن ال default بتاعه هو false

مثال عليه:

EXAMPLES

The following example removes all annotated delays, specifies crosstalk delta delay and static noise calculation and defines the threshold.

prompt> set si options -delta delay true -static noise true -static noise threshold below high 0.3

3. Hold Time Fixing:

Command:

set prefer [-min] {cell list}

زى ما اتكلمنا عنه فى CTS ... ده بستخدمه بشكل عام من غير min عشان اقول لل cells الى انا حطاها فى ال cell الى انا حطاها فى cell list الله انتخدمها فقط فى hold violations fixing لكن لما اضيف min يبقى بقولها تستخدمها فقط فى optimization لكن لما اضيف cell هيكون فيها target library ... وطبعا لازم اى cell فى ال list تكون فى buffers & inverters

=====

Command:

set_fix_hold [all_clock or put the clock name]

زى ما اتكلمنا عنه فى CTS: ده بستخدمه عشان اخلى ال tool تصلح كل ال hold violations الموجودة واما احطلها اسماء ال sources الى عندى all clocks الى عندى ال trees الى عندى عايز اصلح ال

=====

Command:

set_fix_hold_options -default -prioritize_tns -prioritize_min_delay -preferred_buffer\
-effort medium or high

زى ما اتكلمنا عنه فى CTS: ده بستخدمه عشان اخلى ال tool تصلح كل ال hold violations الموجودة بس بحطله اولويات يصلح عليها من خلال ال options دى

- default: هنا بتهتم انها متأثرش على ال worst negative slack و max transition time دول بيكونوا اهم حاجة هنا بس كده degradation في اى worst الإنه مهتم بال worst لإنه مهتم بال degradation في اى negative slack في اى negative slack
- prioritize_tns: هنا بتهتم انها متأثرش على ال worst negative slack وtotal negative slack و total negative slack max transition و max transition و total negative slack المحاجة هنا total negative slack و total negative slack و prioritize_tns و total negative slack و total negative slack و المحاجة هنا المحاجة هنا المحاجة الم
- prioritize_min_delay: هنا ال tool هتحسن في min delay اكتر من ال max بمعنى اوضح انها هتهتم تصلح ال setup العدم setup بردوا من ال timing violations حتى لو ده كان على حساب ال setup فممكن بعد ما تصلحه الاقى
- preferred_buffer: بخلی ال tools تستخدم ال buffers الی حطیتلها فی min option فی set_prefered command غیر set_prefered command غیر کده فهتستخدم هی ای buffers اثناء تصلیح ال hold
 - effort: بحدد ال effrot الى هتبذله ال tool في ال fixing وال effrot بتاعه

4. Routing Operation:

Command:

```
route_opt [-stage global | track | detail] [-xtalk_reduction] [-only_xtalk_reduction]\
[-effort low | medium | high] [-power] [-size_only] [-optimize_wire_via] [-area_recovery]\
[-wire_size] [-initial_route_only] [-skip_initial_route] [-incremental] [-only_wire_size]\
[only_hold_time] [only_design_rule] [only_power_recovery] [only_area_recovery]
```

ال steps بيعمل كل steps ال routing الله postrouting optimization ثم بيعمل من ال steps الله command المحطوطة وبالتالى ال steps عليكون فيها انى routed and optimized design حسب كل ال constraints & settings المحطوطة وبالتالى ال routed and optimized design ولا كلهم وفيها الطرق الى يستخدمها فى ال global ولا كلهم وفيها الطرق الى يستخدمها فى ال optimization يعنى optimization ولا كلهم وفيها الطرق الى يستخدمها فى ال wire size ولا كلهم وفيها الطرق الى يستخدمها فى ال optimization يعنى optimization ولا كلهم وفيها الطرق الى يستخدمها فى ال optimization بهدف تحسين ال options مثلا وبعد ما يخلص هيكون قيه violations سواء DRCs فبحددله بردوا يصلح ايه فيهم ... بعض ال area options

- stage الى هوصلها ثم ي run ال optimization بعدها يعنى مثلا لو stage بيقى هيعمل stage الى هوصلها ثم ي optimization ويقف على كده ... لو محددتش ال stage فال default يعنى هيعمل optimization ويقف على كده ... لو محددتش ال optimization هو track assignment ثم detailed routing ثم بعد كده ي run ال prun ثم track assignment ثم بعد كده ي global routing
- effort: المجهود الى هنبذله ال tool فال post-route optimization وال medium هو medium وكل ما تزود هتعمل three optimization اكتر فمثلا ال high بيخليها تعمل optimization
- initial_route_only: بقول لل tool تعمل routing من غير options وبالتالى مينفعش استخدمه مع options زى skip initial route
- skip_initial_route: بقول لل tool متعملش routing وتعمل optimizations وتعمل routing فقط وبالتالى لازم يكون ال skip_initial_route: بقول لل coorouting خلصانة ... لو ال signal integrity كانت enabled فهتعمل routing steps من غير routed خلصانة ... لو ال signal integrity وده مختلف عن الى بيحصل في ال incremental option زى ما signal integrity وده مختلف عن الى بيحصل في ال incremental و options و incremental و initial route only و options و stage .. مينفعش استخدمه مع options و options و incremental و stage المتخدمه مع options و options options و options و options و options o
- initial routing وهتكون ECO routing و optimization وهتعمل بس optimization وهتكون initial routing وهتكون initial routing ولكن مش هتعمل ECO signal integrity ولكن مش هتعمل ECO signal integrity ولكن مش هتعمل process skip_initial_route والكن أو كان options من غير ال signal integrity ... مينفعش استخدمه مع options زى options و stage و stage
- optimization بس عشان احط ال optimization بهدف تقليل ال crosstalk بس عشان احط ال option ده لازم اکون جهزتله فی ال set_si_options بعمل option بهدف تقليل ال route_xtalk_prevention option به فی ال set_si_options وده نعمله عن طريق اننا نخلی pre-route settings

- command والا ال tool هتطلع error ... ال default ان ال option ده disabled يعنى لو كتبت ال command منغيره فهو مش هيعتبره موجود
- only_xtalk_reduction: يعنى يعمل optimization بهدف تقليل ال crosstalk فقط وعشان استخدمه لازم اكون جهزتله في pre-route settings بنفس الطريقة الى قولناها في atalk_reduction option
- power: بيبدأ يستخدم topologies يقلل بيها ال leakage power في ال optimization loops الى بيعملها يعنى يعمل power: بيبدأ يستخدم power بهدف تحسين ال
 - optimize wire via؛ بقول لل tool تعمل wire length لل extra optimization وعدد ال
- area_recovery: هنا بقول لل tool انها تعمل optimization في ال area يعنى تقلل ال area اكتر بمعنى انها تستبدل ال area_recovery: هنا بقول لل tool انها تعمل path الى فيه ال cells دى هيزيد لانه زى ما شرحنا في delay تانية قبل كده cells بتاعها زاد وبالتالى ممكن يحصل timing violations في ال path ده فمحتاج ان تكون ال positive setup slack ليها paths
 - only power recovery: بقوله ان ال optimization الى هتعمله هيكون عشان تحسن ال leakage power فقط
 - only_area_recovery: بقوله ان ال optimization الى هتعمله هيكون عشان تحسن ال area فقط
- wire_size: بسمح لل tool انها تستخدم rules مختلفة لل wire sizing الى هي non-default routing rules الى اتكلمنا عنها في CTS وشوفنا ازاى نحددها ... وبالتالى لازم اكون محدد CTS وشوفنا ازاى نحددها ... وبالتالى لازم اكون محدد
- size_only: يعنى في ال optimization استخدم فقط طريقة انه تغير في cell sizing وده مناسب لل designs الى بتكون :size_only و cell sizing الى بتكون cell sizing الى بتكون عنى مش هتغير في ال cell sizing بس
- only_wire_size: يعنى بقول انه استخدم فقط ال wire sizing المختلفة في ال optimization وبالتالي محتاج اكون معرف ال wire sizing وبالتالي محتاج اكون معرف ال non-default routing rules
- violations: بقوله ان ال violations الى اتصلحها هي فقط ال hold time violations وبالتالى محتاج ابقى عامل
 route_opt لل hold fixing وده عن طريق set_fix_hold command تبقى كاتبه قبل ال hold fixing
 - only_design_rule: بقوله ان ال violations الى اتصلحها هي فقط ال only_design_rule: بقوله ان ال

ال Engineering Change Order ودى هنتكلم عنها بالتفصيل في chip finishing ولكن ناخد فكرة بسيطة عنها دلوقتى وهي انها عبارة عن تغيير في ال design بعد ما يكون طلع ال layout خلاص واحنا بنعمل checks عليه زى STA, DRCs وغيرهم هنلاقي violations فهيحتاج نرجع نغير في PnR

```
EXAMPLES
       The following example runs initial routing and stops without running
       optimization:
        prompt> route opt -initial route only
      The following example performs only global routing:
        prompt> route opt -initial_route_only -stage global
      The following example performs only global routing and track assign-
        prompt> route opt -initial route only -stage track
       The following example runs only detail routing (if you are using the
       classic router, it also runs search and repair):
        prompt> route opt -initial route only -stage detail
       The following example runs only optimization and skips the initial
       routing steps:
        prompt> route_opt -skip_initial_route
      The following example runs only incremental optimization:
        prompt> route opt -incremental
       The following example runs routing-based crosstalk reduction in addi-
       tion to the default route opt signal integrity flow:
         prompt> route opt -xtalk reduction
```

5. Post Routing Optimization:

Command:

psynopt [-area_recovery] [-power] [-congestion] [no_design_rule | -only_design_rule]\
[-size_only | -in_palce_only] [-only_area_recovery] [-only_power] [-continue_on_missing_scandef]\
[-only_hold_time]

ده بيعمل optimizations واتكلمنا عنه في ال placement وقولنا انه اقدر بردوا استخدمه بعد ال routing اخليه يعمل optimizations ... options الى تتعمل من ال optimizations الى تتعمل من ال optimizations الى تتعمل من ال optimizations مى:

- area_recovery: هنا بقول لل tool انها تقلل ال area اكتر بمعنى انها هتسبدل ال cells ب cells اصغر ... بس كده ال area التوليد الله tool انها تقلل الله و area_recovery بتاعها زاد cell area الى فيه ال cells دى هيزيد لانه زى ما شرحنا في files تانية قبل كده انه اما path بتقل يبقى delay بتاعها زاد وبالتالى ممكن يحصل timing violations في ال path ده فمحتاج ان تكون ال path ليها positive setup slack كويس
 - congestion: هنا بقول لل tool انها تعمل optimizations لتحسين ال
 - power: هنا بقول لل tool انها تعمل optimizations لتحسين ال power

- no_design_rule | only_design_rule: بختار واحدة منهم وهنا ببقى عايز اقول هل تعمل fixing الل ino_design_rule واحدة منهم وهنا ببقى عايز اقول هل تعمل only_design_rule او انى اقول لل tool متعمل violations بس يعنى متعملش fixing الله design rules violations اصلا فاستخدم no_design_rule اصلا فاستخدم design rules violations للاتنين ال fixing violations & timing violations & timing violations للاتنين ال fixing ناها تعمل design rules violations & timing violations ها المناس ا
- size_only | in_palce_only: الاتنين دول بيخلوا ال optimizations تكون بتغيير حجم ال cells وبس يعنى ميحصل cells المطلق وبس يعنى ميحصل constraints on ECO placement change الموجود دول in_place_only الفرق بينهم ان Engineering change order بتحط ECO دى اختصار ل ECO دى اختصار ل ECO دى اختصار ل ECO دە قىزاللەر قىزالىر قىزاللەر قىزالىر ق
- timing او ال design rules او ال area recovery و optimization او ال optimization او ال optimization
 وبالتالي ده مقدرش استخدمه مع وجود only_design_rule & no_design_rule options
 - only_power: يعنى تعمل optimization لك power فقط
 - eset_fix_hold command فقط وبالتالى بحتاج set_fix_hold command عشان اعمل hold timing violations عشان اعمل
 hold fixing
 - continue_on_missing_scandef: بقول لل tool تكمل حتى لو ملقتش scan chain file ودى شرحناها في tool: بقول لل tool

6. Violations Check:

Command:

verify_zrt_route [-nets {collection_of_nets}] [-open_net true | false]\
[-report_all_open_nets true | false] [-drc true | false] [-antenna true | false]\
[-voltage_area true | false]

ده بيعمل check على DRCs violations و open nets و open nets وهنتكلم عنها بالتفصيل في DRCs violations وهنتكلم عنها بالتفصيل في open nets وكمان check على check على ال voltage area violations ... بعض ال

- nets معينة في ال design يعملها verification ولو محطنوش فال default انه ي verify كل ال nets كل ال
- open_net یعنی یعمل check علی ال open nets ولو false یبقی مش هیعمل check علی ال open nets وال true وال
 true وال default
- report_all_open_nets: لو true يعنى يعملى reporting لل open nets الموجودة وال max الى يعمله هما 200 report_all_open_nets
 default ولكن ال default هو

- drc: لو true هيعمل check على ال DRCs وال true هو true
- antenna: لو true هبعمل check على ال antenna violations وال true هو antenna و true هو
- voltage-area وال voltage_area على ال voltage-area على ال voltage-area على ال voltage-area وال true هو true

أمثلة لل command:

EXAMPLES

The following example reports DRC violations, open nets, antenna violations, and voltage-area violations for all nets in the design.

prompt> verify zrt route

The following example checks for open nets, antenna violations, and voltage-area violations, but not for DRC violations.

prompt> verify zrt route -drc false

The following example checks for open nets, antenna violations, and voltage-area violations for nets N1, N2, and N3. Note that these rules are checked by default, and DRC violations are not checked.

prompt> verify zrt_route -nets {N1 N2 N3}

The following example reports only antenna and voltage-area violations for nets N1 and N2.

prompt> verify_zrt_route -nets {N1 N2} -open_net false

7. Save MW cell:

Command:

save mw cel -as cell name

زى ما احنا عارفين اما اتكلمنا عن MW library وشرحناها بالتفصيل فى floorplanning ... يبقى لازم بردوا بعد ال routing اعمل save لـ design_routing بتاعى لحد الخطوة دى واديها اى اسم وليكن design_routing

طبعا لازم قبل ما اقول انى خلصت ال routing اشوف ال reports واتاكد ان timing clean و مغيش high congestion الى اتكلمنا عنه وعرفنا نشوفه ازاى فى placement file ثم بعد كده ننتقل لشوية حاجات هنضيفها ونطلق على المرحلة دى chip finishing ثم نعمل signoff checking ثم نعمل وهو topic الى قولنا انه يختلف عن الى بنعمله فى ICC Tool وده هيكون topic منفصل وهو signoff checking
