Clock tree synthesis CTS (V1)

Written by: Fatma Ali


Content:

- Introduction
- Launch and capture clock edges
- Clock parameters (Jitter skew transition latency uncertainty)
- CTS Vs High fanout synthesis (HFS)
- Clock tree DRCs and targets
- Clock tree exceptions (source and sink points)
- Cross talk
- Non default routing rules
- CTS effects and optimizations
- ICC tool
- Important notes

Introduction:

احنا لحد هنا كده حطينا cells في اماكنها والدنيا خلاص جاهزة اننا نوصلهم ببعض يعنى ندخل في routing بقى ... بس فيه حاجة مهمة اوى قبل ال routing لازم نعملها وهي اننا نحط clock network ... احنا لحد دلوقتي بنتعامل مع clock على انها ideal وبنمنع ال tool انها set_dont_touch command لازم نعملها وهي اننا نحط flops لل clock أو cells ... وبالتالى cells في طريق ال clock لل synthesis من خلال synthesis ... وبالتالى كنا بنضيف شوية constrainty عليها بحيث نحاول نعمل modeling لل modeling على الواقع زى constraints ... ولا في الخطوة دى بقى احنا هنحط ال clock network يعنى هنشوف ال clock الى واصلة على واصلة على وكنت بخلى ال buffers في طريقها دلوقتي هخليها تعملهالى اصلا وتحط buffers في طريقها

الحل انى احط فى طريقها buffers & inverters تقويها طول ما هى ماشية وفى نفس الوقت اعمل balance بين طريق ال buffers & inverters بحيث ميكنش فيه delay لوصولها بين كل flop والتانى بقدر الامكان ودى الى كنا فى اعتبارنا فى ال delay بنسميها skew بحيث ميكنش فيه clk port لوصولها بين كل network والتانى بقدر الامكان ودى الى كنا فى اعتبارنا فى اله buffers & inverters حسب الى محتاجة الطريق منهم بحط clk port لان من ال balance حسب الى محتاجة الطريق ده عشان اعمل balance بين كل الطرق بتاعة ال clk وبتوضح الفرق بين من غير CTS وب ورح عنها كل شوية فرع جديد زى فى الصورة دى بتوضح الفرق بين من غير CTS وب CTS و كل المورة دى بتوضح الفرق بين من غير CTS و كل المورة دى بتوضح الفرق بين من غير كل المورة دى المورة دى بتوضح الفرق بين من غير كل المورة دى بتوضح الفرق بين من غير كل وبتوضح الفرق بين من غير كل المورة دى المورة دى بتوضح الفرق بين من غير كل المورة دى المورة دى المورة دى بتوضح الفرق بين من غير كل وبتوضح الفرق بين من غير كل المورة دى المورة دى المورة دى بتوضح الفرق بين من غير كل المورة دى المورة دى المورة دى المورة دى المورة دى المورة دى بتوضح الفرق بين من غير كل المورة دى الم




حاجة مهمة هنعملها في CTS بردوا وهي routing لل clk tree يعنى هنوصل ال network دى ببعضها بالفعل هنا قبل ما نروح لل routing resources وده لان ال clk زى ما قلنا هي الاهم عندنا يبقى اوصل ال network بتاعتها الاول ثم باقى ال clk و بمعنى اخر الاماكن المتبقية الى اقدر اعمل فيها routing اخليها لل cells routing لكن مش هخلى clk الى هي اهم signal عندى مع الباقى عادى في routing ... لا انا هسيبلها الدنيا براحتها تتحط باحسن شكل الاول ثم احط الباقي

كده احنا عرفنا بشكل مبدئى احنا هنعمل ايه فى الخطوة دى وده هيتعمل ب commands من ال tool عادى بس فيه concepts مهمة جدا لازم نكون عارفينها وهى الى هنتكلم عنها قبل ما ندخل فى مرحلة ال tool فأول حاجة خلينا نشوف ال parameters بتاعة ال clock نفسها ونتكلم عن الى design ونفهم كل حاجة خاصة بيها بحيث نبقى عارفين tool commands دى بتعمل ايه وكمان لما تطلع مشكلة نعرف سببها و نعرف نحلها ازاى.

Launch and Capture clock edges

خلينا نفتكر الاول design على انه عبارة عن how the system behaves with a clock على انه عبارة عن design على انه عبارة عن how the system behaves with a clock وبينهم combinational logic ودى حاجة اكيد اتعرضتلها قبل كده وانت بتدرس Static Timing Analysis STA فدلوقتى انا بيبقى عندى والمي بعده بسميه والى يعنى ده الى طالع منه ال طلع منه ال data دلوقتى والى بعده بسميه والى يعلمها:




بما ان نفس ال clk رايحة للاتنين فمثلا انا عند positive edge معينة هيت two flops ال trigger بس هتبقى دى clk بما ان نفس ال clk رايحة للاتنين فمثلا انا عند positive edge على اساس ال ال النسبالى دلوقتى على اساس و data على اساس ال launch flop على اساس ال launch الى طلعت في ال launch الى طلعت في ال capture flop

طبعا الكلام ده بينطبق على كل path بمعنى ان launch flop هنا هو capture flop الى قبله وال positive edge الى بتمثل طبعا الكلام ده بينطبق على كل capture بمعنى ان gositive edge هنا هي capture هنا هي capture للى قبلها وهكذا ... يعنى انت بتبص على two flops وتقول ده launch وده positive edge لكن اى flop هتلاقيه عند كل positive edge بي data بتاعة وي capture الله data بتاعة ال flop الى قبله


Clock parameters:

1. Clock jitter:

هو عبارة عن الفرق بين ال positive edge of the clk لنفس ال positive edge يعنى هنا ببص على طريق واحد لل clk الى هو واصل على positive edge معين عندى وبشوف الفرق بين كل positive edge والى بعدها ... طب ما الفرق ده المفروض Tperiod عادى ... لا ده كلام ideal لإن بيكون فيه فرق بسيط بين كل positive edge والى بعدها ففى الواقع ال positive edge مش هتيجى كل Timing violations مكن بعدها بشوية او قبلها بشوية ومرة تيجى مظبوطة بس المهم ان الفرق ده يكون acceptable فى الاخر وميعملش Timing violations ... وطبعا ده بردوا هيعمل نفس الكلام بالنسبة لل negative edge ... الصورة الى تحت دى بتوضح الفرق بين الما اخد فى اعتبارى ideal clk




ال clock الى فى صورة فوق الى ب jitter هو مش قصده ان بيكون شكلها كده هو يقصد ان ال positive edge ممكن تبقى فى كذا مكان فى المرة الواحدة يعنى هو ال signal بتبقى زى الصورة الى تحت دى ال edges كل مرة بتبقى مختلفة عن ال ideal بطريقة مختلفة مرة قبلها ومرة بعدها ومرة تبقى مظبوطة:



2. Clock skew:

ده الفرق بين وصول ال positive edge of the clk مختلفين يعنى بمعنى اصح هو الفرق بين وصول ال positive edge بس بين positive edge واحد واشوف ال positive edge وصلت لكل واحد امتى والفرق بين يعنى هنا ببص على طريقين لل clk كل طريق بيودى ل flop واحد واشوف ال positive edge وصلت لكل واحد امتى والفرق بين وصولهم هو ده ال skew وده بيكون جاى من ان طريق منهم فيه delay اكبر من التانى زى فى الصورة كده ... الطريق ل FF2 فيه delay جاى من inverters:



Tskew = Capture clock path delay - Launch clock path delay

Tskew_max = max capture clock path delay - min launch clock path delay

Tskew_min = min capture clock path delay - max launch clock path delay


ال clock path هو عبارة عن buffers and inverters فزى اى cell ليهم kmax and min delays فعلى حسب بقى انا لو عايز min clock path لكن لو عايز ال path لكن لو عايز ال max delays الحبيب ال max clock path لكن لو عايز ال cells في ال path مستخدم ال cells في ال cells في ال path عستخدم ال min delays والم

ال skew بيضاف في معادلات ال setup & hold وبيكون مؤثر عليهم ... في ال setup هلاقي اني غيرت في clock period يعني skew الصورة فوق مثلا هلاقي ان clock period بقى عندها وقت تتغير فيه مش بس clock period لا كمان هيزود عليه دول clock period لا كمان هيزود عليه عندها وقت اتغير في العلى العلى وقت اكبر من ال skew بتوصل متأخرة عن launch فمعايا وقت اكبر من ال skew واطبعا في جميع الاحوال سواء كانت Tclk العلى المعلومة بس Tclk وطبعا في جميع الاحوال سواء كانت Tclk والمعلومة بس المعلومة بس المعلومة بس المقصود ان عندي وقت تاني زاد عليه وهو ال skew ... في ال skew أسوء حاجة المعلومة والعكس في ال hold ثابت بس المقصود ان عندي وقت تاني زاد عليه وهو ال skew ... في المعلومة المعلومة بس المعادلة انه يكون skew القل قيمة والعكس في ال hold

- Setup equation: Tc2q + Tcomb max + Tsetup <= Tclk + Tskew min
- Hold equation: Tc2q + Tcomb_min >= Thold + Tskew_max

اول تصنيف لل skew بيكون:


- Positive skew: وده لما تكون capture clock هي الي متأخرة عن launch clock وده المثال الي شوفناه فوق وشرحنا عليه ال
 hold فهنا قيمته positive فهنا قيمته setup فهلاقي انه في معادلة getup slack هيكون احسن وهيزود ال setup slack ولكن العكس في معادلة ال hold slack
 هيكون اسوء و هيقلل ال hold slack
- Negative skew: وده لما تكون launch clock هي الى متأخرة عن capture clock فهنا قيمته negative فهلاقي انه في
 معادلة setup هيكون اسوء وهيقلل ال setup slack ولكن المعكس في معادلة ال hold هيكون افضل وهيزود ال hold slack



- Positive skew improves setup but can lead to hold violations
- Negative skew improves hold but can lead to setup violations

تاني تصنيف لل skew بيكون:


- ◆ skew المعنى المحض ا
- skew جتى لو skew عنى الفرق بين longer clock path و skew حتى لو skew حتى لو shorter clock path ده بيكون اكبر skew بين واحد فيهم في data path مختلف زى في الصورة تحت اقصر clock path هو بتاع global skew وكل واحد في data path مختلف ... فالفرق بين ال clock path دى هي skew وكل واحد في data path مختلف ... فالفرق بين ال clock path دى هي skew



بما ان CTS زى ما قلنا هدفها انها تعمل balance بين balance بين clock paths delay لل flops الى شغالة على نفس ال balance او بمعنى اخر فى نفس ال clock domain لكل Global skew = 0 موجود فى نفس ال system لكل system بيكون هدفه انه يخلى system

3. Clock transition (Slew):

ال signal زى اى signal فى الواقع بيكون ليها rise time & fall time ومش بيكون عندها signal ولكن كل ما كان ال sharp زى اى sharp كان افضل وخاصة ال clock دى اهم signal عندنا عشان كده حتى ال buffers الى بنستخدمها فى ال transition وخاصة ال high rise and fall transition ليكون اقرب حاجة لل sharp عندها clock صغير tree symmetric buffers يعنى buffers كله اصلا ... ال buffers دى بيكون اسمها clock tree عشان ال clock tree دى لل spstem دول بيكونوا قد بعض ... وبنستخدم ال buffers دى لل clock transition & fall transition فقط



4. Clock latency:


دى عبارة عن مجموع حاجتين:

1. Network latency (delay) or Insertion delay:

ده ال delay من ال clock port في ال system لحد ال register clock bin بس يكون مشترك بين كل ال system بمعنى clock path بمعنى هلاقى delay من الله clock network مشترك بين اى clock path في بداية ال delay هيبدأ ياخد delay مختلف عن التانى فال delay المشترك ده هو ال latency

2. Source latency (delay):

ده ال delay من ال clock source لحد ال clock port بتاع ال system يعنى انا ال delay بتاعى ليه clock source لحد ال clock لحد ال clock بتاع ال delay بتاع ال clock اصلا هتيجى منين؟؟ اكيد هتيجى من block تانى هي clock طب هي ال clock اصلا هتيجى منين؟؟ اكيد هتيجى من input port لحد وليكن PLL فده كده ال clock source الى هيطلع ال clock signal اصلا ... ثم اكيد فيه مسافة هتمشيها ال source latency ما توصل لل definition point بتاعتها الى انا محددها في ال design بتاعي فالمسافة دى هي ال




Clock latency = Network latency + source latency

5. Clock uncertainty


يعنى حاجة مش متأكد منها فدى بتشمل كل الحاجات الى انا مش متأكد منها فى clock فمدام حاجة مش متأكد منها تبقى مش موجودة معايا دلوقتى ومقدرش احددها فلو انا قبل CTS فانا لسه معملتش ال network فمعرفش بعد ما اعملها هلاقى skew قد ايه ولا source latency دى حاجة برا ال design بتاعى معرفهاش او حتى لو عرفتها (من system engineer مثلا) فانا لازم احطها لل tool بنفسى هى مش هتعرف تجيبها لوحدها فبردوا ك tool هى متعرفهاش وطبعا ال jitter بردوا مش معروف ... طيب لو انا بعد CTS هكون خلاص حطيت ال skew & network latency فكده ال clock network وبالتالى ال سمعادلتين دول:

- Pre CTS: Uncertainty = source latency + network latency + skew + jitter
- Post CTS: Uncertainty = source latency + jitter

CTS Vs HFS



CLOCK FREQUENCY IS1 GHZ. CLOCK PERIOD IS 1 ns



فى الصورة فوق بتورينا لوحطينا buffer عادى مش symmetric يعنى symmetric مش متساويين هتلاقى buffer مش ما high pulse مش high pulse كان low بنال المفروض تنقى الى خدته عشان تنزل المفروض تبقى 0.5ns بنال ما كان 0.48ns

Clock tree DRC and targets

ال tool وهي بتعمل clock tree بيبقى عندها constraints لازم تحققها وهي دى Design rule constraints DRC فلو حاجة منهم متحققتش هيطلعلي violation ودول هما:

Max. transition delay, Max.load capacitance, Max. fanout, Max. buffer levels


العند المال المال

عندنا بقى targets ودى بتكون حاجات كويس لو اتحققت بس مش هنعمل violations لو متحققتش وهي:


Max. global skew, Min.&Max. insertion delay

هنا بقى فى ال targets هتلاقى ال balancing الى بندور عليه لإن ال tool فى ال tree زى ما قلنا قبل كده هى بعد ما تحط & balancing الى المفروض يتحطوا بحيث يعملوا skew و ال skew و ال insertion delay الى هو ال insertion delay فهما دول الى المفروض يتحطوا بحيث يعملوا balancing بعدر الامكان فى ال tree ... ممكن تستغرب انهم المسؤولين عن ال balancing بس مش بيطلعوا violations وده منطقى balancing بدر الامكان فى ال balancing بس ال timing analysis تمام يعنى نسبة ال balancing كده balancing كده

Clock tree exceptions (source and sink points)




ال clock tree ليها بداية ونهاية في كل path وال path وال optimizations في كل path سواء في DRC او ال targets اى source point ليها بداية ونهاية في على path والمحتود وا





- Stop pin: ودى الى بنشرح عليها من بدرى الى هي اول لل clk pin of the flop ودى ال التلاتة ... وهنا ال bource ودى الى بنشرح عليها من بدرى الى هي source لل sink pin للحاجتين الى هما path كانرم زى ما قلنا وبتعمل لل targets عشان مهم هنا ان ال path ده يكون balanced مع باقى ال balanced

هنا معرفتش ال IP clock pin فشافتها ال tool انها optimization عشان كده ما عملتش excluded pin في ال targets الى هما ال skew وال delay



هنا عرفتها انها stop pin فهيعمل optimization لل ناعرفتها بس مش هتعرف ال tool حاجة عن ال targets بس مش هتعرف ال IP هي هتقف لحد ال delay بتاع ال skew بين ال وخلاص ... فهتلاقي ان ال skew بين ال two paths معمول ومش متاخد في الاعتبار ال O.17







هنا عرفتها انها float pin فهيعمل optimization لل targets وهحطله ال delay بتاع ال targets جوا ال IP في ال command ... فهتلاقي ان ال بين ال two paths معمول وهو واخد في اعتباره ال

• Exclude pin: هنا ال tool بتعمل path فقط مبتعملش ال optimization لي DRC ل DRC فقط مبتعملش ال targets لإن في ال point دى مش هكون مهتم ان ال path بتاعها يكون balanced مع الباقي وده مثلا ممكن يكون لو ال مش هندخل ك flop ل clk مثلا هنطلع ك output port او هندخل على flop ل input ... وفي حالة تانية لكدا وهي انها تبقى هندخل على clock divider ولكن ال output clock من ال divider هتروح على registers ملهاش علاقة بال registers المي شغالة على ال clock الأساسية يعنى مفيش data path مشترك بينهم ... لكن لو فيه data path مشترك مش هقدر اعمل كده لإن لازم يكون skew ساعتها balanced بينهم

هنا فيه data bus مشترك وبالتالي مش هتكون exclude pin




هنا مفيش data bus مشترك فهعرفها ك data bus




Crosstalk:

دى بيحصل بين two wires جمب بعض ومعناه ان فيه transition عند wire بيأثر على ال wire التانى يعنى ممكن ال wire التانى ده الصلا عليه transition سواء 0 او 1 وتلاقى حصل عليه glitch فجأة او ان هو كمان بيحصل عليه stable signal فتلاقى ال الصلا عليه stable signal سواء 0 او 1 وتلاقى حصل عليه wire نبيحصل على wire يأثر على wire يأثر على المتوقع لإنه اتأثر بال transition الى بيحصل على wire تأنى جمبه طب ليه بقى wire يأثر على التانى؟؟ خلينا الأول ندرس حالة ان فيه two wires جمب بعض .. نشوف ايه الى بيربطهم ببعض اصلا عشان نقدر نفهم ازاى واحد ممكن يأثر على التانى:




دلوقتی ال wire الواحد اصلا هو اکید واصل بین two cells علی الاقل ... لو دخلنا جوا ای wire الاخر ... فیدایة ال cell الاخر ... فیدایة ال output من الله output من الله driver cell الله و میکون wire الله wire الله الله و الله الله الله و میکون الله drain net بناع الله output of transistor فهیکون من الناحیة دی شایف output of transistor الله هو هیکون الله output of transistor الله هو apate net هیکون واصل علی input of transisitor الله هو linput of transisitor الله هو gate net الله و gate net الله و input of transisitor الله و input of cell الله هو gate capacitance الله و input of transisitor الله و gate capacitance من الله و واصل علی gate capacitance الله و واصل علی الله و input of transisitor الله و capacitance الله و ویتضاف الیه و الاخر الی عایزین نقوله ان الله وضاح فی الصورة فوق ویتضاف الیهم الله و capacitance الله و الله و الله و capacitance to ground الله و نقل و الله و الله و الله wire الله input of transistor علی طول الله و الله و الله و متعرفش الله و متعرفش الله و ال



لما تحط two wires بقى قريبين من بعض بيحصل ايه؟؟ كل واحد منهم له total capacitance to ground وفيه بينهم total capacitance وفيه بينهم mutual capacitance بنطلق عليها adjacent capacitance وممكن تلاقيها باسم adjacent capacitance بردوا ... دى بتكون موجودة نتيجة ان كل واحد فيه عليه voltage ففيه electric field بينهم فبقوا عاملين شكل two parallel conductors بينهم مادة عازلة (الفراغات بين ال capacitor بتكون مادة عازلة ودى المفروض تكون اتعرضلتها في مواد زى VLSI design) فاتكون عندى capacitor

خلينا بقى دلوقتى نشرح على مثال ل wire هيحصل عليه transitions ونشوف ال wire الى جمبه هيأثر عليه ازاى وامتى ... فاحنا هندرس الله عليه الله عليه الله الله عليه الله عليه هنتأثر ولا لا بال wire الى جمبه الى هنسميه Net N1 نشوف الله wire الله فنسميه wire الله هنسميه الله هنسميه وهنشوف ليه اطلقنا عليه الاسم ده بعد شوية فخلينا ندرس حالات مختلفة ل N1 دلوقتى:



Vcc = VN1 - Vaggressor

aggressor net stable <u>:case1</u>: یعنی مفیش transition علیها ... N1 هی الی عندها transition بس:

| Сар | Capacitance Grounded Cap, Cg | | After rising transition at net NI V(Cg) = Vdd |
|---------------------|------------------------------|-----------|--|
| Ground | | | |
| Coupling Cap, Cc | Aggressor net steady LOW | V(Cc) = 0 | V(Cc) - Vdd |
| | Aggressor net steady HIGH | V(Cc) Vdd | V(Cc) - 0 |

دلوقتی هیحصل high transition عند N1 فده معناه انها کانت 0 وبالتالی voltage across Cg = 0 وبعد ما ال transition یخلص هیکون خلاص Cg اتشحن وبقی Vcg = VDD ... اما بالنسبة لل mutual capacitance Cc فعندی احتمالین:

- Vcc =Vdd-0=Vdd وVag=0 وVcc =Vdd-0=Vdd فبعد ال transition هتكون Vcc =Vdd-0=Vdd وبالتالي Vcc =Vdd-0=Vdd
- Vcc = Vdd-Vdd=0 متكون 2dg=Vdd و VN1=0 بردوا وبالتالي 4cc=0 فبعد ال aggressor هتكون 2dg=Vdd=0

Aggressor بالإضافه لشحن Cd الى Vdd الى Vdd الى 0 يعنى في الحالتين احتاج نفس ال charges بالإضافه لشحن Cg وهنا ال Vdd مثر شعليه بحاجة عادى ده المتوقع انه هيحتاج charges تكفى انه يشحن كل ال capacitors الى عنده الى Vdd

=====

aggressor switching in same direction as N1 <u>:case2</u>: نفترض الاتنين high transition

| Capacitance | Before rising transition at net NI and aggressor net | After rising transition at net N1 and aggressor net |
|------------------|---|--|
| Grounded Cap, Cg | V(Cg) = 0 | V(Cg) = Vdd |
| Coupling Cap, Cc | V(Cc) = 0 | V(Cc) = 0 |

بالنسبة لل Cg فهى 0 قبل ال transition وهتوصل ل Vdd بعد ال transition ... بالنسبة ل Cc فقبل ال transitions الانتين ب 0 بالنسبة لل Vdd وبعد ال transition وهتوصل N1 & aggressor وبالتالي Vcc=0 وبعد ال transition بردوا هيفضل 0 لإن هو هيفضل نفس ال voltage على transition دايما فمفيش

aggressor على Cc وبالتالى هذا N1 احتاج charges عشان يشحن Cg يعنى Q=Cg*Vdd ... ولو كان ال Q=Cg*Vdd كمان من Cg*Vdd السرع من N1 يعنى transition بتاعه اسرع هيساعد في شحن Cg فهيحتاج charges اقل من N1 يعنى transition بتاعه اسرع هيساعد في شحن N1 بقى أسرع من ال normal الى هو في case 1 وده بسبب حركة ال N1 transition في نفس اتجاهه

=====


aggressor عنده aggressor عنده aggressor switching in opposite direction of N1 :case3


| Capacitance | Before transition at net N1 and aggressor net (net N1 is low; aggressor net is high) | After transition (net N1 is high; and aggressor net is low) |
|------------------|---|--|
| Grounded Cap, Cg | V(Cg) = 0 | V(Cg) = Vdd |
| Coupling Cap, Cc | V(Cc) = - Vdd | V(Cc) = Vdd |

بالنسبة لل Cg فهى 0 قبل ال transition وهتوصل ل Vdd بعد ال transition ... بالنسبة ل Cc فقبل ال transition هتبقى عندنا Vag=Vdd و Vag=Vdd و VN1=0 و VVc=0-Vdd و VVc=0-Vdd و بالتالى Vag=Vdd و بالتالى Vag=Vdd ثم بعد ال transition هتبقى عندنا VVc=Vdd و بالتالى Vdd و Vdd- كلاط د و Cc كالعادة و Cc كالعادة و Cc كالعادة و Cc احتاج charges عشان يتشحن من Vdd الى Vdd الى Vdd يعنى Q=2Cc*Vdd الى Vdd بعنى Q=2Cc*Vdd من ودى هيوفرها ال aggressor كمان مع N1 بس هتخلى N1 transition أبطأ من Cc كإنه بقى شايف capacitance بتساوى 2Cc بدل Cc واحدة وده بسبب حركة ال aggressor في اتجاه عكسه

=====

:N1 is static :case4 هو مش N1 هتبقی ثابته ولیکن 0 وال aggressor هو الی هیتحرك من 0 الی Vdd فبالنظر ل N1 هو مش بیعمل حاجة ولا هیشارك فی شحن Cc لإنه متغیرش اصلا بس الی هیحصل ان لو aggressor ده عنده transition اسرع من N1 فهلاقی بیعمل حاجة ولا هیشارك فی شحن Squitch اسرع من الدایرة و tunctional failure فی الدایرة






كده احنا شوفنا كل الحاجات الى ممكن تحصل ل N1 فشوفنا فى case ال transition فى الحالة الطبيعة ثم case 2 بقى أسرع من الطبيعى ثم فى case 4 كان الطبيعى ثم فى case 4 كان أبطأ من الطبيعى ثم فى case 4 كان أبطأ من الطبيعى ثم فى glitch


خلينا نكلم بقى بمصطلحات ال crosstalk ... بنسمى N1 ده ال victim على أساس انه بيتأثر بالى بيحصل فى ال aggressor ... و victim على أساس انه بيتأثر بالى بيحصل aggressor ... و معوود على السم الى استخدمناه فى شرح ال cases ... ازاى نفرق بين ال aggressor وال ransition بتاعه أسرع من ال victim وبالتالى اما بيحصل transition عند ال transition انه هيعمل victim و victim و كانو الاتنين عندهم transition او هيسرع ال victim transition لو كانو الاتنين عندهم victim لو الاتنين عندهم transition فى نفس الاتجاه او انه هيبطأ لا transition الله الاتنين عندهم transition فى اتجاهين عكس بعض

ransitions عندهم aggressor: ده لما بيكون ال aggressor وال victim عندهم transitions في اتجاهين مختلفين لإنه بيبطأ ال Positive crosstalk expected transition هو ال dashed هو العنى بيزود ال delay بتاعه عن ال expected transition ... زى في الصورة تحت ال actual هو الكر يعني أبطأ



Positive cross talk

Negative crosstalk: ده لما بيكون ال aggressor وال victim عندهم Negative crosstalk في نفس الاتجاه لإنه بيسرع ال expected transition لكن expected transition بتاعه عن ال expected transition ... زى في الصورة تحت ال dashed هو ال dashed لكن actual الله actual خد وقت اقل يعنى أسرع




Negative cross talk

Crosstalk effects on timing analysis:

ال crosstalk بيغير في wire delays يعنى هيغير في ال path delay كله وبالتالى ممكن تحصل wire delays سواء في crosstalk سواء في setup او ال hold على حسب هل ال crosstalk سرع ال victim ولا بطأه ... فأنا من برا مقدرش احدد هل ال wire ال timing هيسرعه ولا هيبطأه ... دى حاجة مش معروفة ممكن يحصل اى حالة من الاتنين عشان كده بنفترض الأسوء في حساب ال timing

1. Setup analysis:




Tc2q + Tcomb_max + Tsetup <= Tclk + Tskew_min

Tskew_min = min capture clock path delay - max launch clock path delay

أسوء حاجة لمعادلة ال setup ان data path يكون عنده data path الى هو بنعبر عنه ب Tcomb_max وان ال max possible delay يبقى في delay of capture clock path - delay of launch clock path هو skew يكون ال min possible value وبما ان ال skew ممكن له ولكن ال delay of capture path يكون عنده اكبر delay ممكن له وال الله وال الله data path يكون عنده اكبر launch clock path ممكن له وال الله awa delay يبقى هنا اله والله الله والكن عايز data path الله capture clock path و الكن عايز positive crosstalk و الكن عايز positive crosstalk الله عنده عنده الكله عنده الكله عايز الكله عايز الكله عايز والكن عايز والكن عايز والكن عايز والكن عايز والكن عايز والكن عايز والكله عايز والكله عنده الكله والكله عنده والكله عايز والكل

2. Hold analysis:



Tc2q + Tcomb_min >= Thold + Tskew_max


Tskew_max = max capture clock path delay - min launch clock path delay

أسوء حاجة لمعادلة ال data path ان data path يكون عنده min possible delay يعنده وان ال max possible value يبقى والله عنده والله عنده والله والله


Non-default routing rules

احنا قلنا اننا هنعمل ال clock routing هنا في خطوة CTS ... فالعادى اننا هنستخدم metal layers من الى كنا مجهزين ال non default وهو routing الما في ال routing وهو clock routing عليها ... بس فيه floorplan مهم في ال floorplan وهو clock tree والما clock tree والما routing rules


ال routing rules الى نقصدها في ال wire بتاع ال wire وكمان ال spacing بين كل wire والتاني ... ال width بتاع ال wire بتحط min width & min spacing في العادي طالما مفيش حاجة تستدعي انها تعمل حاجة مختلفة عن كده ... لإن استخدام min width & min spacing بين الله wire اكتر يعني اماكن اكتر امشي فيها wire لكن كل ما wire بيزيد فانا كده بقلل ال routing resources بين ال wire واي wire حواليه يزيد بنفس routing resources بين ال wire ده واي wire حواليه يزيد بنفس مقدار زيادة ال width



انی اغیر فی default routing rules یعنی ازود ال width & spacing عن ال سام ده هو default routing rules ... لیه بنحتاج نعمل حاجة زی دی؟؟ أنا لما بزود ال wire width فده معناه انی بقلل ال resistance بتاعته یعنی بقلل ال wire width بتاعه وال دی؟؟ أنا لما بزود ال crosstalk فده معناه انی بقلل ال cross talk بتاعته یعنی بقلل ال immune هیخلیه double spacing هیخلید ان مسلم الله انتخار اکثر الله wire مین ثم قررت انی هشتغل وبالتالی NDR هتغیدنی حتی فی design signal routing ... مثلا لو انا عندی design شغال علی period معین ثم قررت انی هشتغل علی period اقل وبالتالی setup slack لو مکنش کبیر کفایة انه یتحمل التغییر ده فهحتاج انی اقلل ال delay بتاع ال wires الی هی ال cells فی cells الی هی ال cells لیها طرقها زی انی استخدم with & spacing الله فی metal layers معینة او انها من meet timing عشان تقدر ت potimization معینة او انها من coptimization وهی فی ال NDR مشان تقدر ت NDR فی NDR فی NDR و Critical time paths فی NDR و Critical time paths



Important note: ال clock routes بنعملها على layers عالية زى metal layers 3,4,5 مثلا يعنى متستخدمتش ال layers الى تحت اوى زى 1 ولكن ال الاجزاء من ال tree الى هى بتكون عادة clock sink pin دى خليها default routing عادى والى هى بتكون عادة register clock pin مش المفروض يكون فيها NDR ... ال sink pin نقصد بيها نهاية ال metal 1 يعنى metal 1 ...



CTS effects & optimizations

بعد ما هنحط CTS هتأثر على ال design بتاعى ازاى؟؟ ال tool ممكن تغير اماكن ال cells الى اتحطت قبل كده عادى وبالتالى ممكن توديهم مكان مش كويس لل design زى الى كانو فيه قبل كده ... اضافة clock tree معناها انى حطيت cells الى ال timing الى ال timing وبالتالى congestion هيزيد وممكن يكون مش acceptable ومحتاج يتحسن ... وممكن الاقى ظهر violations فى max transition و cells و cells لل routing و cells دى

طيب ال optimization بقى ممكن يتعمل فى ايه ... سواء اثناء ما ال tree & clock routes او بعد ما تخلص ويبقى فيه optimization هت optimize فى كذا حاجة مش لازم ال tree نفسها زى ما قلنا انها بتغير اماكن ال cells الاساسية اصلا فهى ممكن تغير فى اماكن ال design او فى حجمها كمان ونفس الكلام تعمله مع ال clock buffers تغير فى اماكنها او حجمها بحيث تعمل optimization وميبقاش فيه اى violations وممكن تضيف كمان suffers تانى عادى لو فيه path احتاجت تزود فيه delay اكتر مثلا يبقى نلخص ال optimization الى ال tool تقدر تعمله فى:

Gate relocation - Gate sizing - Buffer relocation - Buffer sizing - Delay insertion

ICC tool

1. Checks before CTS:

Command:

check physical design -stage pre clock opt

ال command ده بنستخدمه من اول ال placement زى ما شوفنا قبل كده بحيث انه يتأكد من ال design لحد الخطوة دى تمام من خلال وcommand بيعملها حسب كل stage واقف فيها ... هنا بيعمل checks قبل ما نبدأ CTS وهنا بي stage على ان ال stage اتعمل وان ال clocks متعرفة وان ال clock sources جاية من top level port مش clocks متعرفة وان ال

● stage فكتبنا pre_clock_opt وعندنا two possible values غيرها وهما pre_place_opt ودى الى stage ودى الى
 شوفناها في checks قبل ال placement وفيه pre_route_opt هنعملها بردوا قبل ما نبدأ ال

بعد ما يخلص بيطلعلي ال error & warnings ويرد ب 1 على ال command لو مفيش errors زي في الصورة دي:

```
Total messages: 0 errors, 1 warnings

Other Warning Summary for check_physical_design

ID Occurrences Title

MW-349 1 Cell contains tie connections which are not con.
```

=====

Command:

check clock tree -clocks [clock list]

هنا بيعمل check على الحاجات الى ممكن تسبب مشكلة واحنا بنحط ال tree زى مثلا ان يكون فيه generated clock مش متعرف ليها master clock واحنا بنحط ال violations والحريث الله يكتفى بانه يرد على ال command ب 1 فقط بمعنى انه كله تمام

● clock: لو انا حطیت ال option ده فهو هیعمل checks علی ال clocks الی انا هحطها لیه بس لکن لو محطتهوش خالص وکتبت clock: لو ال check بس کده فهو هیت check علی کل ال clocks الموجودة من نفسه

لو كتبت man check_clock_tree في ال terminal هيظهراك ال description وفيه كل ال checks الى بتعملها وهتلاقى كل دمورة تحت كده وطبعا اى exceptions او details هتلاقيهم مكتوبين بعد ال description:

```
The check clock tree command is suggested to use before CTS for a linked design to check for common problems that might adversely impact clock-tree synthesis. The following classes of checks are currently performed:

CTS-821 a master clock does not propagate to a generated clock CTS-822 improperly specified master clock CTS-823 a clock has no synchronous pins CTS-831 a clock has no synchronous pins CTS-832 a clock loops to itself CTS-834 multiple clocks per register CTS-835 exceptions defined on output pins CTS-837 dont touch nets/cells not defined by set_clock_tree_exceptions CTS-838 clock nets are routed prior to CTS CTS-841 ignored exceptions CTS-859 no buffer available for CTS CTS-851 multiple arc between input and out pins CTS-852 case analysis set on a pin CTS-853 disable timing set at a pin CTS-853 no reference can be used CTS-858 clock tree exception defined on a clock source CTS-859 max_fanout is maller than its default value CTS-860 nonMCMM conflicting balancing requirement check CTS-861 MCMM check a master clock terminates at a multi_clock pin CTS-862 different offset values defined for ICDB CTS-868 conflicting requirement set for ICDB CTS-869 cyclic offset values specified for ICDB CTS-869 cyclic offset values specified for ICDB CTS-871 phse delay skew of etm/ilm entrance pin larger than threshold CTS-872 conflict sink_group CTS-873 cell has output_output arcs CTS-982 a clock root is in fanin cone of another root
```

=====

Command:

check_legality -verbose

ده اتكلمنا عنه بالتفصيل في placement بس ك check في نهاية ال placement فهو نفس الحاجة ... احنا بس هنا بنأكد على انه بيتعمل قبل ما ندخل في CTS يعنى بعد ال placement زي ما شوفنا

2. Reports and analysis:

Command:

report_clock_tree [-interclock_timing] [-summary] [-settings] [-exceptions]

هنا هيطلعلى report لل clock tree بحيث اعرف فيها cells ايه وال worst slack مثلا وكل التفاصيل لو انا كتبت clock tree رى الى تحت ده ... بس فى المثال ده مكناش عملنا CTS لسه عشان كده الحاجات اللى هتضاف report_clock_tree بس هيدينى report إلى المتال ده مكناش عملنا expected values رعاف الله هنضاف فى CTS كلها 0 وهلاقى ال wires بالمناف وهيش cells المناف المتال والمالية عادية ب wires لأنه لسه مفيش CTS:

```
Clock Tree Name : "clk"

Clock Period : 19.00000

Clock Tree root pin : "clk"

Number of Levels : 1

Number of Sinks : 4240

Number of CT Buffers : 0

Number of CTS added gates : 0

Number of Preexisting Gates : 0

Number of Preexisting Buf/Inv : 0

Total Number of Clock Cells : 0

Total Area of CT Buffers : 0.00000

Max Global Skew : 0.000041

Number of MaxTran Violators : 0

Number of MaxFanout Violators : 1

Operating Condition worst

Clock global Skew : 0.000

Longest path delay end pin: pc_current_reg_10_/CK

The shortest path delay end pin: datamem/ram_reg[0][6]/CK
```

● interclock_timing: هیطلع timing information زی timing information و worst negative: هیطلع slack WNS: ... بیبقوا فی جدول زی کده:

• summary: هيطلع جدول بكل التفاصيل الى في tree زى ما باين في الصورة تحت بس دى كانت قبل CTS .. ولو عندى اكتر من
 tree هيظهر كل واحدة في row خاص بيها:

- settings: هنا هيطلع reports بكل الحاجات الى حطتيها باستخدام ال reports فنا هيطلع
 - exceptions: هيطلع list بكل ال clock tree exceptions الى عملتها

ال options له options تانية كتير بتساعدنى اشوف الى انا عايزه يعنى مثلا قبل ما اعمل CTS ممكن settings دى تخلينى اشوف هل كل الى حطيته فى sexceptions ال set_clock_tree_options الله وهكذا فى ال set_clock_tree_options وغيرهم كتير ... فال command ده مفيد سواء قبل CTS او بعده ... اقدر اعرف منه كل تفاصيل ال clock

=====

Command:

report_clock_timing -type report_type -clock clock_list [-setup or -hold]

اعرف منه كل معلومات ال timing paths في clock tree حسب ال options الى هتحطها وفيه options كتير جدا احنا ذكرنا جزء بسيط منها وتقدر من ال manual تشوف الباقي

- report type: فيه انواع كتير زى:
- transition times: هيطلعلك ال transition times في ال
 - latency: هيطلعلك ال latency في ال latency
- skew بس في نفس ال skew بس الى بين two flops يعنى بين two flops بس في نفس ال clock domain يعنى
 نفس ال clock source
- skew بين skew: هيطلع ال skew بس الى بين two flops يعنى بين two flops من اتنين two flops مختلفين
 - summary: هيطلعلى معلومات كل الى فات ده في report واحد من ده
- clock: بحط هنا ال clocks الى عايز اطلع لل network بتاعتها ال report ... لو محطتش ال clocks الى عايز اطلع لك clock tree ... لو محطتش ال clock sources الى عندى في ال design اتعملهم
- setup or hold: بختار ال data paths الى هستخدمها يكون بتاع ال setup ولا ال hold بمعنى اخر ان skew و latency و skew و setup or hold الى setup timing ولا setup timing ولا تعارفين بتفرق انا باخد فيهم ال possible max or min ولا المان على setup timing ولا hold timing فهنا بختار ده او ده ... ولو مكتبتش ولا option منهم فال default هو hold timing

3. Clock tree exceptions:

Command:

- set_clock_tree_exceptions -stop_pins [get_pins instance_name/pin_name]
- set_clock_tree_exceptions -exclude_pins [get_pins instance_name/pin_name]
- set_clock_tree_exceptions -float_pins [get_pins instance_name/pin_name] \
 -float_pin_max_delay_rise value -float_pin_min_delay_rise value \
 -float_pin_max_delay_fall value -float_pin_min_delay_fall value

دى ال exceptions الى اتكلمنا عنها وشرحناها بس فيه exceptions تانية هتلاقيها متوفرة في options تانية لل exceptions بتاع pins ... فدى طريقة كتابة ال commands لل exceptions الى شرحناها وبما اننا بنتكلم على set_clock_tree_exceptions ... بالنسبة لل instance الاول ثم اسم ال pins يعنى مثلا FF1/CLK او IP1/CLK ... بالنسبة لل option زيادة عن ال stop & exclude في صورة:

- delay بتاعة ال clk ما جت عند ال float_pin_max_delay_rise من اول ال rising edge بتاعة ال clk ما جت عند ال float pin لحد ما المواقع وصلت لل clk pin الى عايزنها جوا ال IP بس هنا بتحط ال max possible delay الى عايزنها جوا ال
- float pin بتاعة ال clk ما جت عند ال delay بناعة ال float pin ما جت عند ال float pin لحد ما shortest path لحد ما وصلت لل clk pin الى عايزنها جوا ال IP بس هنا بتحط ال min possible delay او بمعنى اخر ال
- float pin بتاعة ال clk ما جت عند ال delay من اول ال float pin بتاعة ال clk ما جت عند ال float pin لحد ما sloat pin الى عايزنها جوا ال IP بس هنا بتحط ال max possible delay الى عايزنها جوا ال IP بس هنا بتحط ال
- Ifloat_pin_min_delay_fall: بحسب ال delay من اول ال falling edge بتاعة ال clk ما جت عند ال float pin لحد ما shortest path الى عايزنها جوا ال IP بس هنا بتحط ال min possible delay الى عايزنها جوا ال IP بس هنا بتحط ال clk pin او بمعنى اخر ال

4. Clock tree synthesis, optimization and routing:

Command:

set_driving_cell OR set_input_transition

تفاصيل ال commands موجودة في synthesis file في constraints on the input port من اول page 7 ... هنا احنا بنستخدمه عشان نحط constraints على ال clock input port في ال design لو انا مكنتش حاطط ليها قبل كده او هغيره دلوقتي

=====

Command:

set_clock_tree_options -clock_trees clk_sources -target_early_delay min_insertion_delay\
-target_skew max_skew_value -max_capacitance value_in_pf -max_fanout integer_value\
-max_transition value_in_ns -buffer_relocation true/false -buffer_sizing true/false\
-gate_relocation true/false -gate_sizing true/false -insert_boundary_cell true/false\
-ocv_clustering true/false -layers_list routing_layers_name\
-routing_rule non_default_rule_name -use_default_routing_for_sinks number

هنا هجهز ال clock tree يعنى options دى كلها فيها بحدد ال targets & constraints الى اتكلمنا عنهم وكمان بقول لل tool ايه الطرق الى routing بتاع ال clock وايه لا ... وكمان فيه optimization بتكون لل routing بتاع ال

- clock_trees: انا هنا بقول ال source بتاع ال clock tree يعنى ال clock input port مثلا بحط اسمها ... وممكن يبقى عندى اكتر من clock وبالتالى كل واحدة ليها tree فهكتبهم عشان يعمل لكل source منهم elock لو انا محددتش ليه sources فهو ميعمل كل ال options الى هحطها في ال clocks المتعرفة في ال options المتعرفة في ال
- target_early_delay: هنا بحدد واحد من ال clock tree targets الى اتكلمنا عنه وهو ال insertion delay بحط ال min بتاعه هنا ب ns وال default بتاعه 0
- target_skew: ده clock tree target: ده clock tree target بردوا زى ما احنا عارفين بحط ال max الى عايزه وال tool بتحاول ت meet ده الاول ثم بعد كده تركز على ال insertion delay target وتحاول ت meet it وتحاول ت default ... وبردوا ال
- value بحط ال clock tree constraints دول ال max_capacitance & max_fanout & max_transition بحط ال value الى عايزها لكل واحد ... ولو محطتش فكل واحد له description بس مش 0 وهتلاقيهم في description في ranual
- buffer_relocation & buffer_sizing & gate_relocation & gate_sizing اتكلمنا ولي مش عايزها تستخدمها المطلها والى مش عايزها تستخدمها المطلها true والى مش عايزها تستخدمها المطلها false
- true انها بقول لل tool انها تحط boundary cells عند ال clock input ports لو قولتلها true لو قولتلها clock input ports و وولتلها true انها تحط clock input ports الموجودة سواء الله والله والل
- ocv_clustering بسمح لل tool انها تعمل OCV clustering بانى اديها true او مسمحش بانى اديها tool انه بقى ده الله بقى ده الله pVT:Process, Voltage ,Temperature ودى الى بتكون بسبب on chip variations وممكن اختصار timing وبالتالى ال timing ودى الى بتكون بسبب clustering فنه real life فنكرة ال timing انه بيعمل timing وبالتالى ال groups يعنى بيقسم ال register clustering والحاجات ال related لبعض يقربها من بعض وممكن two registers يختصر هم واحد بس مثلا ... المهم انه يفضل محافظ على ال functionality وال functionality والك routing وفي ال placement كويسة في ال placement وفي ال routing كمان
- layers_list: هنا بحط أسماء ال metal layers الى تستخدمها ال tool في clock tree routing انها تقدر
 تستخدم كل ال layers الموجودة
- routing_rule: هنا بحط اسم ال non_default routing rule الى عملتها ... فلازم اكون عملتها الاول عشان اعرف احط ال option ده
- sink pins الى هما ال sink pins الرقم المكتوب بيمثل ال stop pins يعنى ال stop pins مش ال pins ولا ال exclude ... الرقم المكتوب بيمثل ال sink pins يعنى ال sink pins من تحت ناقص واحد فبتلاقيه 1 على اساس يبقى level 0 من تحت يعنى من الاخر الى هيوصل على sink pins ... طبعا عشان من تحت ناقص واحد فبتلاقيه 1 على اساس على routing_rule option والا ملوش لازمة لانك كده مش عامل rules اصلا فخلاص كله هيبقى rules

Command:

```
set_clock_tree_references -clock_trees clk_sources\
-references [get_lib_cells /*ref_cell_names*]\ -sizing_only OR -delay_insertion_only OR
-boundary_cell_only
```

هنا بحدد لل tool ايه ال buffers & inverters الى تستخدمهم من ال tool الى تستخدم اى buffers & inverters الى المحددتش فبسمحلها تستخدم اى sizing الى تستخدمها في ال optimization او sizing الى تستخدمها في ال boundary cell الى تستخدمها في ال delay

- clock trees: نفس الكلام في ال command الى فات ... بقول ال source بتاع ال clock tree بعنى ال command يعنى ال command مثلا بحط اسمها ... لو انا محددتش ليه sources فهو هيعمل كل ال options المتعرفة في ال design المتعرفة في ال design

```
Ex: set_clock_tree_references -references [get_lib_cells */CLKBUF*]
    set_clock_tree_references -sizing_only -references [get_lib_cells cells_used]
    set_clock_tree_references -delay_insertion_only -references [get_lib_cells cells_used]
```

فى المثال حط ال cells الى هيستخدمهم فى ال tree الاول ثم بتوع ال sizing فى command لوحدهم وكذلك بتوع ال tree الاول ثم بتوع ال sizing فى command لوحدهم وكذلك بتوع ال sizing الاول ثم بتوع ال cells الى يعتبره احسن حاجة فى cells_used تستخدمهم للغرض ده سواء sizing الى يعتبره احسن حاجة فى insertion delay تستخدمهم للغرض ده سواء والاعتباره المقصود به المقصود

=====

Command:

```
define_routing_rule rule_name -widths {metal_layer_name width_value ......} \
-spacings {metal_layer_name spacing_value}
```

Ex: define_routing_rule route_rule_1 -widths {metal3 0.14 metal4 0.28 metal5 0.28} \
 -spacings {metal3 0.14 metal4 0.28 metal5 0.28}

Note: المتنظيم وعشان يكون ال script بتاعك readable اكتر ممكن انك في الاول تحط ال script في script المتنظيم وعشان يكون ال set_clock_tree_refrences المتخدام set_clock_trees_options ... ثم ابدأ مرحلة تظبيط ال non default routing rule الاول لو عندك باستخدام define_routing_rule بعد كده ارجع استخدم set_clock_trees_options الخاصة بال options الخاصة بال set_clock_trees_options الخاصة بال set_clock_trees_options

=====

Command:

clock_opt -only_cts -only_psyn -no_clock_route -continue_on_missing_scandef\
-fix hold all clocks -congestion

استخدام clock_opt من غير اى options هيحط ال CTS ويعمل optimization ويعمل routing بس اوقات هتلاقى مكتوب ب options من غير اى command هيد comtions لوحدها .. بعض ال options هي:

- cells ويبني ال conly cts ويبني ال
 - only_psyn: هنا هيعمل optimization فقط
- no_clock_route: يعنى ميعملش ال no_clock_route
- continue_on_missing_scandef: استخدمناه في place_opt command قبل كده في place_on_missing_scandef وشرحناه بالتفصيل وقلنا ده عشان لو معنديش scan chain file يعرف يكمل وميطلعش error message فاحنا هنا بردوا بنعمل placement بس لل clock tree cells فمحتاجينه بردوا
- fix_hold_all_clocks: عشان يصلح كل ال hold violations وهو بيعمل optimization لإن ال default انه مش هيصلحه واحنا هنت check بعدين لو فيه ونرجع نحاول نصلحه
- congestion: هنا بقول لل tool انها تعمل placement لل clock tree cells بهدف تقليل ال tool على قد ما تقدر یعنی کده بعمل congestion driven placement الی اتکلمنا عنه فی ال placement قبل کده

Ex: clock_opt -only_cts -no_clock_route (this command makes clock tree synthesis (CTS))

clock_opt -only_psyn -no_clock_route (this command only makes clock tree optimization (CTO))

======

Command:

route_group -all_clock_nets

لو انا مستخدمتش clock_opt في اني اعمل clock routing فممكن استخدم ال command ده ... وده اقدر اعمل بيه routing الأي clock_opt المسؤول option بتاعته ... فاحنا هنتكلم عنه بالتفصيل في routing file بس حاليا يكفي نعرف منه ال option المسؤول انه يخلي حسب ال clock tree ال routing ال clock_nets وهو clock_nets ... قكتابة ال انه يخلي ال clock tree الله clock_opt الى حطيناها خلاص ب clock_opt الى حطيناها خلاص ب clock_opt

5. Hold time fixing:

Command:

set prefer [-min] {cell list}

ده بستخدمه بشكل عام من غير min عشان اقول لل tool تستخدم ال cells الى انا حطاها في ال cell list وقت ال optimization لكن لما اضيف min الفتحدمه بشكل عام من غير hold violations fixing وبالتالى ساعتها ال hold violations fixing ... target librar في ال tist تكون في cell list الفتح وطبعا لازم اى cell في ال target librar المنافقة الم

=====

Command:

set fix hold [all clock or put the clock name]

ده بستخدمه عشان اخلى ال tool تصلح كل ال hold violations الموجودة واما احطلها اسماء ال clock sources الى عايز اصلح ال hold violations في ال trees بتاعتهم او انى اكتب all_clocks وهي هتصلح لكل ال trees الى عندى

=====

Command:

set_fix_hold_options -default -prioritize_tns -prioritize_min_delay -preferred_buffer\
-effort medium or high

ده بستخدمه عشان اخلى ال tool تصلح كل ال hold violations الموجودة بس بحطله اولويات يصلح عليها من خلال ال options دى

- default: هنا بتهتم انها متأثرش على ال worst negative slack و max transition time دول بيكونوا اهم حاجة هنا بس كده ممكن تلاقى degradation في اع total negative slack لإنه مهتم بال worst فقط فممكن يحصل degradation في اى negative slack
- prioritize_tns: هنا بتهتم انها متأثرش على ال worst negative slack وtotal negative slack و total negative slack
- prioritize_min_delay: هنا ال tool هتحسن في min delay اكثر من ال max بمعنى اوضح انها هتهتم تصلح ال setup الاقي timing violations بردوا من ال setup على حساب ال setup فممكن بعد ما تصلحه الاقي
- preferred_buffer: بخلى ال tools تستخدم ال buffers الى حطيتلها في min option في set_prefered command غير set_prefered command غير كده فهتستخدم هي اى buffers اثناء تصليح ال hold
 - effort: بحدد ال effrot الى هتبذله ال tool في ال fixing وال effrot بتاعه effort

6. power/ground connection

Command:

derive_pg_connection -power_net VDD -power_pin VDD -ground_net VSS -ground_pin VSS

هنعمل ال connection لل power & ground nets وده شرحناها بالتفصيل في floorplanning وقولنا هنكررها كل ما نحط cells عند وده الى حصل هنا اننا عاملناها بعد ال CTS

7. Save MW cell:

Command:

save_mw_cel -as cell_name

زى ما احنا عارفين اما اتكلمنا عن MW library وشرحناها بالتفصيل فى floorplanning ... يبقى لازم بردوا بعد ال CTS اعمل save لى ما احنا عارفين اما اتكلمنا عن design_CTS بتاعى لحد الخطوة دى واديها اى اسم وليكن design_CTS

Important notes:

فى كل ال stages الى فاتو كنا بنقول انه لازم ميبقاش فيه setup violations بس عادى لو فيه hold violations الميبهم هنصلحهم بعدين فى CTS لمه هضيف clock paths المه هضيف clock paths المحال الله بقى كنا بنقول كده؟؟ لإنى فى CTS لمه هضيف clock tree بهدف انى اقلل ال skew الصلا واخلى ال hold يكونوا balanced بقدر الامكان فده هيحسن ال hold اصلا ... ولحد هنا احنا حطينا كل حاجة خلاص وبالتالى قبل ما اعمل routing الخطوة الجاية لازم اتاكد من ان مفيش اى setup violations الواء setup او setup

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZi0YG9KJhln1D60 nWM7p-L3q9a?hl=ar
