Chip Finishing (V1)

Written by: Fatma Ali

Content:


- Introduction
- Redundant Vias
- Physical only Cells
 - o Filler Cells
 - Decap Cells
 - End Cap/Boundary Cells
 - Well Tap Cells
 - Tie high and Tie low Cells
- Engineering Change Order
 - Non-Freeze ECO
 - o Freeze ECO
 - Spare Cells
- Antenna Effect
- Metal Fill
- ICC Tool Commands

Introduction:

حتى الأن احنا خلصنا كل ال main stages في ال ASIC Flow من اول ال ASIC Flow لحد اخر مرحلة في PnR وهي ال routing ولكن لسه ناقص شوية حاجات محتاج اضيفها لل design بتاعي تعتبر finishing اخير لل design وده بيكون بهدف حماية ال routing من اي unexpected conditions تحصل في التصنيع او حتى بعد كده وقت استخدام ال circuit بعد التصنيع ... فهتلاحظ ان ال file ده هو عبارة عن مجموعة من المشاكل الي ممكن تحصل لل circuit بتاعتي أثناء التصنيع او بعده واحنا بنستخدمها ... وبنقول ايه الي نضيفه لل circuit قبل ما نوديها تتصنع بحيث نحميها من كل المشاكل دي.


هنلاقى هنا بعض المشاكل الحلول بتاعتها كنا بنعملها فى stages قبل كده عادى ... احنا هنجمع كل المشاكل الى ممكن تحصل من اى عوامل خارجية سواء فى التصنيع او بعده ونشوف حلها نعمل ايه من دلوقتى عشان نتجنب حدوثها ونشوف بقى الحل ده كنا بنعمله فى انى خطوة فى ال ASIC flow

Redundant Vias:




ال via زى ما احنا عارفين من قبل كده انها ال metal الى بيوصل بين two metal layers زى ما واضح من الصورة فوق ... فأحد المشاكل الى بتحصل اثناء التصنيع ممكن تسبب circuit damage هى ان ال متتصنعش بالغلط فلو انا معتمد على via واحدة فكده ال redundant عشان كده بنسميهم via عشان كده بنسميهم circuit عشان كده بنسميهم circuit باظت وبالتالى عشان نتجنب حاجة زى دى بنحط اكتر من via عشان كده بنسميهم timing بافت المساحة وهتظهر أهميتهم لو واحدة منهم متصنعتش ... بس ناخد بالنا ان ال redundant vias دى هتأثر على ال timing لإن هما زيادة وهتظهر أهميتهم لو واحدة منهم متصنعتش ... بس ناخد بالنا ان ال redundant vias دى هتأثر على ال timing لإن من بزيادة عددهم هنكبر المساحة الى بيمشى فيها ال current وبالتالى delay اقل فناخد بالنا من تأثير ده على ال STA ... لما نحط اكتر من via جمب بعض هنلاحظ انهم بقوا زى array of vias فنطلق عليهم array of vias زى ما احنا شايفين فى الصورة تحت:


3D View of VIA and Metal connection



Physical only Cells

دول عبارة عن cells ملهاش علاقة بال design يعنى مش بتتحط عشان تحقق ال functionality ... دى هدفها physically بمعنى اننا نعمل cells يعنى مش بتتحط عشان تحقق ال circuit ... دى هدفها physical violations و physical violations كامل مظبوط مفيهوش اى physical violations و cells تانية تحمى ال functionality cells الى ممكن تحصلها بسبب ال environment الى هتشتغل فيها ... اى cell هتحطها (سواء ال functionality cells) لازم هتكون في الاماكن المتاحة ليها في ال core area فخلينا نفتكر الكلام الى قلناه عن الاماكن دى في ال






نفتكر من ال floor planning ان ال core area المتاح نحط فيها ال core area قسمنها الى مسافات متساوية بال site rows بحيث ان المسافة بين كل row والتانى تكون ال cell height المتحدد من المصنع وقلنا ان ال row بيتكون من unit tile بحيث ان ال unit tile دى اقل عن size ممكن لل cell الكبر بتكون floorplanning ثم فى ال multiples of unit tile واى sizes اكبر بتكون design cells فى الاماكن المتاحة ليها فى ال site rows

احنا هنا هنجمع كل ال physical only cells بغض النظر انت المفروض تحطها في مرحلة ال chip finishing ولا في مرحلة سابقة وهنقول كل واحدة بتتحط امتى وهتلاقي cells اتكلمنا عنها قبل كده بس الهدف هو تجميعهم تحت title واحد دلوقتي

1. Filler Cells:



بعد ما بنحط كل ال design cells ... لو بصينا على ال core area دلوقتى هنلاقى ان فيه مسافات فاضية (سواء صغيرة قد ال design cells ... لو بصينا على ال cells ... و cells هنا وهنشوف ليه مينفعش بس هى كدا مش محطوطة output او input او two transistors وبالتالى هنلاقى انها مجرد ال two transistors من غير input او the transistors

أول أهمية لل filler cells هنتكلم عنها هى ان ال cells زى ما احنا عارفين فيها nwell & pwell ودول بيتعملوا لل chip كلها ب nwell همية لل continuity لل continuity يعنى متجيش تحط cell ثم جمبها فراغ ثم cell تانية لان كده بين nwell & pwell لل continuity وده غلط لإن هيكون فيه صعوبة فى التصنيع وممكن تحتاج كذا mask وتكلفة ال pwell عالية جدا وبالتالى محتاج تحافظ على ال nwell & pwell continuity وده عن طريق ال filler cells

الفراغ بين ال cells بيعمل مشكلة تانية وهي discontinuity of the cells power rails ... بمعنى انه ال power rails الى عملناها ولفراغ بين ال power rails ... بمعنى انه ال voltage drop عالى او في ال power planning هتبقى واصلة بايه في الفراغ ده؟؟ مش واصلة بحاجة وده ممكن يسبب مشاكل زى chip عالى او مشاكل تانية في ال power network الى احنا اصلا عاملينها عشان نوصل ال power بشكل مظبوط على كل ال power network

مشكلة كمان هتسببها الفراغات بين ال cells لو سيبناها هي انها هتقلل ال yield ... ال yield يعنى عدد ال chips الى اتصنعت مظبوط من غير manufacturing faults يكون كبير بالنسبة لعدد كل ال chips الى اتصنعت فكل مكان ال yield عالى يبقى احسن وعشان ده يحصل محتاج يكون فيه cells contiuity يعنى مفيش فراغات بين ال cells وده الى بتعمله ال filler cells

وبما انها cell بردوا فليها sizes مختلفة ال min هو ال unit tile ثم ال sizes الاكبر cell بحيث انها cell بحيث انها مختلفة ال min في min في min في في التحقيق التحقيق التحقيق في التحقيق التحقيق


هتلاحظ ان منطقى منحطش filler cells الا دلوقتى في الاخر بحيث تكون حطيت ال design cells وكمان buffers & inverters في ال CTS stage في ال عشان تسيب المكان متاح لل cells المهمة ثم تقفل الاماكن الفاضية مش العكس اكيد

2. Decap Cells:


بنحطها بردوا في الفراغات بين ال cells ولكن دى بتضيف حاجة مهمة كميزة عن ال filler cells وهي انها عبارة عن cells يعني capacitor يعني الله voltage drop وحتى الله vostage device وحتى الله vostage device فهي تقدر توفر ال cells وحتى الله voltage drop وحتى الله vostage device وحتى الله power delivery network لويم فتساعد في انها تخلى الله peak وحتى الله power delivery network تكون more robust



transistor الأساسين دول الى احنا درسناهم اكيد فى basics of the electronics ... هنلاقى من الصورة تحت فى capacitors الأساسين دول الى احنا درسناهم اكيد فى ال basics of the electronics ... هنلاحظ اننا لو وصلنا capacitors وطلقا وصلنا capacitors والتانية ال source or drain or body همع بعض هيبقى عندى تلاتة capacitors بس capacitors بيعض هيبقى عندى تلاتة و capacitors بس capacitor بيعض الله وصلة التلاتة هنكون و capacitor واحد كبير الى فى figure c فى الله والتالى محصلة التلاتة هنكون و capacitor واحد كبير الى فى figure b عامة بتكون و كله وموصل ال وموصل ال وموصل ال وموصل ال وموصل ال وموصل ال واصلة بيعض وموصلهم على Vdd وموصل ال واصلة بيعض بس موصلهم به والله والله واصلة والله و



من التوصيلة الى شوفناها دى هناقى ان ال layout بتاعها هو ده:




:Notes

- عيب ال decap cells وهي ان leakage current فيهم عالى وبالتالى هيزودوا ال leakage power فناخد بالنا
- احنا بنضيف ال Decap cells بعد ما بنضيف ال filler cells ونعمل filler cells يعنى بنشوف ال عدد الله Decap cells بعنى بنشوف ال عدد الله ما بنضيف ال chip قد الله ... الله chip قد الله ... الله chip قد الله يعنى الله voltage drop في كل حتة في الله chip قد الله cells الله cells بناص في نفس الوقت تحاول decap cells الله تفضل عنده الله cells شغالة كويس عن طريق انها بعض الله cost of inserting decoupling capacitors والله الله Decap cells الله يتاعتهم)


3. Endcap/boundary Cells:

بنطلق عليها endcap cells او boundary cells ومن اسمها باين انها بتتحط عند ال endcap cells ... بردوا ملهاش ای boundary cells ... ببردوا ملهاش ای VDD فقط ... ببروصل عليها Nwell, implant, poly layer, metal rails فقط ... ببروصل عليها VDD فقط ... ببروصل عليها VDD و SVS:




احنا عارفين ان فيه اكتر من chip بيتصنعوا على نفس ال silicon wafer ثم عشان تطلع كل chip لوحدها اكيد بتحصل عملية chip ثم عالم المهم انه واضح لينا ان ال chip بتتعرض لحاجات للأطراف بتاعة ال chip وغالبا باستخدام بس ما علينا باستخدام ايه المهم انه واضح لينا ان ال chip بتتعرض لحاجات اصعب وقت التصنيع من باقى ال chip يعنى لو فيه standard cells من ال standard cells عند ال design عند ال chip فهى ممكن تتعرض ل واصعب وقت التصنيع من باقى ال chip فيه وحود ال encap cell هو حماية لإنها ملهاش اى cell خالص يعنى هى والمستون والمست

- أثناء التصنيع ال cells الى عند ال boundries بتكون معرضة ان يحصل damaging لل poly بتاع ال gate وبالتالى وجود standard cell الله endcap cell لل poly هيكون لل endcap cell مش لل damaging الله encap cells الأساسية وبالتالى مش هيأثر في ال circuit functionality
- تانى حاجة هى ان فى DRC rules لل nwell layer (ودى الى بنعمل منها ال doping فى جزء من DRC rules (ودى الى بنعمل منها ال DRC rules فى جزء من DRC rules او (pmos لل n-type substrate (الى هى بتستخدم عشان نعمل n-type substrate سواء source & drain لو ptype substrate عكس الموجود يعنى فى nmos وعلى الفكرة انها doping عكس الموجود يعنى فى n type substrate فنعمل p source & drain وعلى العكس فى p type substrate عندنا n type substrate فنعمل n doping ب gource & drain وعلى العكس فى p type substrate ب pmos ب العكس فى n doping عندنا p doping ب source & drain ب العكس فى p doping عندنا pmos وعلى العكس فى pmos ب العكس فى pmos عندنا p doping كلي العكس فى pmos ب العكس فى pmos عندنا p doping كلي العكس فى pmos ب p-type substrate ب pmos ب pmos ب p-type substrate ب pmos ب pmo



من ضمن ال DRC rules فيه rule بتحط min spacing بينهم وبين ال edge وده بردوا لحمايتهم من ال DRC rules أثناء التصنيع فوجود ال encap بيضمن انك سيبت ال min space المطلوبة دى فكده اى damage هيحصل لل endcap مش standard cells الأساسية


• على scale الله بردوا macros بعنى لو انا حاطط macro عندى في ال design بحط حواليه بردوا macro عشان بمناعد في ال integration بعنى زى ال filler cells احنا بمناعد في ال integration بينه وبين macro block بحيث انها بتعمل well continuity بين ال well ring بيرسم blocks بيرسم blocks واحيانا block عشان يعمل well عشان يعمل engineer فتسهيلا للموضوع بنحط ال endcap cells واحيانا blocks



ال endcap cells فيه منها types حسب المكان الى هتحطه يعنى ال types بتختلف في ال orientation بتاعها لكن كلهم بهدف واحد:

- Horizontal endcap cells: بتتحط عند ال edges بتاعة ال site rows يعني في left & right بتوع ال
 - Vertical endcap cells: بتتحط في bottom & upper بتوع ال
- Corner endcap cells: بتتحط في chip ال corners ال corner ودى احيانا بيستخدموها يعنى ممكن يحط Corner في corner ودى احيانا بيستخدموها يعنى ممكن يحط vertical & horizontal فقط زى الصورة المبسطة فوق كده بدل ال corner حط vertical & horizontal

حاجة مهمة كمان لوبصينا على right & left بين horizontal endcap cells هتلاقى فيه اختلاف بين right & left في مكان ال بيعنى ال اليمين وتانى واحد من على اليمين ده اليمين وتانى واحد من على اليمين ده اليمين ده اليمين وتانى واحد من على اليمين ده اليمين ده اليمين وتانى واحد من على اليمين ده اليمين ده اليمين وتانى واحد من على اليمين ده اليمين ده اليمين وتانى واحد من على اليمين ده اليمين ده وصيلة ال gate على المهم بقى ده اليمين ده اليمين وتانى واحد من على اليمين ده اليمين وتانى واحد من على اليمين ده اليمين وتانى واحد من على اليمين ده اليمين بقى واكيد هتلاقى نفس الفكرة فى ال upper & bottom بقوا اليمين بقى واكيد هتلاقى نفس الفكرة فى ال upper & bottom




:Notes


- ال endcap cells بتتحط بعد ال macro placement يعنى من بدرى هنكون حاطينها قبل ما نحط ال design cells اصلا وده منطقى لإن اماكنها معروفة ومهمة فعشان تتحط هى الاول عند ال boundries وحوالين ال blocks ثم بقى تحط ال cells باقى الاماكن
- في ال tool احنا بنختار اي standard cell بحيث نستعملها ك end cap cell ... بس طبعا مينفعش نستعمل اي حاجه وخلاص ... فيه شركات بتستعمل decap cell ك decap cell بحيث تستفاد من مميزات ال decap cell وفي نفس الوقت تكون محطوطة ك end cap cell ...

4. Well tap Cells:


دى اتكلمنا عنها بالتفصيل في floorplanning وقولنا اننا بنحطها في ال floor planning وده الصح بس هنا زي ما قلنا هنجمع كل ال physical only cells فهنقول نفس الكلام الى قولناه في ال floorplanning عنها ... دى عبارة عن physical only cells واصلة ب pwell هيا بيكون فيها nwell هيا بيكون فيها nwell هيا بيكون pwell واصلة ب vDD و pwell واصلة ب source & drain & bulk الى احنا عارفينها ال bulk terminal في اى cells بتكون واصلة ب nmos & pmos واصلة ب bulk واطلقوا عليها pwell في اى pwell وعملوا بقي vDD في اله pwell وعملوا بقي bulk واطلقوا عليها bulk و well tapless cells وعملوا بقي well tapless cells وهي دى ال well tap cell الهدور ها هي توصيلة ال bulk دى وهي دى ال well tap cell الهدور ها هي توصيلة اله bulk دى وهي دى اله well tap cell الهدور ها هي توصيلة اله عليه الهدور ها هي توصيلة الهدور ها هي دى اله واطلقور عليه الهدور ها هي توصيلة الهدور ها هي دى الهدور ها هي توصيلة الهدور ها هي دى الهدور ها هي توصيلة الهدور ها هي دى الهدور ها هي دى الهدور ها هي دي الهدور ها هي دي الهدور ها هي دى الهدور ها هي دي الهدور ها هي د








Tapless std cell layout



Well tap cell


وبتتوزع في ال site rows بحيث توصل بمجموعة من ال cells مع بعض وبنوزعها بالشكل في الصورة تحت كده ... تلاحظ ان فيه مسافات متساوية بين كل واحدة والى قبلها في ال row متساوية بين كل واحدة والى قبلها في ال row التالى او السابق ليها:




Note: مننساش ان دى بنحطها في ال floorplanning زى ما قلنا يعني قبل ما نحط ال Note

5. Tie high and Tie low cells:

اتكلمنا عنها في ال placement ... بتتحط عند ال input بتاع ال cells وهي cells طب ايه دى وليه لازم احطها؟؟ دلوقتي احنا عارفين ان فيه cells بيكون ال input بتاعها high يعني VDD او VDD او VDD ... لإن مش لازم ال input يبقى جاى من الممكن يكون cells بيكون ال الله ال VDD or VSS وفي الحالة دى بنجيبه من ال supply ... فحتى الان الي في خيالنا انه ال wire الي جاى من power mesh وهيوصل لل cell خلاص هاخده اوصله على الموالية input pin على طول ... بس ده مش صح لان مهما حصل وحاولت انك تقلل supply noise هيفضل فيه عنه noise فيه ومش هتضمن انه pure VDD or pure VSS واحنا عارفين ان ال input بتاع اي power mesh الاخر واصل على gate of a transistor اليكون more thinner بيكون technology المهاش اي oxide وبنسميها دوال كلى SVSS & output pins هي ليها input واحنا على الكلا وبنسميها دوال المهاش اي input المهاش اي input الكلا فيه المهاش اي VDD & VSS & output pins المهاش اي tiput المهاش اي tiput الخروالية المهاش اي tiput المهاش المها




واما ان ال output بتاعها دايما high وبنسميها tie high cell وتوصل على gate input الى محتاج يوصل ل VDD او ان ال vuput واما ان ال VSS النقى input بتاعها يبقى low دايما وبنسميها tie low cell وتوصل على gate input الى محتاج يوصل ل



Note: مننساش ان دى بنحطها بعد ما نحط standard cells يعنى بعد ال placement ومنطقى عشان تتحط عند ال Note فلازم ال cells فلازم ال cells دى تكون موجودة اصلا

Engineering change order (ECO):



ال ECO هو تغییرات بتعملها لل design عشان تصلح ال functionality بس بعد ما اول layout يطلع ... یعنی انت بعد ما بتطلع layout بتعمل علیه verification و و physically تمام و مناكلم عن كل ده بالتفصیل التعمل علیه verification و و التكلم عن كل ده بالتفصیل فی ال physically & functionaly & timing verification علی ال التفصیل فی ال physically ها القادم بس حالیا احنا عارفین ان بیحصل cells او نشیل cells حسب ال functionality هصلحها از ای من غیر ما الرجع اعمل redesign من الاول

فهنرجع نعدل من اول step معينة مثلا هضيف cells فهرجع لل placement واكمل من عنده فيعنى مش لازم ابدا from scratch تانى وابدأ ال ECO ... فالتعديلات دى بقى بنطلق عليها Engineering change order ECO ... فالتعديلات دى بقى بنطلق عليها limitations مختلفة ... اول واحد هو الى اتكلمنا عنه او بمعنى اصح ممكن تعمله فى مرحلتين مختلفتين وبالتالى كل مرحلة هيكون ليك limitations مختلفة ... اول واحد هو الى اتكلمنا عنه دلوقتى يعنى التعديلات الى بعملها بس قبل ما اصنع لسه يادوب مجرد layout وده بنسميه Preeze silicon ECO والتانى هو انى اعمل تعديلات بس بعد ما تكون ال واحد ده الى هيكون فيه المساق عليه واكيد ده الى هيكون فيه المساق المستعدين التعديلات بس بعد ما تكون الله المستعد ورجعت اصلا وده بنطلق عليه Imitations كتبر:

1. Non-Freeze silicon ECO:

زى ما قلنا دى قبل ال fabrication يعنى ال layout طلع بس انا لاقيت مشاكل وانا بعمل verification عليه وبالتالى انا هرجع اعدل بس معايا سماحية عادى انى اعدل فى ال placement وال placement بأحسن optimization ممكن ... يعنى هضيف cells مثلا فى ال placement واخلى ال tool تمشى عليها تانى وتعمل routing تانى فهتعمل احسن حاجة تقدر عليها بردوا ... عشان كده بنطلق عليها placement لإنها متصنعتش لسه على ال silicon وبالتالى ال design بتاعى مش متصنع مش متصنع وثابت

خلاص على حاجة معينة مقدرش اغير فيها ... لا هو لسه متصنعش فاقدر اغير واعدل اى حاجة عايزها ... ال cells بقى الى بضيفها دى بطلق عليها ECO cells بما انك ضيفتهم وانت بتعمل ECO

والمنطقى ان انت هنا تشيل اى filler cells كنت حاططها لو هترجع تضيف cells تانى عشان تفضى المكان لل logic cells بتاعتك الاول ثم بعد كده تبقى تشوف ايه الفراغات الى اتبقت وتحط ال filler cells تانى

2. Freeze silicon ECO:

زى ما قلنا بردوا ان ده بيكون بعد ما ال chip تتصنع ... ازاى؟؟!! مش المقصود انى هعمل تغييرات فى ال chip الى قدامى دى واخليها تشتغل صح وانا قاعد كده ... لا هو اكيد انا محتاج اصنعها تانى بس هل هبدأ من الاول او بمعنى اخر هغير فى ال layout بتاعى كله ولا الاحسن انى اعمل تعديلات بسيطة وهنا التعديلات بتكون فى التوصيلات بين ال cells يعنى بغير فى metal layers فقط واحنا عارفين ان عمليه التصنيع بيتم على خطوات وكل خطوة ب maks الى هو تكافته عالية جدا فانا كده مش هغير غير فى metal mask بس ووفرت وقت كبير كمان انى مش همشى كل ال flow من الاول ... لا انا هعدل فى توصيلات ال cells يعنى ال routing بس الى هيتغير

طب ازاى بقى هنجهز ال corcuit لحاجة زى دى يعنى لو انا عايز اضيف cell مثلا هعملها ازاى وانا هغير فى ال routing بس؟؟ الاجابة انك بتكون حاطت cells زيادة فى ال design بتاعك هما ليهم function بس انت مش بتستخدمهم فى ال cells دلوقتى ... انت حاطتهم انك بتكون حاطت chip زيادة فى ال buffer بتاعك هما ليهم testing ولاقيت فيه مشكلة ومثلا وصلت ان الحل انك تحط path فى path ما و تزود and gate بحيث اصلا انت حاطط buffer و buffer بحيث معاك فى ال path مثلا فتبقى اصلا انت حاطط buffer و ما كل عملته انك فى ال path الى انت عايزه وبكده هتلاقى ان اماكن ال cells متغيرتش ولا حاجة هى كل حاجة زى ما هى فى مكانها بس انت كل الى عملته انك غيرت فى التوصيلات بينهم

ال cells الى ضيفتها بردوا هي ال ECO cells بس ال cells الى بتكون موجودة اصلا وانت بتستخدم بعضها (ويبقوا ECO cells بتوعك) هما اصلا ليهم اسم وهو Spare cells وهنتكلم عنها بالتفصيل اكتر دلوقتي

Spare cells:

ال cells الى بنكون حطينها فى ال design احتياطى زى ما قلنا بنطلق عليها spare cells فخلينا نتكلم عنها اكتر ... دول بيكونوا مجموعة من ال standard cells المتعارف عليهم او الى بتحتاجهم اغلب الوقت زى standard cells ... وغيرهم يعنى بتحط standard وال path والـ path والـ path مثلا لا دى تغييرات بسيطة فى ال path والـ path الحاجات الأساسية لان التغيير الى هتعمله اكيد مش انك كنت ناسى تحط macro مثلا لا دى تغييرات بسيطة فى ال AOI (AND OR Invert) Circuit مختلفة زى مثلا تعمل spare cells الاساسية تقدر تكون بيها spare cells الموجودة وهكذا

وانت بتطلع اول layout وحاطط ال spare cells الى مش مستخدمهم دلوقتى هتكون ال inputs ابتاعة ال spare cells متوصلة على layout وانت بتطلع اول layout (مش بشكل مباشر لانك بتوصله على Tie cells الى اتكلمنا عنها فوق) وال outputs هتسيبه floating عادى مش هتوصله بحاجة ... ال ouput مش واصل على حاجة فلو جاله noise مش هيبوظ حاجة فسيبناه floating لكن ال input واصل على ال switching واصل على ال transistor gate فلو جه عليه عمل noise ممكن يحرقها او هيعمل switching عالى يستهلك power على الفاضى فعشان كده خليناها واصلة بانو cells

فكده وجود ال spare cells خلانا منغيرش في ال placement الى اتعمل بيه ال initial layout ونغير في ال routing بس تغييرات بسيطة يعنى الى masks وكمان انت هتوفر وقت كبير انك مش هتعيد الشغل من الاول لا انت هتكمل من بعد ال placement

بكده ال ECO cells في حالة ال freeze silicon انت مضيفتهمش لا انت استخدمت من spare cells الموجودة كإنك عملت freeze silicon لك ECO cells في ال ECO cells بتاعتك على ال spare cells الموجودة ... وبالتالى لو كان فيه cells في ال spare cells بقت هي موجودة بس مش مشاركة في ال design بتاعي يعني بقت ضمن ال spare cells دلوقتي

فيه أسئلة ممكن تيجى في بالنا زى انه طب هحط قد ايه spare cells وهما بيكونوا من ال basic standard cells بس اختارهم بالظبط ازاى واوزعهم في ال design ازاى دى تعرفها بالخبرة بس احنا بنفهم ال concept هنا

:Note

- المفروض تتحط قبل ال standared cells placement بحيث اوزعها براحتى في ال chip قبل ما احط ال cells والاقى مثلا congestion في مكان فمعرفش احط فيه
- ممكن تلاقيها تحت عنوان physical only cells ... عادى لإن طول ما هي spare cells فهي احتياطي مش مستخدمة في ال cell ... والمحتى لو ال physical only فهي مش مستخدمة دلوقتي

3. ECO File:

التغيرات الى هتحتاج تعملها ممكن تبقى بسيطة وتكتب command لكل واحدة وتعملها لو انت هتستخدم ال ICC shell او تعملها والتغيرات الى script وت run بردوا فممكن والمحتود وتعملها في script وت run بردوا فممكن الله والك تعديلات وهو ده الى بنسميه ECO file فهو script عادى انت حاطط فيه file وهو ده الى بنسميه شعديلات ومستخدم الله والمحتود والله والمحتود والله والله

4. Non-Freeze Vs. Freeze silicon ECO:

نعمل مقارنة سريعة لكل الى شرحناه فوق ... وبعد ما تعمل ال ECO زى ما قلنا هتكمل فنى الحالتين انت هتكمل خطوة ال routing عادى

Non-Freeze Şilicon ECO	Freeze Silicon ECO
 Placement is not fixed Allows to add new cells Spare cells are not required 	 Placement is fixed No cells are added or moved Spare cells are required

Antenna Effect:


دى مشكلة بتحصل اثناء التصنيع ممكن تسبب circuit damage فخلينا نقولها باختصار ثم هنتكلم بالتفصيل لو حابب تفهم اكتر ثم نقول الحلول ... اولا ال antenna هنا مقصود بيها ال metal wire على السخنات يعنى على ال المشكلة هنا ان وقت التصنيع بيحصل تراكم الشخنات يعنى على ال accumulation of charges على ال الشخنات يعنى على ال damage عندها وده ال charges فلو كان فيه charges كتير ممكن تعمل antenna وعده وبالتالى ال transistor كله باظ ... خلينا بقى نفهم ال effect ده بيجى منين اصلا وبيعمل ايه في ال gate بالتفصيل

ليه بقى اصلا ال wire اطلقوا عليه antenna ؟؟؟ ال antenna احنا عارفين انها conductor وبترسل وتستقبل ال antenna؟ receiver والمعكس ك EM wave والمعكس ك electrical signal الى بتمشى فيها الى EM wave والمعكس ك electrical signal ... بتبقى EM wave عند طريق انها بتحول ال electrical signal ... احنا مهتمين بحالة ال receiver ... ليه؟؟؟

لإن في مرحلة من التصنيع وهي ال plasma etching ودى بنشيل فيها زيادات ال metal بحيث يبقى ال wires في ال EM field المطلوبة في plasma etching والى بيخليه يتأين هو ال EM field مظبوطة ... ال plasma دى هي ionized gas يعنى غاز تم تأينه او بمعنى اخر فقد plasma والى بيخليه يتأين هو ال EM field عشان اشيل لإنه بيوفر طاقة عالية جدا تخرج ال electron من مكانه ... سؤال ممكن يجي في بالنا وهو انا ليه اصلا استخدم atoms عشان اشيل الزيادات وده اجابته ان ال atoms بتاعت الغاز زي ما هي كده مش هنتفاعل مع ال wire بحيث يحصل etching واشيل الزيادات من ال etching بحيث انها تتفاعل مع المادة الى هتقع عليها وتسهل انها تتشال ... وعلى حسب انا عايز اعمل etching الايه بيحدده الغاز ده هيكون عبارة عن ايه ... وبالتالى ال wire اتعرض ل EM wave زي ال antenna في ال antenna مشكلة عندنا بقي نشوف هو ايه الى بيحصل في ال antenna وقت ال receiving عشان نفهم ايه الى يخلى تحول ال wire المه antenna مشكلة عندنا


مش عايزين ندخل في تفاصيل اوى فممكن نفهم الموضوع ببساطة انه ال conductor هيعدى عليه EM wave في التجاه وال negative الموجودة في ال metal وزى ما احنا عارفين انه بيحرك ال positive في اتجاه وال metal الموجودة في ال metal وزى ما احنا عارفين انه بيحرك ال charges في التجاه معاكس وبالتالى هلاقي حصل charge accumulation عند اطراف ال antenna ادى الى وجود voltage variation كبير وبما ان ده alternating electric field في التجاه هيتغير مكان ال positive & negative charges هلاقيهم عكسوا اماكنهم زى ما باين في الصورة هنلاقي اما بيكون اتجاه ال electric field شمال فبتتجمع ال positive charges ناحية الشمال وال موجود antenna واما يعكس ال electric field اتجاهه ويبقى ناحية اليمين هنلاقي المورة دى ليها positive charges ناحية اليمين وال antenna ممكن تشوفه animation اتجمعت ناحية اليمين وال positive charges ناحية الشمال وهكذا ... الصورة دى ليها positive charges الحية الشمال وهكذا ... الصورة دى ليها positive charges المكان تشوفه ويبقى المكان المكان واله على المورة دى الهودة دى الهودة دى الهودة المكان تشوفه ويبقى المكان تشوفه ويبقى المكان الم

من هنا



فبنفس الفكرة في ال wire عندنا هو conductor زى ما ال antenna هي كمان conductor فلما يتعرض ل EM filed أثناء عملية ال voltage بنفس دمين wire عند اطراف ال charges بنفس الطريقة بردوا ويحصل accumulation عند اطراف ال wire يعنى plasma etching الى واصل على ال transistor gate لإن كده هيحصل wire على طرف transistor gate على طرف الله ده مشكلة؟؟

عند ال gate احنا عارفين ان فيه oxide بيكون بين ال silicon wafer و ال polysilicon الى بيوصل على ال oxide وبيكون وبالتالى بيتأثر thickness بيصغر اكتر وبالتالى بيتأثر thin oxide بيضغر اكتر وبالتالى بيتأثر الله thickness الحدث ال charges الى adamaged اكتر بال charges الى على ال gate وبالتالى الله transistor وبالتالى الله وتدخل ل substrate فهتحرق الله transistor وبالتالى الله circuit كلها damaged لإن ال



يبقى كده ال EM field الى بيتعرض له ال metal أثناء ال plasma etching فى ال EM field بيسبب manufacturing بيسبب transistor على الله wire على ال wire الواصل بال transistor gate فممكن انه يحرق ال


تجنباً للمشكلة دى ففيه rule بيحطها المصنع وهى ال antenna rule ودى بتحدد ال wire area الى واصل على ال charge accumulation اكتر wire area عناها انى هيحصل upper limit بحيث ميزدش عن كده لإن زيادة ال area معناها انى هيحصل gate damage لكن لو ال فبزود امكانية حدوث gate damage لكن لو ال oxide الى هيقول مناسب ولا لا هي rule من المصنع الى هيصنع بيعرف antenna الى هي ال على المصنع الى المسلمة وهنا ال

$Max Antenna Ratio > \frac{Antenna area}{Gate area}$


- Antenna area: Area of the metal connected to the gate
- Gate area: total area of the gate

طيب لو انا لاقيت بقى antenna violation عندى بعد ما خلصت ال design ممكن اعمل ايه؟؟

اول حل انى اعمل layer jumping ... يعنى ال wire الطويل الى واصل على ال gate عايز اقلل ال area بتاعته فبدل ما واصل كل ال wire الله area الله wire يعنى ال metal layer بشوية واطلع ب via الله wire الله على ال wire الله واصل على ال wire فقلات ال wire area الله واصل على ال gate فقلات ال wire بشكل كبير زى ما واصل على ال gate فقلات ال fabrication التصنيع بيتم layer by layer من تحت لفوق ... يعني لما انا كنت بعمل تنصيع لل fabrication باين في الصورة ... اثناء ال wire الكبير مش واصل لسه على ال wire الصغير اللي واصل على ال gate فكده ال wire مشايفة ال wire على ال accumulation of charges ... عيوب الحل ده هو انه زود عدد ال vias




الحل التانى هو diode insertion عند ال gate بحيث افرغ فيه ال charges الزيادة ... بس انا مش عايز يكون ال diode insertion السلمى التانى هو circuit في ال circuit على ونتحد وبيكون reverse biased بحيث انه في ال power بيسمح ويستهلك power عالى ... فعشان كده بيكون charges الزيادة ... طبعا هو في الصورة هنا symbol لكن اكيد شكله بمرور current بسيط زى ما احنا عارفين وده كافي انه يفرغ ال charges الزيادة ... طبعا هو في الصورة هنا capacitance لكن اكيد شكله مش كدا وهو بيتصنع بس الصورة عشان نفهم الفكرة ... عيوب الحل ده هو ان وجود diode هيكون زود ال STA check في ال timing violation اما نعمل STA check





Metal Fill

ده حل لمشكلة ال metal over etching بس ايه المشكلة دى الاول؟؟ دى ممكن تحصل فى التصنيع لو انا عندى مكان فيه metal routing resources الى routing resources اللى metal tracks (الى تمثل ال metal routes الى metal routes الله عندك عدد عدد floorplanning stage قليل .. احنا محددين ال اماكن ال metal routes بالفعل فيهم فاكيد مستخدمتش كل ال routing عددك دلوقتى) من ال resources فانت عندك routing ثم فى ال minimum metal density rules وى بتقول انه فى مساحة وليكن x المفروض لإنك مش هتخلص كل ال resources فانت عندك routes والتالى ال والتالى ال routes في المساحة دى تكون انت حاطط route واحد وسايب باقى ال tracks مش مستخدمهم وباالتالى ال route في عملية ال etching لدرجة انه ممكن يحصل over etching يعنى يتشال من ال failure نفسه مش مجرد الزيادات وبالتالى يحصل failure



فحل المشكلة دى انك تعمل metal fill يعنى تحط metal فى ال tracks الى انت مش مستخدمهم حتى لو مش هتستخدم ال metal route فحل المشكلة دى انك تعمل metal fill يعنى تحطه عشان متعملش violation لل metal density rule ... يعنى الصورة تحت هنلاقى ال layout على الشمال كان فيه routes قليلة فعمل metal fill يعنى زود عدد ال tracks المستخدمة فبقى الشكل زى ال layout على اليمين و هنلاحظ زيادة عددهم





Note: ناخد بالنا من حاجة مهمة وهي ان لو عندى violation في metal fill فقبل ما اعمل metal fill لازم المحدد الخد بالنا من حاجة مهمة وهي ان لو عندى violation تاني لاني هستخدم اغلب الموجود وفاضي دلوقتي ك dummy routes فمثلا مش هقدر بعد كده اعمل fixing لل routing resources او لل antenna violation لاني بحتاج routing resources عشان اصلحهم فخلص كل حاجة الاول ثم اعمل metal fill

ICC tool:

- Redundant vias insertion:

Command:

```
define_zrt_redundant_vias [-from_via {list_of_from_vias}]\
[-from_via_x_size {list_of_contact_numbers}] [-from_via_y_size {list_of_contact_numbers}]\
[-to_via {list_of_to_vias}] [-to_via_x_size {list_of_contact_numbers}]\
[-to_via_y_size {list_of_contact_numbers}]
```

بحدد بيه شوية options هستخدمها اما احط ال redundant vias بال command الجاي .. بعض الي بحدده بيكون:

- from_via: بحدد أسماء ال vias الى عايز ابدلها وال default انها تكون empty list يعنى هيغير كل ال vias الموجودة
- via array بتاع ال via array او بمعنى اخر عدد ال contacts الى فيها هل فيها via واحدة و لا اتنين و لا كام via array المقابل size بحدد size بتاع ال array على اساس اى array ليها array فكل x & y direction المقابل x direction فيها في contacts فيها في x direction فيها في x direction
- via array بتاع ال via array او بمعنى اخر عدد ال contacts الى فيها هل فيها via واحدة و لا اتنين و لا كام (size بتاع ال size بتاع ال via array واحدة و لا اتنين و لا كام بالظبط فى ال y direction فيها فى via موجودة فى contacts المقابل ليها هنا هو عدد ال array فيها فى via فيها فى via فيها فى via بتاع ال array بتاع ال direction
 - vias الى مبدل بيها وال default الى مبدل بيها وال vias انها تكون to_via
- via array بتاع ال via array الى هنتحط بقى او بمعنى اخر عدد ال contacts الى فيها هل فيها هل واحدة ولا المواددة ولا الموا
- via array بتاع ال via array الى هتتحط او بمعنى اخر عدد ال contacts الى فيها هل فيها via واحدة و لا اتنين to_via_y_size و لا كام بالظبط فى ال direction بتاع ال array فكل array فكل via موجودة فى to_via المقابل ليها هنا هو عدد ال direction فيها فى و direction

فمثلا لو انا عايز ابدل ال via با via array 1*2 هيبقى ال command زى ال example تحت .. حدد اسماء ال vias الى هيسبدلهم وقال انه هيستبدل كل واحدة با via array في x واحد و y اتين يعنى كإن عند one column فيه vias ... أسماء ال vias الى هيتم التبديل بيها مش متحدد يبقى ال tool هتحط هي المناسب من عندها بس بال dimension الى اتحددت:

```
prompt> define_zrt_redundant_vias -from_via {via1 via2} \
   -to_via_x_size {1 1} -to_via_y_size {2 2}
```

Command:

```
insert_zrt_redundant_vias [-effort low | medium | high] [-nets {collection_of_nets}]\
[-timing_preserve_nets {collection_of_nets}]\
[-timing_preserve_setup_slack_threshold slack_value]\
[-timing_preserve_hold_slack_threshold_slack_value]
```

الطبيعى انه يبدل كل via ب two via array الا لو احنا كنا محددين حاجة تانية باستخدام two via array ... بعض الطبيعى انه يبدل كل options الا لو احنا كنا محددين حاجة تانية باستخدام

- effort الى هتبذله ال tool وكل ما زاد كان accuracy احسن بس وقت اطول وال default هو medium
- nets: بحط لل nets الى انا عايز انها تستبدل ال via فيها ب array of vias ... الطبيعى انها بتستبدل كل الى فى ال nets ... وnets الا لو انا حددت بال nets معينة فقط
- nets: ال nets: ال nets: الله timing_preserve_nets: الله nets: الله timing critical nets المى بحددها هنا بتعتبرها ال
- timing_preserve_setup_slack_threshold: هنا بحدد قيمة لل setup slack فاى net عندها setup slack قد القيمة دى redundant vias قد القيمة دى او أسوء (يعنى أقل) ال tool مش هتحط فيها redundant vias
- timing_preserve_hold_slack_threshold: هنا بحدد قيمة لل hold slack فاى net عندها hold slack قد القيمة دى او redundant vias مش هتحط فيها redundant vias

هنلاحظ انه في ال examples تحت اما بيحتاج يعدل على default الى هو يبدل ال via بيستخدم الاول define_zrt_redundant_vias ثم define_zrt_redundant_vias:

```
The following example replaces all single cut vias by 2-cut via arrays.
  prompt> insert zrt redundant vias
named VIA23 and VIA34 that have corresponding x-sizes of 1 and 5 and y-
sizes of 3 and 1.
  prompt> define zrt redundant vias \
     -from via {VIA23 VIA34} -to via {VIA23 VIA34} \
     -to_via_x_size {1 5} -to_via_y_size {3 1}
  prompt> insert zrt redundant vias
The following example replaces a via named VIA23 with a via named VIA23
that has a corresponding x-size of 1 and a y-size of 3.
  prompt> define_zrt_redundant_vias -from_via VIA23 -to_via VIA23 \
 -to_via_x_size 1 -to_via_y_size 3 prompt> insert zrt redundant vias
The following example replaces a via named VIA23 with a via named VIA23
that has a corresponding x-size of 1 and a y-size of 2 on net net1.
  prompt> define zrt redundant vias -from via VIA23 -to via VIA23 \
     -to via x \overline{\text{size }1} -to via y size 2
  prompt> insert_zrt_redundant_vias -nets net1
```

- Filler cell insertion:

Command:

insert_stdcell_filler [-cell_without_metal {cellx8 cellx4 ...}][-connect_to_power power_net_name]\
[-connect_to_ground ground_net_name] [-pin_net pin_net_list]\
[-ignore_hard_placement_blockage] [-ignore_soft_placement_blockage]\
[-check_only] [-bounding_box_{IIx_IIy_urx_ury}]

ده بستخدمه عشان احط ال filler cells ... بعض ال options بتاعته:

- cell_without_metal المساء ال cells الى عايز ال cells الى عايز ال filling بس ناخد بالنا ان ال list بتستخدمهم بالترتيب الى هتكتبه بمعنى بتشوف المكان الى هى عاوز تملاه ب filler cell وتبص على اول cell عندك فى ال list دى لو مناسبة ليه سواء قده بالظبط او اصغر هتحطه ولو اصغر فهتبقى ملت جزء من الفراغ ده واتبقى جزء هترجع تدورله تانى فى ال list من الاول بردوا يعنى هتاخد نفس ال cell عادى لو قد الفراغ او اصغر وهكذا فانت المفروض تحطهم من الاكبر للاصغر بحيث هى تدور فى ال sizes الكبيرة الاول عشان لو واحدة كبيرة تكفى يبقى احسن من انك تحط اتنين صغيرين مثلا ... ال layout الى شوفناه فيها supply & ground rails الم سفيها الله واحدة كبيرة تكفى يبقى مش عشان without metal يبقى مفيهاش ... بس المقصود ان مفيهاش layout تانية وعشان من الك DRC check بتكون فى locc على المناس المقصود الله عامة بتكون فى check على اله خلاص على اله خلاص
- connect_to_power: بكتب اسم ال power net الى هتوصل بيها ال cell الى هى اغلب الوقت بنطلق عليها VDD ... مينفعش تستخدمه مع pin_net option وهنشوف ليه اما نتكلم عنه
- connect_to_ground: بكتب اسم ال ground net الى هتوصل بيها ال cell الى هى اغلب الوقت بنطلق عليها VSS ... ده كمان مينفعش تستخدمه مع pin net option
- power & ground nets الى هيوصلوا على ال cell عشان كده مينفعش استخدمه مع power domain الى هيوصلوا على ال conncet_to_ground الى power domain او conncet_to_power بشتخل على power domain بتكون على الشكل ده:

{pin_name net_name voltage_area_name} — Ex: {{VDDA PWR2 VA1}}

ال power pin ده اسم ال power pin في ال filler cell نفسها ... ال net_name ده اسم ال power pin بتاعي الى هوصل عليه الله power pin دى ثم ال voltage domains ده بحط اسم ال voltage area في حالة ان عندي voltage_area_name الله pin و pin يعنى وبالتالى مش هيكون موجود لو انت اصلا عندك single voltage domain هتكون بس ال pin_name & net_name

فى ال example هلاقى حاطط one list فمكن تزود عادى حسب لو محتاج اكتر ... ناخد بالنا ان اى power pin فى ال example فى ال one list فات مش محتاج تكتب cell انت مش هتذكر هى متوصلة بايه فى ال power فهى هتتوصل by default بال power source فى التانية مش الأساسى بتاعك ... والكلام ده ينطبق على ال power & التانية مش الأساسى بتاعك ... والكلام ده ينطبق على ال ground بردوا عادى

- ignore_hard_placement_blockage: يعنى مش هياخد في اعتباره ال hard placement_blockage الى شرحناه في ال ignore_hard_placement الى شرحناه في ال filler cells فيه الا اما انت تقولها placement فيه عادى بس by default الله اما انت تقولها من موريق ال option ده
- ignore_soft_placement_blockage: يعنى مش هياخد في اعتباره ال soft placement_blockage الى شرحناه في ال ignore_soft_placement النت تقولها placement فيه عادى بس by default الله اما انت تقولها وplacement فيه عادى بس option مش هتحط option ده
- soft or hard keep out margin مش هتتحط في اى soft or hard keep out margin الى بنعمله على ال respect_keepout ... hard macros شرحناه بالتفصيل في ال
- coordinates بحدد coordinates معينة ل rectangular box هو ده الى هحط فيه filler cells بدل ما احط في كل ال hiller cells بدل ما احط في كل ال coordinates
 بحدد coordinates بدل ما احط في كل ال chip بتحط في كل ال default بدل ما احط في كل ال tool بتحط في كل ال piller cells
- option بال option ده معناه انی فی checking mode یعنی مش هحط filler cells دلوقتی انا بشوف اصلا ایه الاماکن الفاضیة فده هیرجعلی الاماکن الفاضیة وایه ال filler cell المناسبة للمکان ده من ال std library الی مستخدمها بس من غیر ما بحط ال cells هو بس مجرد report

```
The following example fills empty spaces with nonmetal filler cells named FILL_4X, FILL_2X, and FILL_1X in the specified order. If the sizes of the filler cells are such that FILL_4X > FILL_2X > FILL_1X, this ordering minimizes the number of filler cells added by using the larger filler cells first.

prompt> insert_stdcell_filler \
    -cell_without_metal {FILL_4X FILL_2X FILL_1X}

The following example fills empty spaces with metal filler cells named FILL_4XM, FILL_2XM, and FILL_1XM in the specified order. The filler cells are inserted at places where the design rules are satisfied. If design rule errors occur, the command uses the nonmetal filler cells named FILL_4X, FILL_2X, and FILL_1X.

prompt> insert_stdcell_filler \
    -cell_without_metal {FILL_4XM FILL_2XM FILL_1XM} \
    -cell_with_metal {FILL_4XM FILL_2XM FILL_1XM}
```

- Well tap cell insertion:

Command:

add_tap_cell_array [-ignore_soft_blockage true/false] -master_cell_name tap_cell_name_in_lib\
-distance tap_pitch [-connect_power_name VDD] [-connect_ground_name VSS]\
[-respect_keepout_pattern stagger_every_other_row] [-tap_cell_identifier cell_name]

هنحط ال well tap cells باستخدام ال command ده وزى ما شوفنا هى بتتحط ازاى هنلاقى انها بتعمل زى array كل cell محطوطة فى مكان محدد و هكذا فكإنى هنا بعمل ال well tap cell array ... فيه options كتير فى ال command ده خلينا نشوفهم:

- ignore_soft_blockage: يعنى هل ال cells هتاخد في اعتبارها ال soft blockages المعمولة فاحط true ولا هتتعامل معاها كإنها مش موجودة فاحط false
 - master_cell_name : هحط اسم ال cell المستخدمة ك well tap cell ودى لازم تكون موجودة
- distance: المسافة بين ال centers لاتنين centers جمب بعض وبنطلق عليها cells: المسافة بين ال well tap cells ودى المي شوفناها اما اتكلمنا عن شرح ال well tap cells وان فيه مسافة ثابته بين كل اتنين جمب بعض ... بيكون رقم ولازم يكون موجود
 - connect_power_name: هنا بحط اسم ال power net الى هنوصل عليها والى اغلب الوقت بنسميها VDD
 - connect ground name: هنا بحط اسم ال ground net الى هتوصل عليها والى اغلب الوقت بنسميها VSS
- cells وهي بتتحط بتاخد بالها انها متتحطش في الاماكن الى غير مسموح اني احط وداله والماكن الى غير مسموح اني احط وداله والماكن الى غير مسموح اني احط فيها والماكن الى غير مسموح انه والماكن الى غير مسموح اني الماكن الى والماكن الى فيها والماكن وداله والماكن وداله والماكن الله والماكن وداله والماكن وداله والماكن وداله والماكن والماكن والماكن ورابع والماكن ورابع والماكن ورابع والماكن ورابع والماكن ورابع والماكن وداله والماكن والماكن وداله وداله والماكن وداله والماكن وداله والماكن وداله وداله وداله والماكن وداله ود
 - tap_cell_identifier الم هطلقه على ال well tap cell array الى هحطها دى

- Tie cells insertion

Command:

connect_tie_cells -objects {object_coll} -obj_type port_inst | cell_inst | lib_cell\
[-tie_high_lib_cell lib_cell] [-tie_low_lib_cell lib_cell] [-tie_highlow_lib_cell lib_cell]\
[-tie_high_port_name port] [-tie_low_port_name port] [-max_fanout number]\
[-max_wirelength number] [-incremental true | false]

هحط ال tie high & tie low cells الى اتكلمنا عنهم:

- option لازم يبقى موجود ... هحط فيه الحاجة الى عايز اوصلها على ال option لازم يبقى موجود ... tie high & tie low cells عندى فيبقى اى cells لل input ports دى واصلة على VDD & VSS هتوصل على input ports ... واصلة على VDD ولا VSS وممكن احط port معين يعنى هحدد input port لل input port واقول ده الى هيوصل عليهم على حسب هو واصل على VDD ولا VSS هيوصل على tie high او tie low واحد على الموصل الموصل الموصل على الموصل الموصل
- - tie_high_lib_cell: هحط فیه اسم ال cell الی هستخدمها ك tie high cell فلازم استخدم معاه cell option فلازم استخدم
 - tie low lib cell الى هستخدمها ك tie low cell فلازم استخدم معاه cell الى دوال الله الله الله tie low cell الى
- cell یعنی هی cell یعنی هی cell یعنی هی tie_highlow_lib_cell و cell الی هستخدمها ک tie_highlow_lib_cell یعنی هی cell یعنی هی cell یعنی فیه tie_highlow_lib_cell و cell تانی یمثل cell الی هستخدمها ک cell یعنی مش output یعنی مش output واحد وبالتالی لازم استخدم معاها options تانی و هما tie_high_port_name & tie_low_port_name
 - tie_high_port_name: هكتب فيه اسم ال port الى بيمثل logic high في ال cell الى اختارتها في togic highlow_lib_cell
 - tie_low_port_name: هكتب فيه اسم ال port الى بيمثل logic low في ال cell الى اختارتها في togic low: هكتب فيه اسم ال
- max_fanout: هحط اكبر عدد من ال ports يتوصل على ال tie high\ tie low cell يعنى ال cell الواحدة ال output بتاعها
 يوصل على كام port بمعنى اخر ت drive كام cell في ال design
- max_wirelength: هحط ال max length لطول ال wire الى هيخرج من tie high\ tie low cell يوصل لل input port الى هيخرج من tie high\ tie low cell يوصل لل default
- incremental ده بخلی ال tool تزود علی الموجود بمعنی انه لو موجود tie cells اصلا قبل کده محققة ال mode تزود علی الموجود بمعنی انه لو موجود tool اصلا قبل کده محققة ال max_fanout & max_wirelength constraints انه یکون false بحیث ان ال tool بتشیل ای tie cells موجودة و تحط من جدید

```
In the following example, all input ports of the BONUS_SET_*/* cells that are tied off to power or ground are connected to new tie-high and tie-low cells.

prompt> connect tie cells -objects [get_cells "BONUS_SET_*/*"] \
    -obj_type cell_inst \
    -tie_high_lib_cell TIEH -tie_low_lib_cell TIEL

In the following example, all input ports named A of the BONUS_SET_*/* cells that are tied off to power or ground are connected to new or existing tie-high and tie-low cells that are at most 64 microns of Manhattan distance away.

prompt> connect tie cells -objects {"BONUS_SET_*/*/A"} \
    -obj_type port_inst \
    -tie_high_lib_cell TIEH -tie_low_lib_cell TIEL \
    -max_wirelength 64 -incremental true
```

```
In the following example, all input ports of the BONUS_SET_*/* cells that are tied off to power or ground are connected to new tie-highlow cells. Ports that are tied off to power are connected to the OUT1 port on the TIEHL cell. Ports that are connected to ground are connected to the OUT0 port on the TIEHL cell.

prompt> connect tie cells -objects [get_cells "BONUS_SET_*/*"] \
    -obj_type cell_inst \
    -tie_highlow_lib_cell TIEHL \
    -tie high_port_name OUT1 \
    -tie_low_port_name OUT0
```

- لما كتب في get_cells اسم cell حط بعدها */* فدى معناها انه يقصد اى cell بيبدأ اسمها ب BOUNS_SET يعنى ممكن مثلا في get_cells واحدة اسمها BOUNS_SET_B و احدة اسمها BOUNS_SET_B اى pattern اى pattern اوله
 BOUNS_SET_B واحدة اسمها BOUNS_SET_B
- لما بدل cell حب يتعامل مع port فراح كتب نفس الشكل بتاع ال cell وزود "/" ثم اسم ال port وهنا A ... ال/ عامة بتعبر عن port
 فانا بقوله اى cells عندك اولها BOUNS_SET انا عايز ال port الى اسمه A فيها

- Decap cell insertion:

Command:

set_rail_options [-analysis_mode static | dynamic] [-decap_lib_cells lib_cell_list]\
[-filler_lib_cells lib_cell_list] [-vd_threshold value]

زى ما قلنا احنا هنبدل بعض ال filler cells ب decap cells فانا محتاج اعمل analysis الاول واشوف ايه الاماكن الى المفروض ابدل فيها فالاول اقول لل tool شوية options كده ك guide ليها قبل ما اقولها تعمل analysis:

- analysis: بحددلها نوع ال analysis فانا عايز اشوف voltage drop بيقى هعمل dynamic analysis ... فهنحط ال value
 ل option لل value
- filler_lib_cells: زى ما قولنا ال tool لما تحط ال Decap cells فهي هتحطهم مكان شوية filler cells موجودين ... فلو عايز احدد filler_lib_cells معينة الى تتشال بحط اسمائها الموجود في std library هنا بحيث يبقى دول الى تقدر تبدلهم ب decap cells
 - decap_lib_cells: لو عايز ابدل ب decap cells معينة بحط اسمائها من ال std library هنا
- vd_threshold: نحدد ال target voltage drop threshold وال unit وال target voltage drop threshold وممكن تعرفها من report_unit command

======

Command:

analyze rail nets [-decap]

في الخطوة دي ال tool بتختار شوية filler cells موجودة وبتبدلها بشكل decap cells ب virtual وبتحاول تقلل ال area وال الخطوة دي ال tool بتختار شوية filler cells موجودة وبتبدلها بشكل voltage drop reduction target وال الوقت تحقق ال decap cells بس هي مش هتحطهم فعليا هي بس هتجرب كذا والحدود وال المحمد analysis وال المحمد متلاقيها عملت generation لكذا ECO file السمهم المحمد المح

iteration ... الفايل ده بيكون مكتوب فيه اسماء ال filler cells اللي هتتشال واسماء ال Decap cells اللي هتتحط مكانها ... ال options

- nets اسماء ال nets الى هعمل عليها analysis الى هى دلوقتى بالنسبالنا ال power nets ... بدل كلمة nets بحط أسمائهم على طول مش بعد nets يعنى ... لو هحط كذا net بحطهم فى list يعنى بين { }
- decap cells عشان ال tool تفهم انى بعمل dynamic analysis عشان احط decap cells فتطلعلى ال ECO files الى قولنا عليها

مثال بقى لل set_rail_options & analyze_rail مع بعض:

```
For example, set the following rail options if you want to perform decoupling capacitor insertion on the VDD net of a cell with filler cells named FillerCell1 and FillerCell2 and decoupling capacitor cells named DecapCell1 and DecapCell2 with a voltage threshold target above 1.5V (for a 1.8V power supply):

set_rail_options
-filler_lib_cells FillerCell1 FillerCell2
-decap_lib_cells decapCell1 DecapCell2
-vd_threshold 1.5

Then, run the analyze_rail command with the -decap option on the VDD net:
analyze_rail VDD -decap
```

=====

Command:

source path_to_ECO_file/.decap_ude_n

ده مش command مخصوص لل ICC ده source command عادى في TCL بخليه ي source واحد من ECO files الى طلعه عشان بقي فعليا ابدل ال filler cells ب filler cells

- End cap cell insertion:

Command:

add_end_cap -lib_cell lib_cell_name [-vertical_cells lib_cell_names] [-fill_corner]\
[-mode both | bottom_left | upper_right] [-mirror] [-respect_blockage] [-respect_keepout]\
[-ignore soft blockage]

ال command ده بيضيف endcap cells بس horizontally ده ال default فانت عشان تحطها vertically او يعنى في ال upper وال bottom بتاع ال chip محتاج تستخدم options فيه تقوله كده زي ما هنشوف:

• option ده علشان نحدد ال std cell اللي هنستعملها ك horizontal end cap cell ... ونقدر نختار cell واحدة بس وده option لزم تحطه لإن مفيش cell في std library محددة ك endcap cell يعنى اى cell ممكن تحطها فلازم تقوله هيحط انى واحدة من الى عنده في library

- vertical_cells: ال option ده علشان نحدد ال std cell اللي هنستعملها ك vertical end cap cell وناخد بالنا ان std cell اللي هنستعملها ك vertical_cells: الا اما اقولها
- vertical end cap cells وال horizontal وال horizontal في ال corners بإستعمال ال horizontal وال end cap cells: الله option وال two commands الله فاتوا
 vertical end cap cells وبالتالي لازم نكون محددين ال horizontal وال horizontal والــ فاتوا
- both ends علي ال endcap cells فين ... لو both فده ال default وبيحط end cap cells علي ال endcap cell فين ... لو endcap cell فين ... لو left endcap cell الى هو شرحناه فوق وكان left endcap cell كان row الله end cap بيكون علي right الله end cap عند الله end cap عند الله poly على الشمال وال right بيكون right يعنى عكس ال left ... ال left ... ال vertical row وعلي الو top بتاع end cap عند الله horizontal row عند الله end cap عند الله والله وال
- mirror وي ما قلنا الى هو بتاع end cap cell ري ما قلنا الى هو بتاع end cap cell (ي ما قلنا الى هو بتاع end cap cell الله orientation (ي ما قلنا الى هو بتاع end cap cell الله orientation (ي ما قلنا الى هو بتاع end cap cell الله والله والله
- end cap cells متحطش tool متحطش tool ... ال placement blockages ... ال default ... placement blockage في ال end cap cells هو ان ال
 end cap cells في ال placement blockages في ال end cap cells الا لو انت حطیت ال option ده
 - respect_keepout: ده بيخلي ال tool متحطش end cap cells في ال keepout margins حوالين ال
- ♦ soft blockage: ده بيخلي ال tool تحط endcap cells عادى في ال soft blockages بس متحطش في ال ignore_soft_blockage وبالتالي لازم تكون مستخدم معاه respect_blockage

EXAMPLES

The following example adds horizontal end cap cells named MY_END_CAP to the current design.

prompt> add end cap -lib cell MY END CAP

- Antenna Fixing

Command:

verify_zrt_route [-antenna true | false]

ده اتكلمنا عنه في ال routing انه بيعمل check على DRCs violations و open nets ... وكان فيه antenna violations ... وكان فيه open nets ... وكان فيه antenna ... وكان فيه open nets على antenna ... وكان فيه

• antenna: لو true هيعمل check على ال antenna violations وال true هو antenna

=====

Command:

set_route_zrt_detail_options [-antenna true | false]\
[-antenna_fixing_preference hop_layers | use_diodes] [-check_antenna_on_pg true | false]\
[-diode_insertion_mode new_and_spare | spare | new] [-diode_libcell_names lib_cells]\
[-insert_diodes_during_routing true | false] [-hop_layers_to_fix_antenna true | false]

ال command ده ممكن تستخدمه عشان تحط options لل options عامة الى اتكلمنا عنه قبل كده فى ال routing بس احنا استخدمنا command تانية ... ال command ده فيه options كتير جدا بس احنا هنهتم نستخدمه فى اننا نحط ال options الى ليها علاقة بال antenna violation عشان نصلحه بعد كده فهنذكر فقط ال options دى:

- antenna analysis اصلا ولا لا ... فلو عايز هخليها true وال antenna analysis هو antenna
- antenna_fixing_preference: بحددله هيستخدم اني technique عشان يحل ال violation ... لو حطيت hop_layer هيعمل hop_layer هيعمل الله default ... وال layer jump هو use diodes هيحط ال
- check_antenna_on_pg على ال check على ال power & ground nets كمان و لا لا antenna violation على ال check عمل و لا لا true عمل و لا لا فلو عايز بخليها true بس ال default هو
- diodes ولا انا عندى new ensertion_mode: لو هيستخدم diodes فهل يحط diodes جديدة من عنده فهختار new_and_spare وال spare وال spare وال spare وال default هو spare cells فيستخدم هم وساعتها اختار spare او اخليه يستخدم الاتنين فاختار new_and_spare يعنى يستخدم الاتنين
- diode_libcell_names: بحدد أسماء ال diodes في ال standard cell library الى يستخدمهم في ال antenna fixing وال option: بحدد أسماء ال tool بتحدد هي المناسب وتحطه الا لو انا حددتلها diodes معينة من ال tool بتحدد هي المناسب وتحطه الا لو انا حددتلها diodes معينة من ال
- diodes ولا لا وال insert_diodes_during_routing ولا لا وال default هو diodes في تصليح ال antenna violations ولا لا وال default هو false
- antenna violations في تصليح ال hop_layers_to_fix_antenna ولا لا layer jump technique في تصليح ال hop_layers_to_fix_antenna ولا لا وال true هو default يعني يستخدمها

لو استخدمت antenna_fixing_preference هتحدد هتستخدم antenna_fixing_preference هتحدد واحد فيهم لكن تقدر تستخدم insert_diodes_during_routing & hop_layers_to_fix_antenna الاتنين من خلال انك متستخدمش ال option ده وتخلى true ده وتخلى true

=====

Command:

route zrt detail

ال command ده بيعمل detailed routing الى حددتها فوق فاحنا هنا هنستخدمه كده زى ما هو بحيث هيرجع يصلح بقى اى aptions بانه يغير ال detailed routing ويعمل layer jump مثلا او يحط antenna violation الى حددناها فوق ... ال options بتاعته مش مهمة بالنسبالنا هنا

- Save MW cell:

Command:

save_mw_cel -as cell_name

زى ما احنا عارفين اما اتكلمنا عن MW library وشرحناها بالتفصيل في floorplanning ... يبقى لازم بردوا بعد المرحلة دى اعمل save ل AW cell جديدة الى هي ال design بتاعي لحد الخطوة دى واديها اى اسم.

بكده نكون خلصنا شرح الجزء ده والمفروض انه قبل ما نعمل signoff محتاجين نعمل chip كتير على ال ولكن مش باستخدام الكده نكون خلصنا شرح الجزء ده والمفروض انه قبل ما نعمل FRAM view لينها رمى ما اتكلمنا قبل كده بتشوف ال FRAM view الى هو ال abstract يعنى تفاصيل ال poly وال transistors نفسها مش بتخدها في اعتبارها وبالتالي بنعمل signoff checks على ال functionality و physically وده الى هنتكلم عنه بعد كده