

# Formal Verification (Formality) (V1)

Written by: Fatma Ali

## Content:

1. What is formal verification?
2. Formal verification components (compare point / logic cone)
3. formal verification flow overview
4. formal verification flow using TCL script
5. formal verification flow using GUI only
6. some GUI features

## What is formal verification:

من اسم verification هنستنتج ان ده check طب على ايه؟؟ هنا انا بقارن بين ال functionality بتاعة RTL code وبين ال netlist الى بطلعها فى خطوات ال flow فمممكن تكون ال netlist دى بعد ال synthesis او الى بعد DFT (وده عبارة عن hardware زيادة بحطه فى ال design عشان اعمل testing لل chip اما تتصنع وتيجى وهنتكلم عنه بالتفصيل بعدين بس يعنى نعرف دلوقتى انه اضافة عليا وبالتالي ال netlist بعده هتختلف عن بتاعة ال synthesis) او ال netlist الى اقدر اطلعها بعد PNR placement and routing .... عشان كده بنقول انه بيتعمل post-synthesis & post-DFT & post-PNR (كلمة post يعنى بعد)

يبقى اول مرة هعمله هيكون بعد ال synthesis فانا معايا netlist طلعت من ال synthesis وبنسميها implementation design فمحتاج اقارنها بال RTL code عشان اتأكد ان ال functionality مطبوعة بس ازاي هقارن code مع netlist؟ فانا كده محتاج احوال ال code الى netlist بس مش من ال synthesis المرة دى ... وهو ده احد ادوار ال tool الى بنستخدمها فى formality انها بتاخذ RTL code تحوله الى gates يعنى مجرد بترجمه الى logic بس وبنطلق عليه reference design وده يختلف عن الى عملته ال synthesis لانها كان عندها constraints لازم تحققها فمممكن مثلا تختصر كام gates فى واحدة وباستخدام ال technology library بردوا بتوفر gates مختلفة تخلينى احسن ال netlist لكن الى بتعمله ال formality هو مجرد ترجمة اولية للكود بال gates ... وبالتالي ال two netlists هيكونوا مختلفين ك implementation لكن انا عايز ا check ال functionality فهل اعمل simulation واشوف ال results؟ ... لا لان ال formality هي static analysis مش بتاخذ فى اعتبارها كمان اى timing ... فيتعمل ايه؟

بتستخدم Boolean equations & mathematical transformations بحيث تحدد ال functions بتاعة كل حاجة ومن هنا تقدر تشوف هل ال functionality للاتنين متساوية ولا لا ... يعنى كانها بتطلع المعادلات بتاعة كل netlist وتبدأ تقارن بينهم بحيث انهم بيعملوا نفس الحاجة فى الاخر حتى لو ال gates المستخدمه مختلفة

هو ليه اصلا اعمل كل ده مع ان ممكن اخذ ال netlist ادخلها على simulator زى ModelSim وادخل معاها ال behavioral library الى اتكلمنا عليها فى Technology libraries file واعملى gate level simulation واشوف ال waveforms قدامى واتأكد من ال output؟ الكلام ده حلو جدا لو عدد ال inputs صغير لكن لو عدد ال inputs كان كبير جدا فمش هقدر انى ا cover كل الاحتمالات الممكنة لل inputs عشان اعملها فى simulation وبالتالي عايزين حاجة تبص على ال functionality من غير اى simulation فهو ده دور ال formality.


## EDA tools for formal verification:

- **Formality from synopsys (more common and we will work here using it)**
- Co-formal Cadence
- Formal pro from mentor


## Formal verification component:

ال netlists الى بتطلع وبقارن بينهم دول بقسم ال netlist الواحدة ل two component اساسين:


1. اول حاجة **logic cone** وده عبارة عن combinational logic بيتحكم (بي drive ) الى بعده والى مش combinational اكيد وبيكون اسمه compare point
2. تانى حاجة هى ال **compare point** ودى الى بعد ال combinational logic على طول وممكن تكون register او latch او primary output يعنى بتاع ال system كله او input pin يعنى بشكل عام دى ال points الى بتبقى output لل combinational logics الى فى ال design فدى هى الى بتطلع معادلاتها من ال two netlist ونقارنهم ببعض



فال netlist بتكون عبارة عن مجموعة من ال logic cones & compare points ... وبعد ما تطلع الحسابات الى قلنا عليها "static analysis" بتقارن ال tool ال logic cones مع بعض لو كان فى اتنين متقابلين مختلفين فى functionality يبقى دول **un-matched logic cone** لكن الى شبه بعض يبقوا **matched logic cones** ففى المثال هنا فى اختلاف gate ادى الى اختلاف فى functionality فيروح اشوف ايه ال errors وارجع اشوف ال synthesis لان مثلا ساعات ال synthesis tool بتلاقيها حطت من نفسها inverter عند output وانت مش عايزه وهكذا فى حاجات فى ال tool ممكن تسبب ان ال netlist from logic synthesis متبقاش نفس المنتظرة ك functionality زى RTL code



## Formal verification flow overview:



هنشوف خطوة خطوة نتعمل ازاي بس بشكل العام الاول هدخل ال two netlist عندنا ال **implementation design** وممكن تسميه **target design** ثم ندخل ال **reference design** وبردوا ممكن تسميه **initial design** (على اساس ان ال RTL موجود الاول فاسمه **initial** ثم المطلوب كان ال **target** بقى ) وبعدين بدخل ال **guidance** وده هو (svf.) الى كان بيطلع من ال **synthesis** وموجود فيه كل اسماء ال **signals** الى اتغيرت من ال **synthesis** لان زى ما قولنا فى **logic synthesis** ان بعض ال **signals** اسمائها بتتغير زى اى **reg signal** لو مثلا اسمها "out" هتبقى "out\_reg" فعشان اعرف اتعامل مع ال **design** بعد التغير ده لازم بيقى عندى الاسماء الجديدة دى متسجلة فى **file** وهو ده ال (svf.) الى بيطلع من ال **synthesis** ويندخله هنا لل **formality** ... ثم بعد كده بظبط ال **setup** وهنشوف يعنى بعمل ايه فيها ... وبعد كده اعمل **match** بحيث يبدأ يشوف ال **compare points** الى قصاص بعض ثم **verify** بحيث يقولى هما متطابقين فى ال two netlists ك **functionality** ولا فيه مشكلة.

فى طريقتين نقدر نعمل بيهم كده (زى ما خدنا فى ال **logic synthesis** بردوا) اما انى هكتب **script** فيه **commands** بتعبر عن خطوات ال **flow** ونعمله **run** مرة واحدة فيفتحلى ال **formality tool** ويعمل كل حاجة ويقولى فى الآخر **verification succeeded** ولا فيه **errors** .... والطريقة الثانية هي انى اتعامل مع ال **tool** ك **GUI Graphical User Interface** واعمل انا كل خطوة من دول لوحدها وهلاقى بعد كل خطوة بعملها بيتكتب فى **window** تحت هنشوفها بعد شوية ال **commands** الى المفروض كنت هكتبها لو مستخدم طريقة ال **script** هنشوف الطريقتين

اى طريقة هستخدمها فيهم هحتاج افتح ال **GUI** نفسه او انى هفتح ال **terminal** اعمل **run** لل **script** وهو جواها اصلا **command** فى الآخر هيفتح ال **GUI** ... اى حاجة هفتحتها هيبقى فى **folder** هعمله خاص بال **formal verification** جوا ال **project folder** بتاعى عشان الموضوع بيقى منظم وكل ال **outputs** تبقى موجودة ومنظمة فى مكان واحد لكل خطوة فى ال **ASIC flow** بشكل عام ... فكل خطوة ليها **folder** خاص بيها

## Formal verification flow using TCL script:

خلينا نشوف ال commands بتتكتب ازاي وبعدين نفتح ال terminal ون run

### 1- Formality Setup:

ده مجرد تطبيق ل mode بحيث تكون synopsys tool مضمون انها صحيت وهتشتغل اهو

Command: `set_synopsys_auto_setup true`

=====

### 2- load guidance:

زي ما قلنا انه هنا بندخل لل tool ال svf. بحيث تفهم الاسماء الجديدة الى في ال implementation netlist دلوقتي وتربطها بأسمائها الحقيقية في RTL code وتشوف اي تعديل عملته ال synthesis tool ... ايه التعديلات؟؟

1. **object name changes** وده الى قلنا عليه ان اسماء بعض ال signals بتتغير وبتتكتب هنا

2. **constant register optimization** وده لما ال synthesis tool بتلاقى reg signal في ال design قيمتها 0 على طول او 1 على طول بتوصلها ب VDD or GND بدل ما تبقى registered وبده ابقى شلت flip/flop ووفرت في area

3. **Duplicate and merged registers** لو مثلا عندى two or more registers ولكن بيطلعوا نفس الناتج يبقى نخليهم واحد بس كفاية خارج من ال out المشترك ده

Command: `set_svf "design.svf"`

=====

### 3- load reference design

بنحط ال ref & impl designs في حاجة بنسميها container وكل واحد فيهم في container لوحده بنعرفه libraries & design files & top system from the design files فها مثلا احنا في ref design

- load libraries

هنا بحط ال technology libraries بتاعة ال design في list بحيث احطهم كلهم ولو عندى macros والكلام الى قلنا عليه في شرح ال libraries وبدخلها بال (db.) عشان كده كاتبين read\_db ... وبعرف اسم لل container ده الى هو هنا Ref ولو معرفتش اسم هياخد default name وهو " r "

Command: `read_db -container Ref [list .....]`

====

-Read design files

هنا بحط كل ال HDL code files سواء ال top module او الى جوا كلهم بردوا ... وكتبنا عند read كلمة "verilog" لان ال files مكتوبة ب verilog ولكن ممكن نخليها "vhd" لو كانت بكتوبة ب VHDL

Command: `read_veriolog -container Ref "Design_file_1"`

```
read_veriolog -container Ref "Design_file_2"
read_veriolog -container Ref "Top_Design_file"

=====
```

#### - set\_top design

هنا بحدده فقط ال top design من الى انا حطيتهم فوق في read design files بس بحطه على two commands من غير v. في اخر اسم ال file

**Command:** set\_reference\_design Top\_Design\_file

```
set_top Top_Design_file

=====
```

#### 4- load implementation design

نفس الكلام الى عملته لل ref عمله لل implementation بس هنا بدخل netlist

#### - load libraries

هنا بحط ال technology libraries وزى ما قلنا بدخلها بدخلها بال (db.) عشان كده كاتبين read\_db وهى نفس الى دخلتهم في ref ... وبعرف اسم لل container ده الى هو هنا Ref ولو معرفتش اسم هياخد default name وهو " fr"

**Command:** read\_db -container imp [list .....]

=====

#### -Read design files

هنا بدخل netlist فای صورة ليها يعنى ممكن ادخل ال v. الى بيطلع من ال synthesis بردوا ولكن هنا اختارنا ندخلها في formate تانية وهى ddc. واتكلمنا عنهم كلهم في logic synthesis فالى هنا بدخل netlist

**Command:** read\_ddc -container imp "Top\_Design\_file.ddc"

=====

#### - set\_top design

هنا بحدده فقط ال top design من الى انا حطيتهم في read design files في تعريف ال ref وبحطه على نفس ال two commands وبردوا من غير v. في اخر اسم ال file

**Command:** set\_implementation\_design Top\_Design\_file

```
set_top Top_Design_file
```

## 5- Some commands (especially for DFT)

ال commands دی بنحتاجها بعد DFT بس خلینا نشوف دورها بشكل عام دلوقتى وفى DFT هنرجع نشوف بقى احتاجها ازاى

### - set\_dont\_verify\_points

هنا انا بدى لل tool بعض ال compare points الى مش عايز اعملها verification اصلا .... وده مثلا هحتاجه فى DFT لان الكود بتاعى فيه ال inputs & outputs & internal signals مضافين عشان ال DFT بعدین لما احطه بالفعل لكن لو احنا بنعمل formality بعد ال synthesis يعنى قبل DFT بيقى هعوز اقله ان ال ports دى فى الكود متبصش عليها اصلا ولا تعملها verification لانك مش هتلاقى ليها نفس ال functionality فى ال netlist الى طلعت من ال synthesis لانى لسه هحط جزء DFT الى هيقق ده ... انا مجرد جهزت ال ports & pins الى هحتاجها ليه ويردوا هنفهم الحته دى اكر لو فاهمين DFT

**Command:** set\_dont\_verify -type port Ref:/work/\*/port\_name

فى ال type استخدمنا port عشان هنعملها على port الى هى غالبا بتبقى input & output ports الى زادت مع DFT ... ثم عشان احط اسم ال port حطينا اسم ال container الى هو مثلا Ref بعدین "/work /" ونحط اسم ال port بعدها

=====

### - set\_constatnt

هنا انا بدى لل tool بعض ال compare points الى عايز احط عليها قيمة ثابتة يعنى 0or1 .... ودى لنفس السبب بتاع اول واحدة بردوا هحتاجها عشان اعمل test لل functionality لان حسب الى هندرسه فى DFT المفروض هخلى testmode signal = 0 بحيث انه يختار ال path الطبيعى بتاع ال design ومش بتاع ال DFT لان ده الى عايز اعمله formal verification

**Command:** set\_costant Ref:/work/phy\_Tx/port\_name value

حطينا اسم ال container الى هو مثلا Ref بعدین "/work /" ونحط ال path الى هيوصلنى لل port

=====

### - set\_verification\_set\_undriven\_signals X

بقول لل tool انها تتعامل مع اى undriven nets هتلاقىها على انها X يعنى don't care بالنسبالى

=====

## 6- matching & verify

خلصنا كل الى عايزين نعمله لل tool فنقولها بقى يلا تعمل match & verify عشان نشوف الدنيا تمام ولا فى errors

**Command:** match  
verify

=====

## 7- Debug through formality GUI

عشان لو فيه اى errors اقدر اشوفها واعمل debug من GUI مش هقدر اعمل كده من terminal بعمل فيها run

**Command:** start\_gui

## 8- Reporting

عشان اتأكد ان الدنيا تمام وكويسة ولو مش كويسة اعرف ايه الى عنده error بالظبط فيطلع شوية reports تقولى ايه ال points الصح وايه الغلط وايه الى unverified بحيث يسهل عليا الوصول لل errors .... (الاسود فى ال commands ده اسم ال report فممكن تحطه اى حاجة عادى)

**Command:** `report_passing_points > "passing_points.rpt"`  
`report_failing_points > "failing_points.rpt"`  
`report_aborted_points > "aborted_points.rpt"`  
`report_unverified_points > "unverified_points.rpt"`

=====

## 8- running

زى ما قلنا هعمل folder لل formality ثم هحط فيه ال TCL script الى عملته وليكن هسميه "fm\_script.tcl" ثم من نفس ال file هروح افتح ال terminal (هدوس right click فى ال folder واختار terminal) ثم هكتب جواها ال command الخاص بال formality

**Command:** `fm_shell -f fm_script.tcl | tee fm.log`

زى ما خدنا فى ال synthesis ان ال command بالشكل ده بيعمل log file اسمه كده هيكون "fm.log" وفيه كل الى مكتوب فى ال terminal بحيث اقدر ادور على ال errors & warning وى حاجة عامة ولكن عشان اقدر اتعامل مع ال errors واعمل debug هحتاج GUI بردوا فبنفتحها زى ما شوفنا من ال commands

=====


## Formal verification flow using GUI only:

هنا بقى احنا هنعمل كل خطوة بايدينا ... هى بالظبط نفس الخطوات الى عملناها بال commands ولكن بنعملها احنا فى GUI نفسه

### 1- Open GUI

بردوا هنعمل file خاص بال formality بحيث ان كل ال files الى هتطلع تبقى فيه وجواه نفتح ال terminal ونكتب فيها ال command الخاص بفتحه

**Command:** `formality`




هلاقى عندى كذا tab فى GUI ال Guide & set up مش هنستخدم هنا .... هنشرح الباقي

## 2- ref tab


دی جواها اصلا 3 tabs وهنا انا هجهاز ال container بتاع ال RTL code یعنی ال وکنا بنعمله ب three commands فهنا هنعملهم علی 3 خطوات

### 1- From Design files tab:




- set the work library and choose the verilog version
- choose verilog tab below and load the RTL code
- Press load design (the gray arrow that will be green)

### 2- From read DB libraries: choose DB tab below and load your .db library



### 3- From set top design: choose your top design and click on set top






## 2- imp tab

نفس الی اتعمل فی ref tab هنعمله هنا بالظبط ولكن هنا بنجهز ال container لل implementation design یعنی netlist فال v. الی هنتاره هنا فی ال design file هو netlist مش code

=====

## 3- match & verify tabs

هندخل ال match الاول ونختار run match ثم لو تمام نروح ل verify tab وندوس علی verify



=====

## 4- failed or succeeded verification


لو succeeded هلاقى كلمة verification not run فوق بقت verification succeeded وتمام لكن لو فى غلط هيطلعلی verification failed ويودينى عند ال debug tab

=====

## Some GUI Features:

وحتى لو استخدمت TCL script بتفتح فی الاخر GUI تشوف عليه بس فهتكون الحاجات دى مفيدة بردوا:

1- ممكن تشوف ال schematic بتاعة ref or imp من icon اسمها view design Architecture ثم من جوا تختار ال design انى واحد ثم from view menu choose view design --- ده شكل ال icon



**2-** ممكن نحفظ شكل ال schematic الى طلعت من (1) عن طريق:

**schematic menu then choose print and save it as PDF**

**3-** ممكن من ال architecture الى طلع فى (1) بردوا تشوف ال source بتاعه سواء كان RTL code لل reference design او  
كان netlist لل implementation design من:

**view menu then choose view source**

**OR Right click on schematic then choose view then view source**

---

### **Contact info:**

Linkedin profile: [linkedin.com/in/fatma-ali-57b1a6200](https://www.linkedin.com/in/fatma-ali-57b1a6200)

E-mail: [fatma.ali.2028@gmail.com](mailto:fatma.ali.2028@gmail.com)

All ASIC files are provided on VLSI - ASU Community:

[https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhIn1D60\\_nWM7p-L3q9a?hl=ar](https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhIn1D60_nWM7p-L3q9a?hl=ar)

---