
Placement (V1)

Written by: Fatma Ali

Content:

- Introduction
- Coarse placement Vs Legalized Placement
- High fanout synthesis (HFS)
- Tie high and Tie low cells
- Scan chain reordering
- Logical restructuring
- Congestion
- Placement blockages, keepout margin and placement bounds
- ICC tool


Introduction:




لحد هنا احنا جهزنا ال floor plan & power plan الى هنعملها دلوقتى فاحنا متوقعين اننا هنخرج من الخطوة وخلاص كل ال cells في اماكنها بالفعل وهي دى خطوة ال placement الى هنعملها دلوقتى فاحنا متوقعين اننا هنخرج من الخطوة وخلاص كل ال placement الى ممكن ونحل اي مشاكل ممكن تحصل نتيجة انهم اتحطوا ... يعنى دلوقتى فيه مساحة فاضية لل tool وعندى site rows محددة الاماكن الي ممكن الله cells الى ممكن cells الله وعندى netlist بتاعة ال cells بتاعة الله design فالمطلوب من الله tool انها تحط الله constraints فيها الماكن المتاحة ليها بحيث تضمن انها تحقق الله constraints بتاعتى زى الله area و الله power و الله placement وكمان يكون في الاخر cells وكمان وكمان كويسة لل placement الله cells فيه congestion فيه cells فيه congestion الله وكمان كويسة لله poptimizations وميبقاش الله design فيه contimizations ... يعنى في الله ماكن كويسة لله poptimizations

ال commands بتاعة ال placement حطها في نفس ال script عادى الى بدأنا بيه ال PnR كله زى ما قلنا احنا شغالين على انه كله script واحد لل PnR بس بنشرح كل topic بشكل منفصل وحاليا هنشرح ال placement الاول وال concepts الى فيه ثم نبقى نشوف script ال cells في الأخر ... خلينا الاول نشوف هتحط ال cells ازاى وهل هتحطها مرة واحدة ولا على خطوات ثم نشوف بقى ايه المشاكل الى ممكن تظهر بعد كده ونحتاج نحلها وال optimizations الى نعملها

Coarse (Global) Placement Vs Detailed (Legalized) Placement





Detail/ Legal Placement

ال placement بيتم على خطوتين اول واحدة وهي ال Coarse او يطلق عليها بردوا Global وهذا ال tool بتحط ال cells بشكل مبدئي بمعنى انها بتتعامل مع ال cells من خلال التوصيلات بينهم يعنى كإن كل cells هي عبارة عن مجموعة من ال cells بيوصل ب virtual connections من خلال التوصيلات بينهم يعنى كإنها بتعمل cells التعمل cells التعمل cells التعمل cells التعمل congestion بين ال cells وبعضها عشان تقدر تحطهم بشكل مناسب بحيث ميحصلش congestion ويكون ال routing بينهم سهل بعدين ولكن هذا ال overlapped مش بتهتم لو فيه cells وممكن ال orientation على بعض او مش محطوطين بشكل مظبوط في ال site rows المفروض تتحط مقلوبة (زي ما قلنا في ال floor plan ان ال rows بنقلب فيها ال cells عشان تعرف تشارك & VDD و VSS مع ال coarse الى قبلها وبعدها) بس تلاقيها محطوطة معدولة عادى ... ففي ال Coarse احنا بس بنحط ال cell بشكل مبدئي في مساحة معينة من ال Coarse


فى ال Detailed او بيطلق عليه بردوا Legalized بنحط بقى ال cell مظبوطة يعنى ال Detailed او بيطلق عليه بردوا Legalized بنحط بقى ال Legalized مظبوط وتحطه فيها وتظبط ال orientation بحيث نخرج من الخطوة دى وتكون خلاص كل ال cells محطوطة فى اماكن مظبوطة وتحاول طبعا وهى بتختار الاماكن القريبة ليها فى ال site rows انها متعملش congestion بردوا وتقلل طول ال wire الى هيوصل بين ال على قد ما تقدر يعنى تقربهم من بعض على قد ما تقدر

يعنى كدا الاول ال tool بتعمل Coarse placement تحط ال cells في اماكن مبدئية بغض النظر عن اي rules بتحكم الاماكن دي هي بس بتحطها في ال core وخلاص بحيث تقلل ال congestion بقدر الامكان وتخلى ال design يبقى core ثم تروح للخطوة التانية وهي ال Detailed Placement تحط بقى ال cells في الاماكن المتاحة ليها المظبوطة حسب ال rules الى اتحطت قبل كده في ال Detailed وتعملها حاجة مبدئية كده تكمل من بعدها (Coarse بتسهل الدنيا شوية لل Detailed وتعملها حاجة مبدئية كده تكمل من بعدها


خلاص كده حطينا ال cells نروح بقى نشوف ايه المشاكل الى ممكن تظهر ووال tool بتحلها فى ال step دى وايه ال optimizations الى هى بتعملها اصلا عشان ت meet ال constraints بأفضل شكل

High Fanout Synthesis (HFS):


دى اول مشكلة هنتكلم عنها ودى ال tool بتحلها في Coarse placement ... دلوقتى اى net في ال design الى هي اى توصيله بين cell والتانية بيكون فيه constraints محطوط لل max fanout في ال design كله بشكل عام يعنى بقول مش عايز اى net في ال cells والتانية بيكون فيه fanout اعلى من كذا ... وده بيمثل عدد cells والى هي بتكون جاية من ال cells الى واصلة على ال output بتاع cell دى ... خيلنا طيب نوضح اكتر حتة ال fanout من الصورة الى تحت دى:




دلوقتى D1 دى cell الى هى هنا نوعها buffer واصل على ال output بتاعها cells تانية كتير هنا عددهم 1000 ودول بقى بيمثلوا ال fanout فكدا بنسمى D1 دى drive على اساس انها بت drive كل ال cells الى واصلة على ال output بتاعها



Tie high and Tie low cells:




واما ان ال output بتاعها دايما high وبنسميها tie high cell وتوصل على gate input الى محتاج يوصل ل VDD او ان ال output بتاعها يبقى low دايما وبنسميها tie low cell وتوصل على gate input الى محتاج يوصل ل VSS



Scan Chain reordering

ده يخص ال DFT ... في DFT احنا حطينا scan flipflop وبقى عندنا scan chain الى هى ال flops الواصلة على بعض (ممكن ترجع ل DFT PDF تفهم منه ال concept تانى لو متعرضتش ليه قبل كده او مش فاكره كويس) فالمهم ان ال chain دى كانت واصلة ببعض بطريقة بعد ال DFT compiler ... دلوقتى بقى اما حطيت ال cells بالفعل ممكن الاقى ان التوصيله دى مش احسن حاجة دلوقتى:




Physical Sythesis Netlist: Before Reordering

Physical Sythesis Netlist: After Reordering

يعنى مثلا فى المثال الى فى الصورة قبل reordering هلاقى ان فيه path طويل بين DFF2 & DFF3 فده wire طويل اوى فى حين انه والحال الى فى الصورة قبل reordering هلاقى انه after reordering عادى اغير ترتيب ال chain هنا واخليه زى ما بقى after reordering فالاقى انه كنه كده كلها كويسة ... انا غيرت ترتيب ال senerated pattern الى كنت مطلعه قبل كده باستخدام فقط فمأثرتش على الى functionality فى حاجة بس الى هيتأثر عندى هنا هو flops الى كنت مطلعه قبل كده باستخدام ATPG زى ما اتكلمنا فى DFT ... لإنه طالع على ترتيب معين لل flops بس ده مش مشكلة لإنى اقدر ادى ATPG الترتيب الجديد عن طريق انى ادخلها المرة دى ال netlist الجديدة وتطلعلى pattern ليها عادى


Logical restructuring

ده معناه ان ال logic بتستبدل logic معين بواحد تانى بس يعمل نفس ال functionality بهدف انه يحسن من logic او area او library وده زى مثلا ان ممكن يكون عندى كذا cell ورا بعض وهما سوا كدا بعملوا function معينة فممكن الاقى ان فيه cell الى انا شغال عليها بتعمل نفس ال function دى فهتبقى ويعنى معمولة مخصوص لل function دى وبالتالى ممكن مثلا تبقى هتوفرلى فى area دى وبالتالى ممكن مثلا تبقى هتوفرلى فى area دى ورا بعض بس هتبقى قريبة من بعض اكتر و هتوفرلى فى area الله الله الله الله معمولة من جوا بنفس ال cells الى انا حاططها دى ورا بعض بس هتبقى قريبة من بعض اكتر و الله routing فيها افضل مثلا على اساس انها معمولة مخصوص لل function دى على عكس ما ال root بتاعتى شيفاهم مجرد cells فى AND OR Inverter AOI الله المحال الله الله الله الله الله الله الله ورا بعض واحط مكانهم الله الله الله الله الله والعكس تشيل AOI وتحطهم والمحالة والمحله والمتخدم الانسب ايه يعنى مش لازم دايما يبقى الانسب بحيث تحقق ال الانسب الى انت حاططها من حيث cell واحدة تقوم بنفس ال function ممكن يبقى العكس انسب هى ال coll بتشوف الانسب بحيث تحقق ال power, timing, area




Congestion:

احنا عاملین نقول من بدری ال tool بتحط ال cells بحیث متعملش congestion واحنا عارفین ان معناها زحمة یعنی ... بس خلینا هنا نشوف ازای اصلا ال tool بتبص لل design و تکتشف ان فیه congestion و تحاول تحله ... دلوقتی احنا من ایام ال tool کنا محددین ال wire tracks فی کل metal layer فا الله فی کل wire tracks فا الله فی الله عناه الله فی الله خود مناه و جیت بصیت علی ای مکان عندی فی ال cells بردوا هی عارفة کل مکان tracks قد ایه فی الحتة دی و هی دی کدا ال available routing resources ... و بعد ما حطت ال cells بردوا هی عارفة کل مکان محتاج یکون فیه routing resources قد ایه عشان اوصل ال design زی ما مطلوب فلو فلا مکان محدد لقت انه ال available واحد بس: available بیقی کده هنا فی المکان ده فیه congestion زی المثال فی الصورة محتاج available بس ال available واحد بس:




فيه عندنا congestion map بتساعدنا نعرف الاماكن الى فيها congestion وفيها overflow قد ايه .. هتلاقى فيه ارقام محطوطة على الخطوط المتلونة تحت هي عاملة زى الصورة التانية على الشمال بس اول صورة على tool والتانية شكل مبسط عشان نفهم يعنى:



طب هو انا دلوقتى اصلا مش فى خطوة ال routing لسه بس مينفعش اسيب ال design بتاعى وانا عارف ان فيه congestion واكمل لان ببساطة هتقابلنى مشاكل قدام زى:

- ان ال tool اصلا في ال routing متقدرش تعمل routing يعنى مش هتعرف تتصرف في ال overflow الموجود ده
- ممكن انها تتصرف ... بانها اما تلاقى الدنيا زحمة فى حتة ومش مكفى فبدل ما تمشى فى المكان الى ال placement كان عامله لانها هتلاقى congestion فهتلاقى وتستخدم routing tracks مختلفة وعشان لفت وخدت طريق تانى لحد ما وصلت لنفس ال pin الى عايزة توصلها بنطلق عليها detoured net زى فى الصورة كده لاقى الدنيا زحمة ومفيش مكان راح لافف من طريق تانى:



طب ایه المشکلة بقی ما هی اتصرفت خلاص؟؟ المشکلة ان فی placement کان عامل virtual tracks کده بین ال cells الی هی حصور المشکلة بقی ما هی المشکلة بقی ما هی المشکلة بقی ما هی الله و مسلم congestion و علی اساسها حسب RC estimated لله و الله الله هیتحط فلما انا دلوقتی اجی احط wire بالفعل بقی فی ال المول و کده اله cell الی بت wire المول و کده اله الکبر و المول و کده اله cell الی بت wire المول و کده اله المول و کده و کده المول و کده المول و کده و کده المول و کده و کد

يبقى لازم ال tool تحل ال congestion ده قبل ما تكمل باقى ال flow ممكن تحاول تحله بانها تزود ال utilization بحيث توزع ال cells ودول على الماكن اكتر او انها تعمل placement بهدف تقليل ال congestion بدل ما يكون بهدف تقليل ال wire length بهدف تقليل ال placement وهنا بيبقى هدفها تقليل two approaches واحد وهو timing driven placement وهنا بيبقى هدفها تقليل واحد وهو tool في ال placement و واحد وهو tool واحد وهو wire length وقدر تقليل ال cells وتقدر ت meet setup timing وهنا الهدف بيكون تقليل ال congestion driven placement وهنا الهدف بيكون تقليل ال congestion الهدف وهنا الهدف الهدف الهدف المهدف المهدف

الحاجات الى احنا عملناها في floorplan المفروض ان هي تضمن ميحصلش congestion زى & floorplan المفروض ان هي تضمن ميحصلش tillization وبالتالى انا ممكن ارجع اعمل تعديلات في placement of Macros

او انى ازود blockages فى اماكن تانية او اغير اماكن ال macros لو القيتها مش مناسبة ... وممكن اعدل فى blockages بعدى دومود والمحتوى المردوا فى ال power plan اعمل تعديلات لو مثلا الاقيت انه واخد core بتاعى ازوده مثلا وبردوا فى ال power plan وجيت ابص على الداجات ويعنى كل الحاجات كتير اوى عملت مشكلة ويعنى كل الحاجات ودويت ابعنى كل الحاجات الى انا ظبطها قبل كده فى placement فانا لو القيت مشكلة وانا فى المكن المحتود ولا المحتود الى المحتود الى المحتود الى المحتود الى المحتود الى المحتود ولا الا المحتود ولا الا المحتود ولا الا المحتود ولا المحتود ولمحتود ولا المحتود ولمحتود ولمح

عشان كده احنا ذكرنا حاجات كتير نعملها في floorplan كانت عشان نتفادى ال congestion في ال placement زى انه نعمل blockages وشوفنا ال macro pins عند ال macro pins وشوفنا ال orientations المختلفة لل macro وايه الصح وايه الغلط وايه ال

Placement blockages, Keepout margin and bounds:

احنا اتكلمنا عن ال placement blockages بالتفصيل في floorplan وشوفنا كل انواعه وال commands بناعته ... فلو انا مثلا لاقيت congestion عالى لسه بعد ال placement ممكن ارجع اغير في ال commands مثلا ازود blockage في مكان معين ...ونفس الكلام في keep out margin اتعرفنا عليه وبردوا في ال placement لو حسيت اني محتاج اعمله لحاجة تاني ارجع واعمله

فيه حاجة كمان نقدر نعملها لو انا بعد ال placement لاقيت ال timing عندى critical ومحتاج احسنه وهي ال placement ... فكرته انى بحدد cells معينة واقول انا عايزهم يتحطوا مع بعض في مساحة تساوى كذا وهي المساحة دى الى بطلق عليها bound وده مفيد في critical paths بحيث اضمن ان ال tool هتجطهم جمب بعض اكيد ... زى ما ال blockage له انواع فبردوا ال bound له:

- Hard Bounds: هنا لازم المساحة الى هقوله عليها يحط فيها ال cells الى انا محدداها ومينفعش ابدأ يبقى في منهم برا المساحة دى
- Soft Bounds: هنا مش لازم المساحة الى هقوله عليها يحط فيها ال cells يعنى انا مش هبقى ضامن ان فعلا ال cells محطوطة فيها لواستخدت suggestion فهو كإنى بقول لل tool مجرد

:NOTES

- فى timing checks انت مش مهتم بال hold وهى اصلا ال tool هنا مهتمة تحل setup violations لان ال hold هتحله بعدين hold بعد CTS الى هو الخطوة الجاية اما نوصلها فى PDF الجاى هنتكلم عنها ونشوف اشمعنا بعد violations وقبل كده عادى نلاقى ونعديها
- بما انه لحد الخطوة دى احنا معتبرين clock الله الله الله الله الله هنبدأ نحط clock network في الخطوة الجاية في CTS زى ما تكلمنا في introduction to PnR بيقى لازم بردوا ال constraints الى هستخدمها هنا يفضل فيها ال synthesis الى بتخص ال clock الى كانت في synthesis الى هي clock الى المحافظ على وجودهم في ال placement

._____

ICC Tool

1. Checks before placement:

Command:

check_physical_design -stage pre_place_opt

ال command ده بنستخدمه من اول ال placement بحيث انه يتأكد من ال design لحد الخطوة دى تمام من خلال checks بيعملها error & warnings واقف فيها ... هنا بيعمل checks قبل ما نبدأ placement بعد ما يخلص بيطلعلى ال stage واقف فيها ...

● pre_clock_opt فكتبنا placement وعندنا two possible values غيرها وهما pre_clock_opt ودى stage ودى
 checks قبل ال CTS وفيه pre_route_opt هنعملها بردوا قبل ما نبدأ ال checks

2. Placement Bounds:

Command:

create bound -name bound name -type hard/soft -boundary {IIx1 IIy1 urx1 ury1 ...} object list

• IIx & IIy :lower left corner coordinates , urx & ury :upper right corner coordinates

هعمل ال placement bounds الى شرحناها ... فنفس فكرة ال blockages هحط bound لل placement bounds الى شرحناها ... فنفس فكرة ال placement bounds الى عايز احطها فيهم بحيث كل llx,lly,urx,ury دول ثم هحط ال boundaries الى عايز احطها فيهم بحيث كل bound ده وبعدين احط اسماء ال overlapped عادى مساحة بسمح لل tool انها تحطهم فيها عشان كده ممكن تلاقيهم overlapped عادى

3. Start Placement:

Command:

Place_opt -effort (high/medium/low) -congestion -area_recovery -continue_on_missing_scandef\
-optimize_dft -cts

ده بيعمل coarse placement, high fanout synthesis, physical optimization and legalized placement ... ودى ... ودى ... ودى ما معض ال options المهمة فيه خلينا نفسر هم:

- tool درجة المجهود الى تبذله فى placement وطبعا كل ما كان اعلى كل ما عمل placement بشكل احسن و effort: ده بيقول لل tool درجة المجهود الى تبذله فى placement وطبعا كل ما كان اعلى كل ما عمل placement بشكل احسن و optimized
- congestion: هنا بقول لل tool انها تعمل placement بهدف تقلیل ال congestion علی قد ما تقدر یعنی کده بعمل congestion الی اتکلمنا عنه
- area_recovery: هنا بقول لل tool انها تقلل ال area اكتر بمعنى انها هتسبدل ال cells ب cells اصغر ... بس كده ال area التوليد يتاع ال tool بتاع الله و cell area التي فيه ال cell بتاعها زاد وبالتالى ممكن يحصل timing violations في ال path ده فمحتاج ان تكون ال path ليها positive setup slack كويس

- scan chain information: عشان یعمل scan chain reordering بس محتاج ابقی قریت ال scan chain information باستخدام read def command
- cts: لو ضيفته يبقى ال command ده كمان هيعمل CTS ... هيحط ال clock tree ويعملها command الى هو tool الى محتاجاه ال topic ... لكن لو هستخدم ال option ده يبقى قبلها لازم اكون مجهز كل الى محتاجاه ال lool هنعمله بشكل منفصل في ال topic الجاي CTS ... لكن لو هستخدم ال clock tree وهنشوف ايه الى بتحتاجه وندخله ازاى ليها في file بعد قبل ما تعمل CTS زى ال CTS file بتاعة ال clock tree بتاعة الها وده الى وده الى المحتاجه وندخله ازاى ليها في CTS وده الى هو CTS file وده الى المحتاجه وندخله ازاى ليها في clock tree

======

Command:

create_placement -effort (high/medium/low) -congestion -congestion_effort (high/medium/low)\
-timing driven -quick -continue on missing scandef -check only

ال command ده بيعمل coarse placement فقط ... مش هيعمل legalized placement وبعض ال options بتاعته:

- tool درجة المجهود الى تبذله في placement وطبعا كل ما كان اعلى كل ما عمل placement بشكل احسن و placement: ده بيقول لل tool درجة المجهود الى تبذله في placement وطبعا كل ما كان اعلى كل ما عمل tool بشكل احسن و optimized
- congestion: هنا بقول لل tool انها تعمل placement بهدف تقلیل ال congestion علی قد ما تقدر یعنی کده بعمل congestion الی اتکلمنا عنه
- congestion_effort: هستخدمه لو استخدمت option ال congestion طبعا الاول ... فهنا بقول درجة المجهود الى تبذله ال option عشان تحسن ال congestion وال default بتاعه medium
- timing_driven: هنا بقول لل tool انها تعمل placement بهدف تحسين ال timing يعنى بعمل tool انها تعمل tool بهدف الشرح الى اتكلمنا عنه في الشرح
 - quick: بسرع ال tool وهي بتعمل quick:
- continue_on_missing_scandef: بقول لل tool تكمل حتى لو ملقتش scan chain file ودى شرحناها بالتفصيل فى place_opt command

=====

Command:

legalize_placement -effort (high/medium/low) -incremental -timing -check_only

ده بيعمل legalized placement يعنى هيتاكد ان ال cells في اماكنها المتاحة ليها مظبوطة وكل ال constraints الى على ال cells الى الموجود وعشان كده لو انت عملته بعد place_opt هتلاقيه هي legalized الى شرحناه فوق وعشان كده لو انت عملته بعد place_opt هتلاقيه هي legalized كده زي الى reports كل حاجة بس هيلاقي كل حاجة مكانها غالبا فهيقولك No cells needs to be legalized كده زي الى create_placement عادى فيها summarize ... انما لازم تستخدمه لوعملت create_placement لإنك هتبقى عملت options بس ولسه هتعمل legalized بده ... ده بعض ال options بتاعته هي:

- effort ده بيقول لل tool درجة المجهود الى تبذله في placement وطبعا كل ما كان اعلى كل ما عمل placement بشكل احسن و optimized اكتر بس في نفس الوقت هياخد وقت اكبر عشان يعمله وال default هو medium
- check بعدى هيعمل changes بسيطة ثم ي check لو لسه مش تمام يعمل غيرها و هكذا يعنى هي بتحرك عدد صغير من ال check بعد ما نكون cells بقدر الأمكان بس ممكن تحركهم لأماكن بعيدة عن الى موجودة فتأثر على ال timing ... ده بنستخدمه بنسبة كبيرة بعد ما نكون عملنا legalized placement اصلا قبل كده بس عايزين نغير في الموجود شوية عشان نعمل optimizations لو استخدمتها مع عملنا timing الماكن بعيدة بحيث ميأثرش على ال cells فيهم ... لإ العادى لل option ده هيعمل incremental placement على اساس حجم ال cells ويختار الأماكن المناسبة من غير ما يهتم بال cells لعدى لل option ده هيعمل cells على اساس حجم ال cells ويختار الأماكن المناسبة من غير ما يهتم بال cells
- critical timing paths في cells او بمعنى اصح متتحركش بعيد اوى عن مكانها الحالي عشان ميحصلش :timing او بمعنى اصح متتحركش بعيد اوى عن مكانها الحالي عشان ميحصلش cell area على اساس ال worst pin slack مش على اساس ال tools ... يعنى هنا بخلى ال
 - check_only: ده بستخدمه عشان اعمل check هل كل الى ال command محتاجه موجود و لا لا

4. Placement optimizations

Command:

refine_placement [-congestion_effort (high | medium | low)] [-continue_on_missing_scandef]\
[-perturbation_level_min | medium | high | max]

ده بيعمل congestion optimization فقط ... يعنى بعد ما اخلص coarse & legalized placement لو لاقيت لسه فيه coarse options فقط ... يعنى بعد ما اخلص coarse & legalized placement في congestion عالى فاقدر استخدم ال

- congestion وال default بتاعه default عشان تحسن ال congestion وال default بتاعه default .
- perturbation_level: ده درجة الاختلاف الى تعملها ال tool عن ال inital placement الى معمول دلوقتى يعنى مثلا لو قولتلها fine tuning: ده درجة الاختلاف الى congestion بس باقل تغير ممكن في اماكن ال cells دلوقتى يعنى تعمل congestion بس باقل تغير ممكن في اماكن ال default كل مجهودها انها تحسن ال level هو default يعنى عن ال initial placement ... وال level هو الاماكن عن الحاكم عن ا
- continue on missing scandef: بقول لل tool تكمل حتى لو ملقتش scan chain file .. ودى شرحناها في place opt .. ود

Command:

set placer_enable_enhanced_router true | false

Command:

psynopt [-area_recovery] [-power] [-congestion] [no_design_rule | -only_design_rule]\
[-size_only | -in_palce_only] [-only_area_recovery] [-only_power] [-continue_on_missing_scandef]

ده بيعمل optimizations ومش لازم استخدمه هنا في ال placement بس لا عادى انا ممكن كمان بعد ال routing اخليه يعمل optimizations الله يعمل optimizations الى تتعمل من ال optimizations الى تتعمل من ال optimizations الى تتعمل من ال optimizations مي:

- area_recovery: هنا بقول لل tool انها تقلل ال area اكتر بمعنى انها هتسبدل ال cells ب cells اصغر ... بس كده ال area التوليد الله tool انها تقلل الله و area_recovery بتاع الله و cell area التي و cell area التي فيه ال cell عين دو الله و cell عين الله و cell عين الله و path بتاعها زاد وبالتالى ممكن يحصل timing violations في ال path ده فمحتاج ان تكون ال path ليها positive setup slack كويس
 - congestion: هنا بقول لل tool انها تعمل optimizations لتحسين ال
 - power: هنا بقول لل tool انها تعمل optimizations لتحسين ال power
- no_design_rule | only_design_rule: بختار واحدة منهم وهنا ببقى عايز اقول هل تعمل fixing الل ino_design_rule واحدة منهم وهنا ببقى عايز اقول هل ino_design_rule وانى اقول الل only_design_rule الله violations بس يعنى متعملش fixing الله fixing الله design rules violations اصلا فاستخدم no_design_rule اصلا فاستخدم design rules violations الله تعمل fixing للاتنين ال design rules violations & timing violations للاتنين ال
- verimizations: الاتنين دول بيخلوا ال optimizations تكون بتغيير حجم ال cells وبس يعنى ميحصل cells الميكان وبس يعنى ميحصل size_only: الفرق بينهم ان constraints on ECO placement change بتحط Engineering change order الميكان المقصود هو التغير الى هيحصل في ال Engineering change order دى اختصار ل ECO دى اختصار ل ECO دەرەتتى فيعنى دى مش هتغير في اماكنهم الموجودة ... لكن size_only ممكن تغير عادى مش بتحط options الموجود دلوقتى فيعنى دى مش هتغير في اماكنهم الموجودة ... لكن recommended انك تستخدم واحد من ال optimizations دى بس ... وبيكون legalized design ابحيث انك تعمل optimizations من غير تغييرات في ال constraints on ECO بحيث انك تعمل optimizations من غير تغييرات وريكون constraints on ECO بحيث انك تعمل optimizations من غير تغييرات وريكون constraints on ECO بحيث انك تعمل optimizations من غير تغييرات وريكون constraints on ECO بحيث انك تعمل محتاج option ويكون constraints on ECO بحيث انك تعمل option ويكون constraints on ECO بحيث انك تعمل محتاج option ويكون options ويكون constraints on ECO

- optimization: یعنی تعمل optimization لل area recovery او ال design rules او ال only_area_recovery و التالی ده مقدرش استخدمه مع وجود only_design_rule & no_design_rule options
 - only_power: يعنى تعمل optimization لك power فقط
 - continue_on_missing_scandef ودى شرحناها في scan chain file ودى شرحناها في scan chain file ودى شرحناها في

5. power/ground connection

Command:

derive_pg_connection -power_net VDD -power_pin VDD -ground_net VSS -ground_pin VSS

هنعمل ال connection لل power & ground nets وده شرحناها بالتفصيل في floorplanning وقولنا هنكررها كل ما نحط cells عندة وده الى حصل هنا اننا عاملناها بعد ال placement

6. Tie cells insertion

Command:

connect_tie_cells -objects {object_coll} -obj_type port_inst | cell_inst | lib_cell\
[-tie_high_lib_cell lib_cell] [-tie_low_lib_cell lib_cell] [-tie_highlow_lib_cell lib_cell]\
[-tie_high_port_name port] [-tie_low_port_name port] [-max_fanout number]\
[-max_wirelength number] [-incremental true | false]

هنا هحط ال tie high & tie low cells الى اتكلمنا عنهم في الشرح

- option: ده option لازم يبقى موجود ... هحط فيه نوع ال elements الى انا حطيتها في option هل حطيت ports فاستخدم option: ده option ولا حطيت اسماء instant of cell فاستخدم ولا حطيت اسم cell_inst ولا حطيت اسماء port_inst فاستخدم التخدم ولا حطيت اسم الله library فيها بتبقى instant واحد بس انا بستخدمها كتير في ال design فكل مرة استخدمها فيها بتبقى library cell الى جاين من نفس ال library cell
 - tie_high_lib_cell: هحط فيه اسم ال cell الى هستخدمها ك tie high cell فلازم استخدم معاه cell باستخدم الله tie_low_lib_cell والم

- tie_highlow_lib_cell: هحط فیه اسم ال cell الى هستخدمها ك tie low cell & tie high cell یعنی هی cell واحدة ببقی فیه tie_highlow_lib_cell: هحط فیه اسم ال cell الى المتحدم الله port واحد وبالتالی لازم استخدم معاها options تانی و هما tie_high_port_name & tie_low_port_name
 - tie high port name: هكتب فيه اسم ال port الى بيمثل logic high في ال cell الى اختارتها في togic high الى اختارتها في tie highlow lib cell
 - tie_low_port_name: هكتب فيه اسم ال port الى بيمثل logic low في ال cell الى اختارتها في port الى port الى اختارتها في
- max_fanout بتاعها cell بعنى ال cell الواحدة ال cell بتوصل على ال tie high\ tie low cell يعنى ال cell الواحدة ال output بتاعها وصل على كام port بمعنى اخر ت drive كام cell في ال design
- max_wirelength : هحط ال max length لطول ال wire الى هيخرج من tie high\ tie low cell يوصل لل input port الى هيخرج من tie high\ tie low cell الى هيخرج من default ... لو محطتش هياخد قيمة default
- incremental: فى ال mode ده بخلى ال tool تزود على الموجود بمعنى انه لو موجود tie cells اصلا قبل كده محققة ال max_fanout & max_wirelength constraints انه يكون false بحيث ان ال tool بتشيل اى tie cells موجودة وتحط من جديد

EX: three examples are provided from the ICC manual:

```
In the following example, all input ports of the BONUS_SET */* cells
that are tied off to power or ground are connected to new tie-high and
tie-low cells.
  prompt> connect tie cells -objects [get cells "BONUS SET */*"] \
     -obj type cell inst \
     -tie high lib cell TIEH -tie low lib cell TIEL
In the following example, all input ports named A of the BONUS SET */*
cells that are tied off to power or ground are connected to new or
existing tie-high and tie-low cells that are at most 64 microns of Man-
hattan distance away.
 prompt> connect tie cells -objects {"BONUS SET */*/A"} \
     -obj type port_inst \
     -tie_high_lib_cell TIEH -tie_low_lib_cell TIEL \
    -max wirelength 64 -incremental true
In the following example, all input ports of the BONUS SET */* cells
that are tied off to power or ground are connected to new tie-highlow
cells. Ports that are tied off to power are connected to the OUT1 port
on the TIEHL cell. Ports that are connected to ground are connected to
the OUTO port on the TIEHL cell.
  prompt> connect tie cells -objects [get cells "BONUS SET */*"] \
     -obj type cell inst \
     -tie_highlow lib cell TIEHL \
     -tie high port name OUT1 \
     -tie low port name OUTO
```

- لما كتب في get_cells اسم cell حط بعدها */* فدى معناها انه يقصد اى cell ببيداً اسمها ب BOUNS_SET يعنى ممكن مثلا في get_cells واحدة اسمها BOUNS_SET_B واحدة اسمها BOUNS_SET_B اوله
 واحدة اسمها BOUNS_SET_B وواحدة تانية BOUNS_SET_B وهكذا يعنى مقصود بيها انه بي match اى pattern
- لما بدل cell حب يتعامل مع port فراح كتب نفس الشكل بتاع ال cell وزود "/" ثم اسم ال port وهنا A ... ال/ عامة بتعبر عن port
 فانا بقوله اى cells عندك اولها BOUNS_SET انا عايز ال port الى اسمه A فيها

=====

Command:

derive_pg_connection -power_net VDD -ground_net VSS -tie

ال command احنا عارفينه وعارفين انه بنعمله اما يبقى فيه cells جديدة بحيث يعمل ال power connections الفرق هنا انى بدل ما همط power connections فهو اصلا عنده option اسمه tie cells المعناه انه يعمل ال power connections فلازم اكون حاطط ال tie cells اصلا قبلها

7. Save MW cell:

Command:

save mw cel -as cell name

زى ما احنا عارفين اما اتكلمنا عن MW library وشرحناها بالتفصيل في floorplanning ... يبقى لازم بردوا بعد ال MW library اعمل design_place بتاعى لحد الخطوة دى واديها اى اسم وليكن design_place

8. Check after placement:

Command:

check legality -verbose

هنا بعد ما اخلص placement بيعمل check ان ال design بتاعى legal بمعنى انه مفيش overlapped cells او cell مش فى مكانها مظبوط فى ال cite row او cells & power straps بين overlapping بين cell & placement blockage او بين cells & power straps ... من ال description في دول:

```
DESCRIPTION

The check_legality command checks the legality of current placement, and prints out a report of statistics about violations. The violations can be classified as:

1. Cells that are not on rows.
2. Cells overlapping each other.
3. Cells overlapping with blockages in the design.
4. Cells with orientation that is not allowed for the row on which a cell is placed.
5. Cells with a core site type not equal to that of the row on which cells are placed.
6. Cells overlapping with power straps in the design.
```

verbose وانا حطیت ال option ده هیطلعلی violations عن ال violations الموجودة کلها قدامی فی ال terminal لکن
 الموجودة کلها قدامی فی ال violations الموجودة کلها قدامی فی ال command من غیرها و لاقیت
 السوف التفاصیل وایه هی ال violations بالظبط و فین

هنا مثلا عملت run من غير verbose فبعد ما هيعمل load لل design لل design علاقي في الاخر جايبلي reports كده وهتلاقيه كاتبلك اصلا استخدم verbose عشان تعرف details لإن ده كاتبلك six cases الى بيت verbose عشان تعرف details لإن ده كاتبلك violations في كل حاجة من ال description الى بيت check عليهم وذكر هم في ال description ... هنا في الصورة مغيش violations فكلهم ب 0:

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhln1D60 nWM7p-L3g9a?hl=ar