Introduction to Placement and Routing (PNR) (V1)

Written by: Fatma Ali

Content:

- 1. What is remaining?
- 2. PNR Processes:
 - Floorplanning
 - Powerplanning
 - Placement
 - Clock tree synthesis (CTS)
 - Routing
 - Chip finishing

What is remaining?:


لحد دلوقتى احنا وصلنا لايه؟؟ عملنا RTL code لل RTL code بتاعنا ثم شوفنا ازاى حولنا ال code ده الى gate level netlist فى ال synthesis وبعد كده وquivalent in functionality وبعد كده عملنا formality عشان نقارن بين netlist & RTL code ونتأكد انهم design لل design بتاعنا وبعده نعمل formality بردوا نتأكد ان الدنيا تمام

عايزين ناخد بالنا من حاجة مهمة وهى ان ال design بيكون عبارة عن الكود الى انا كتبته والى هحوله الى cells وفى نفس الوقت ممكن يكون جواه cells الله عاملها فالحاجات دى بيتكون موجودة فى جواه macros انا استخدمتها زى ما هى كده ... مثلا حطيت ram فى ال design جاهزة مش انا الى عاملها فالحاجات دى بيتكون موجودة فى libraries بردوا زى ماهى على بعضها بمعنى مثلا ال ram دى معمولة ب gates & flipflops واى كان ال internal structure بتاعها هو موجود على بعضه كده جاهز فى ال library فلما بحطه مقدرش انى اغير فيه او مثلا اغير فى اماكن ال cells بتاعته هى معمولة جمب بعضها زى ماهى كده ... انا بحركه وبتعامل معاه على بعضه ... على عكس ال cells العادية فى ال design هلاقى ان ال tool بتحركهم منفردين عادى عشان توصل لاحسن حاجة تحقق بيها ال constraints الى انا بديهاليها من area, power, timing

PNR Processes:

1. Floorplanning:

اول خطوة هنعملها ... وهنا احنا عايزين نحدد شكل وحجم ال chip ونحدد اماكن كل حاجة جواها عشان لما نيجى نحطها بعدين تبقى الاماكن طie area, جاهزة كإنى برسم كده شكل تخطيطى لل chip ثم بعدين فى خطوة قدام احط كل حاجة فى المكان الى رسمتها ليها فانا هنا ببدأ احدد , chip جاهزة كإنى برسم كده شكل تخطيطى لل core area ثم بعدين فى خطوة قدام احط كل حاجة فى المكان الى رسمتها ليها فانا هنا ببدأ احدد , die ثم خطوة قدام احد خطوة قدام احد خطوة فيه ال خطوة فيه اللا و core area وناخد بالنا ان die دى اكبر من ال core بمعنى اصح انت عند die جزء منها هو الى بتحط فيه الحد design بتاعك وبيكون فيه ال cells & macros زى ما باين فى الصورة تحت الجزء الى cells & macros الرمادى ده هو ال




بعد ما حددت ال core area الى هحط فيها ال cells ابدأ بقى احدد اماكن ال cells دى وايه الاماكن الى مش هحط فيها cells خالص ودى حاجات زى ما هنشوف بنحتاج نحددها بحيث ميحصلش زحمة فى اماكن معينة ... وكمان بحط ال macros دى جاهزة بقى هحدد مكانها واحطها زى ما هى وال wires بردوا بحدد اماكنها هتبقى فين

يبقى باختصار انا هنا حددت area لل area وحددت مكان كل حاجة عندى هحتاجها زى ال wires & cells & macros وهحط ال وهدط ال marcos بالفعل وكمان حددت الاماكن الى مش هحط فيها حاجة خالص وممنوع لل tool انها تحطلى حاجة فيها سواء همنع انها تحط cells ... الحاجة الى انا لسه مجهزتهاش عشان ابدأ احط ال cells هى توزيعة ال power ... ال wires الى اتكلمنا عليها هنا هى الى هتوصل بين ال cells وبعض بس متكلمناش على power هيدخل منين ولا هنوزعه ازاى فدى كده الخطوة الجاية

2. Powerplanning:


زى ما قولنا ناقص اجهز دخول ال power وتوزيعه على ال chip بحيث اضمن ميحصلش voltage drop كبير في مكان او بمعنى اخر ان كل الله ring الله power ring & power mesh ... فزى ما هنشوف هنا بعمل حاجتين cells يكون واصل ليها تقريبا VDD مش اقل منه ... فزى ما هنشوف هنا بعمل حاجتين supply هوصله لجوا ازاى؟؟ عن طريق من برا حوالين ال supply عندى ال VDD وواحدة لل GND فكده انا حوالين ال straps عندى ال rings هوصله لجوا ازاى؟؟ عن طريق الله power ودى عبارة عن خطوط بالعرض بنسميها rails وخطوط بالطول بنسميها straps بتوصل بال rings بحيث توزع ال power في كل مكان في ال core بشكل متساوى بقدر الامكان:



3. Placement:

4. CTS (clock tree synthesis):

حاجة مهمة ناخد بالنا منها اننا هنا كمان بنعمل routing لل clk tree يعنى هنوصل ال network دى ببعضها بالفعل هنا قبل ما نروح لل routing resources وده لان ال clk زى ما قلنا هى الاهم عندنا يبقى اوصل ال network بتاعتها الاول ثم باقى ال clk او couting resources وده لان ال الماكن المتبقية الى اقدر اعمل فيها routing اخليها لل cells routing لكن مش هخلص ثم اشوف الباقى واحط فيه اهم signal عندى لا انا هسيبلها الدنيا براحتها تتحط باحسن شكل الاول ثم احط الباقى



5. Routing:

كدا كل حاجة جاهزة وهبدأ انى اوصل بين ال cells وبعضها باستخدام metal layers مختلفة وده هنشوف انه بيتم على خطوات مش مرة واحدة وطبعا بحتاج اعمل فيه optimizations واحل اى مشاكل هتطلع جديدة نتيجة انى ضيفت wires بالفعل لان قبل كده كنا شغالين على metal بعد والما واشوف منهم ال timing وكده ... لكن دلوقتى انا حطيت التوصيلات بالفعل بال layers فممكن تحصل violation مكنتش موجودة قبل كده عادى

6. Chip finishing:

هنا خلاص انا هقفل ال chip فهنشوف هنا شوية حاجات ببدأ احطها او اعدلها عشان اضمن ميحصلش اى اخطاء بعد التصنيع بقدر الامكان وهنتكلم عنها بالتفصيل وقتها

بعد كده قبل ما اقول ان ال chip جاهزة لازم اعمل checks نهائية زى STA اتاكد منه ان timing مظبوط و thip اتاكد ان ال design المصنع وبنسميها physical rules الى جاية من المصنع وبنسميها physical rules الله مظبوطة و physical layout of the design متحققة ومظبوطة في ال physical layout of the design متحققة ومظبوطة في ال

كده احنا عملنا overview سريع عن ال PNR عشان نعرف ازاى كل خطوة بتسلم الى بعدها ثم نبدأ بقى نتكلم عن كل خطوة فيه بشكل منفصل وبالتفصيل اكتر في ال files الجاية

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhln1D60_nWM7p-L3g9a?hl=ar
