Floorplanning Stage (V1)

Written by: Fatma Ali

Content:

- What is expected to be done?
- Inputs to floorplanning
- Die area and shape / core area
- IO Pads
- Site rows
- Wire tracks
- Placement Blockages
- Macro Placement
- Keep out margin
- Well tap cells
- ICC tool:
 - Open ICC tool
 - Commands used for preparing PNR inputs
 - Floorplanning Commands

What is expected to be done?

خدناه فكرة عنها فى introduction to PNR وعرفنا اننا بنظبط اماكن كل حاجة هنا بس هنبدأ نشوف بالتفصيل احنا بنعمل ايه بالظبط ونتعرف على concepts جديدة كمان واحنا ماشين بس خلينا الاول نشوف احنا ايه الى هنعمله بالظبط هنا حتى لو مش فاهمين معانى كل point دلوقتى فاحنا هنتكلم عن كل واحدة بالتفصيل بس نحطهم فى points ورا بعض دلوقتى عشان منبقاش تايهين فاحنا هنا هنعمل:

- 1. Determine die area, shape and core area
- 2. IO pads locations
- 3. Site rows created
- Wire tracks created
- 5. Placement Blockages determination
- 6. Macros placement
- 7. Adding well tap cells (physical only cells)

Inputs to Floorplanning:

نبدأ بقى ندخل فى كل واحدة فأول حاجة هى ال inputs اصلا لل floorplanning هتكون ايه؟؟ اكيد هيجى فى بالنا اننا هندخل ال inputs المن المن المن الله gynthesis & dft ولكن عندنا الى طلعت معانا من بعد ال synthesis & dft وبما انى هبدأ احدد اماكن ال cells فاكيد هدخل ال inputs والكلامده مظبوط ولكن عندنا كمان شوية input زيادة عليهم فخلينا نفسر كل input لوحده ونشوف ايه الجديد:

- 1. Gate level netlist وحلى اخر netlist وصلنالها الى هنطلع من Gate level netlist .v.
- Standard cell libraries .lib & .lef .2: هحتاج .lib اكيد عشان اما هعمل timing checks و .lef هي الى هتخليني احدد الله التفصيل الله التفصيل الله التفصيل الله blockages الى فيها زي ما شرحناها بالتفصيل في cells واماكن ال
 - 3. Synopsys design constraints اصلا الى tool بتشتغل عشان تحققها
- 4. Technology file: وده بیکون فیه design rules DRC الی بنمشی علیها واماکن ال wires فی کل layer والی بنسمیها track والمسافات بین کل track والتانی وال width ومعلومات عن ال metal layer نفسها زی height, width,.... وبیکون ال extension بتاعه track بیعنی باختصار کده ده فیه کل ال parameters بتاعه metal layer بیکون شکله زی کده:

```
Technology {
        dielectric
                       = 3.7
       unitTimeName
                           = "ns"
       timePrecision
                           = 1000
                           = "micron"
       unitLengthName
                           = 1000
       lengthPrecision
       gridResolution
                           = 5
       unitVoltageName
                               = "v"
Layer "m1" {
       layerNumber
       maskName
                           = "metal1"
       pitch
                       = 0.56
       defaultWidth
                           = 0.23
       minWidth
                           = 0.23
       minSpacing
                       = 0.23
```

5. TLU+ file يعنى بطلع منه ال parasitics والى منها اعرف parasitics والى منها اعرف min delay والى منها اعرف min delay واحد min delay واحد max واحد min وده الى هطلع منه ال delays واحد two files واحد timing analysis وطبعا دول بحتاجهم عشان ال


Note: ال TLU+ دلوقتی ممکن یکون جای من ال vendor و ممکن لا فعشان تطلعه بتستخدم file تانی بیکون جای من ال Note: و yphysical dimensions of the cells و ده بیکون فیه معلومات عن ال interconnect technology file ITF و physical dimensions و interconnect و interconnect و interconnect الله dielectric الله dimensions نوعه اسمه x مثلا و ال dielectric بتاعته کذا او ال poly او اله tool و يطلع منه TLU+ بس غالبا بقی يتبعت ال TLU+ نفسه علی طول

6. Milky way (MW) library. ودى احنا الى بنعملها ب command وبنحفظ فيها cell كل MW cells هى عبارة عن snapshot وهكذا بحيث انى لو حبيت ارجع لاى power planning الخطوة الى بنعملها مثلا بعد ال floorplanning او بعد ال cell وهكذا بحيث انى لو حبيت ارجع لاى خطوة منهم وانا مشيت لقدام فى الخطوات فارجع من ال cell بتاعتها فهلاقى انه فى بعد كل خطوة فى PNR مش بس ال floorplanning بعمل save ل save بعدك لل التفاصيل بتاعة الم design لحد ما وقفت

خلينا بقى ندخل في الخطوات الى بنعملها ونشوف ازاى هنوصل للحاجات الى قولناها فوق دى وايه معنى كل point اصلا

Die area and shape / Core area:

هنا بحدد شكل ال die بتاعتى هتكون مثلا مربع ولا ايه واحدد ال area واحدد ال core area بردوا الى هو الجزء من ال die الى هيكون فيه ال logic بتاعى وعشان كده ال die area اكبر من ال core area .. وهنا بحط ال aspect ratio ودى height/width:



بحدد ال core area باستخدام ال area الى طالعة من area report الى معايا لحد دلوقتى قبل ما ادخل فى PNR ودى ال area بتاعت الله الله core utilization الله وكمان بستخدم الله core utilization عشان احدد الله core area ... طب ايه الله الله وكمان بستخدم الله area عشان احدد الله core area الله فيها area هو نفس اللي معايا دلوقتى في area الله فيها area الله فيها core area الله فيها core area الله فين الله فين ولسه قدام هنلاقى اننا بنزود حاجات فى الله وحدا الله core area الله عمل core utilization معين وبحسب كدا الله core area من المعادلة دى:


فانا معایا ال design بتاعی قد ایه بال cells & macros ومعایا ال utilization الی عایزه ده انت عارفه فتقدر تعرف ال design بتاعی قد ایه بال high utilization ده مش کویس لان کده معظم ال core عبارة عن gates وبالتالی بنقرب لمشکلة ان کله یبقی high utilization ده مش کویس لان کده هصعبها علیا قدام فی ال routing & CTS وحتی لو قفلت بالظبط بعد ما اخلص ال gates من غیر utilization اصلا ... فبردوا کده هصعبها علیا قدام فی ال CCTS وحکنش عندی violations فانا کده خلیت ال core زحمة علی اخره یعنی لو حبینا قدام نزود حاجة فی ال utilization و نعمل PNR مثلا هیبقی صعب اوی فنحط utilization مناسب مش کبیر اوی وکام بالظبط دی حاجة تعرفها اما تشتغل وبالخبرة


Input/output (IO) Pads:

ال design بتاعنا الى هيكون في ال core area هو الى فيه ال core area هو الى عاوز اوصلها للعالم الخارجي بحيث اقدر اما اصنع ال chip ادخلها ال inputs واخد منها ال outputs وزى ما احنا عارفين ويمكن كمان شوفنا chips العالم الخارجي بحيث اقدر اما اصنع ال chip ادخلها ال input المناع والمناع والمناع والمناع والمناع المناع والمناع المناع والمناع المناع ال

ال voltage & current ودى بمعنى ان ممكن يحصل من برا حاجات تسبب ان ال Electronic discharge events الى ESD الى Electronic discharge events ودى بمعنى ان ممكن يحصل من برا حاجات تسبب ان ال voltages & currents بتكون داخلين يكونوا عالين اوى عن الى ال protection circuit واحنا عارفين اننا بنشتغل عن charges عالية داخلة جوا فلازم protection circuit تفرغ ال eson عالية داخلة جوا فلازم protection circuit تفرغ ال charges بعيد عن ال core بتاعى وتضمن ان يوصله voltages & current يحافظوا عليه وميتحرقش وهى دى ال protection circuit protection circuit

يبقى لحد هنا عرفنا ان فيه IO pads بحطها اوصل بيها بين ال IO وال pins الى برا وعرفنا انهم circuits مش مجرد توصيلة عادية ... انا بقى باخد منهم سلكة اوصلها بال pins برا زى فى الصور تحت كدا هتلاقى الاسلاك دى طالعة من حتت معينة حوالين ال pins كدا واصلة لل pins كدا واحد منها واصل لل border فهى مش طالعة من ال core دى IO pads دى حوالين ال core كله كإنها border كدا واخد منها واصل لل pins






طيب ال IOs دول بتحطوا حوالين ال core كده يعملوا ring حواليه ... فايه انواعهم بقى هل هما كلهم نفس الحاجة؟ لا في منهم انواع وممكن مش كلهم هيوصلوا بال IOs بتوع الدايرة بتاعنا فيه منهم بيتحط ومش محتاجه اصلا للدايرة بس لازم احافظ على ال continuity بتاعة ال ring دى يعنى كلها يبقى IO pads من غير فراغات بينهم وبالتالى هحط حاجات بس عشان احافظ على ال continuity ولكن مش هستخدمها فايه بقى الانواع بتوع ال IO Pads والى متجمعين في صورة تحت:

1. Power IOs: دول الى بيوصلوا بال power signals الى في الدايرة عندى الى هما VDD & VSS


2. Signal IOs: ودول ال Signal IOs بتوعى inputs, outputs or inout signals الى في ال

- 3. Filler IOs: دول الى بحطهم في الفراغات عشان ال Filler IOs
- 4. Corner IOs: دول بحطهم في ال continuity عشان ال continuity بتاعة ال IO ring بردوا بس دول مخصصين لل




ناخد بالنا ان فيه مسافة بين ال core boundaries وبين ال IO ring هنا في الصورة اسمها channel ودى بردوا هنحددها احنا قد ايه دلخد بالنا ان فيه مسافة بين ال core & IO ring فبكده ال size بتاعها هيتحدد على حسب الاتنين مع بعض ومن هنا هنعرف ... طيب بما ان ال design من ال two types وهما core limited and pad limited وهما

- 1. core limited: ال core size كبير وال IOs قليلة وبالتالي ال dominant الى هيحدد ال core size هيكون هو ال
- 2. pad limited: هلاقى فيه ان ال core صغير ولكن ال IOs كتير وبالتالى ال dominant الى هيحدد ال core هو ال IOs هو ال IOs لان كل ما هعوز IOs اكتر هوسع بال ring اكتر عشان تكفى




Site rows:


يعنى ايه site rows؟ خلينا الاول نسأل كام سؤال تانين ... هل ال cells الى بستخدمها من library بيكون ال sizes بتاعتها مختلفة بشكل عشوائى ولا بت height مثلا neight معينة؟ هى بت flow rule معينة اول حاجة ان كل ال cells ليهم نفس ال height وتانى حاجة ان ال width هو width هو width الم هو بيتحدد فى library وال library وهنطلق على ال size الى هو ال width الثابت مع multiplies من ال min width الثابت مع min width اسم height و arabi pheight عندنا واى cell sizes تانية هتكون نفس ال height و cells الى من ال height الم وده بيخلى ال cells تتوزع بشكل منظم واقدر ابقى عارف ايه الفراغات الى هنتساب بين ال cells ممكن تكون قد ايه لان خلاص ال min width معروف وال range محدد بتحرك فيه ب step معروفة وهى ال min width تعتبر range محدد بتحرك فيه ب



ومن هنا بقى بنقسم ال core الى horizontal rows وهما دول ال site rows بحيث ان الفرق بين كل row والتانى هو ال rows الى rows بتاعة ال cell وبكده الماسفة دى هحط فيها ال cells بحيث ال cell من فوقها فيه row ومن تحتها فيه row وهى دى ال rows الى هتوصل لل cell وبكده الماسفة دى هحط فيها ال VDD & VSS الى داخلين فى اول ال chip يوصلوا جوا كدا بس حتى الان خلينا مقتنعين ان ال rows دى هى الى هتوصل VDD & VSS لل VDD لل Cell لل rows




وبالتالى لو حطيت cell معدولة عادى يعنى فوق VDD وتحت VSS يبقى لازم ال row الى بعده احطها مقلوبة لان هيكون ساعتها VSS هو الى فوق و VDD الى تحت تخيل انه ال row دى محطوطة كده واحد VDD ثم الى بعده VSS ثم VDD و هكذا




يبقى كده فى الخطوة دى احنا بنحدد ال site raws الى هى معتمدة على unit tile المتحددة من المصنع فى ال library وحتى لو عندى multiples of unit tile يبكون size بيكون size سواء فى ال height او ال width لان جواه طبعا cells كتير ... يبقى انا بالخطوة دى نظمت اماكن ال cells الى هتتحط فيها حتى لو مش هتملاها كلها انا عملتلها الحدود المتاحة ليها عشان تتحط

Wire tracks:

هنا بقى هنظم اماكن ال wires الى هتتحط فيها زى ما عملت لل cells فى ال site rows ... دلوقتى احنا عارفين ان ال wires دى بتكون سنكون سال wires الى site rows كده يعنى ال metal layers طبقات فوق بعض ويوصل فى ال metal layers ويتوصل ال vertical ببعض عن طريق vias كده يعنى ال vertical واحد واعمل vertical وي ما باين بحيث مثلا بينهم vias تكون vias كده زى الصورة العمود ال vertical الواحد ده via ممكن احط كذا واحد واعمل vertical زى ما باين بحيث مثلا لو واحدة متعملتش اثناء التصنيع لأى سبب مفقدش ال connection بين ال two metal layers واضمن ان التوصيلة تفضل موجودة بس ده مش موضوعنا حاليا احنا هنركز على ال metal layers



انا عندى metal layer يعنى مساحة كاملة لل wires تمشى فيها بس هتمشى فين فى المساحة دى؟؟ هل هحطها بشكل عشوائى كدا اى metal layer فى اى حتة؟؟ اكيد لا طبعا زى ما نظمت اماكن لل cells هنظم بردوا اماكن لل wires بحيث قدام اما ال tool تيجى تحطها يبقى تحطها فى الاماكن المتاحة ليها فى كل metal layer والتنظيم ده هيضمنلى ان المسافة بين كل wire والتانى تكون مناسبة للى مصنع محدده عشان الاماكن المتاحة ليها فى كل metal layer والتنظيم ده هيضمنلى ان المسافة بين كل wire والتانى تكون مناسبة للى مصنع محدده عشان الاماكن المتبعت من المصنع فميحصلش short circuit بين short circuit التصنيع مثلا



كل metal layer هعمل فيها tracks بحيث ان ال wire بيمشى فى ال tracks دى ومش مسمحوله يمشى برا ال tracks ... ال mack ده المسورة هو خط فده centre of the wire لان طبعا ال wire له wire زى ما باين فى الصورة هو خط فده wire و ده بيحصل لان طبعا ال wire و التانى متقلش عن ال wire الى المصنع بيحدده و ده بيحصل الاصفر ولكن wire لل wire المبعوتة من المصنع ... توزيع ال wire tracks فى ال DRC rules بيكون بحيث بين كل عليه check طبعا باستخدام DRC rules المبعوتة من المصنع ... توزيع ال

track والتانى مسافة pitch المتحددة من المصنع بردوا بقيمة مقدرش اقل عنها لو عايز تزود عن min اى حاجة تمام بس متقلش عنه ولكن لو هتزود فى ال wires يبقى تزود ال spacing بين ال wires بنفس المقدار ... فيه تعريف لل pitch بردوا معروف وهو eentre to هتزود فى ال wires بنفس المقدار ... فيه تعريف لل centre distance between two wire وده الى قدامنا فعلا لان ال track فى نص ال wire زى ما باين فى الصورة فوق

فيه حاجة مهمة نلاحظها هنا وهى ان direction كل metal layer بيكون perpendicular على الى قبله يعنى لو ال site مشيت site عند metal layer في layer يبقى الى بعدها horizontal وده واضح من اخر صورتين فوق وعشان كده اول metal layer الى هتبقى عند vertical وده واضح من اخر صورتين فوق وعشان كده اول VDD & VSS الى ما قلنا فهمشى rows لازم تكون horizontal زى ال site rows عشان ده المكان الى هنوصل لل cells من خلاله vertical زى ما قلنا فهمشى ولى wires الله عنه اكيد عشان يوصل وال vertical بيقى اول metal layer ... فلو كانت ال site rows محطوطة vertical يبقى اول layer

لو زودنا ال tracks اوى هيبقى عندنا routing resources كتير (يعنى اماكن اوصل فيها wires كتير) ولكن هيحصل routing resources ودى حاجة مش كويسة فى اى design فلازم عدد ال tracks يضمنلى routing resources كافية وفى نفس الوقت ميحصلش congestion

Placement Blockages:

Blockages يعنى قفل او منع ... فاما اقول placement blockages يبقى اماكن انا همنع ان يتحط فيها cells يعنى اما اوصل لخطوة ال blockages يعنى اما اقول cells الى حددناها بال site rows وتشيل منها الاماكن الى هعمل فيها هنا فيها هنا والمحدد الماكن الماكن المتاحة لل cells الى حددناها بال blockage قدام ال الماكن الى هعمل فيها هنا في ال placement الى حاجة تتحط وممكن امنع ان اى حاجة تتحط وممكن المعربة فخلينا نشوف انواعه:

- 1. Partial Blockage: هنا هسمح ان يتحط cells بنسبة معينة مثلا 10% بس من مساحة جزء معين في ال core هحط فيه core واسيب باقي المساحة فاضية
- 2. Hard Blockage: هنا ممنوع خالص في المساحة الى هحددها دى تتحط اى cells وده بيكون مثلا حوالين ال macros عشان مثلا ميحصلش noise بين ال macro & cells
- 3. Soft Blockage: ده بیسمح بانی احط buffers and inverters فقط لکن محطش ای Soft Blockage: ده بیسمح بانی احط buffers and inverters زی ما هنشوف ممنعش انهم یتحطوا هنا ... بالنسبالی عادی یتحطوا هنا


Macros Placement:

ال blocks هي blocks جاهزة انا بستخدمها في ال design بتاعي زي ما هي كده من غير ما اعملها انا من الاول مثلا زي memory او ممكن تكون analog block مثلا عام اقدر اقسمهم لنوعين:

- 1. Hard macro: وده معرفش عنه غير ال timing information بتاعته بس يعنى مقدرش اشوفه من جوا ال gates ازاى و لا اعرف تفاصيل ال functionality بتاعته
- 2. Soft Macro: هنا بردوا بيكون معايا ال timing information بس اقدر كمان اشوف هو من جوا مستخدم gates ايه بالظبط واشوف تفاصيل ال functionality بتاعته

اقدر اعمل placement لل manually سواء manually اعمله انا بنفسى وده ممكن لو عددهم قليل او اعمله macros بال automatically وده هيكون انسب لو عددهم كبير

هنط ال macros هنا في اماكنها فناخد بالنا ان الاحسن نحط ال macros عند ال macros ونخلى ال macro تبقى المحسن نحط ال core boundaries اليمين تحت مكتوب انه مش ناحية ال cells الى هنتحط جوا ال core عشان توصل بيها متبقاش على ال borders زى في الصورة ناحية اليمين تحت مكتوب انه مش optimum ولكن الى فوقه بقى not allowed اصلا لانك غيرت ال orientation بتاعه وده مينفعش لان ال cells محطوطة ب orientation معين جوا عشان يكون مظبوط وقت التصنيع



خلى فيه placement blockage حوالين ال macro من الاربع جوانب وال corners كمان عشان ميحصلش congestion لان اصلا الله فيه placement blockage من جواه والله هوصل كل ده ... لو فيه two macros جمب بعض من الناحية الى مفيهاش pins فممكن احطهم الله bins لازقين في بعض يعنى ... لكن لو من ناحية ال bins فلازم اسبب مسافة بينهم:




Fig. Abutted non-pin side macros with abutted halo




fig: pin side macros with halo

معلومة بردوا انه لو هتحط macro بنفسك manually بتستخدم حاجة اسمها fly lines عشان تحدد انسب مكان لل macro ودى عبارة عن virtual connections يعنى مش حاجة physical حقيقة وبتكون بين ال macros وبعضها او بين ال virtual connections و الحيث توريك انه مثلا المكان ده هيعمل wire طويلة اوى عشان يوصل بال pins الى هناك وهكذا زى الامثلة فى الصور تحت كده:





Fig a: macro to macro fly lines

fig b: macros placed near to each other






Fig a: macro to IO ports fly lines


Fig b: macro placed at the core boundary

Keep out margin (halo)

دى ممكن بدل ما اعمل blockage في المكان الى حوالين ال macro اعمل keep out margin او بيطلق عليه halo وده معناه انى بعمل مساحة حوالين ال blockage انى لو حركت ال مساحة حوالين ال macro ده ميتحطش فيها حاجة زى ما باين في الصورة تحت ... الفرق بين ده وال blockage انى لو حركت ال macro من مكانه هيتحرك معاه وبيفضل في مكانه

ال keep out margin عامة بيتعمل على حاجات غير ال macro زى مثلا لو عندى block فى ال keep out margin بتاعى معمول من ال keep out margin عادى مش جايبه macro من vendor يعنى ... وبنطاق عليه الله alumin الله عندى نوعين من macro يعنى ... وبنطاق عليه الله عندى الله عندى نوعين من macro عادى مش جايبه عندى الله عندى


- Outer keep out margin: هحط مساحة من برا ال block تبقى فاضية متحطش فيها حاجة وده اقدر اعمله على macro عادى
- Inner keep out margin: يعنى هحط مساحة من جوا ال block تبقى فاضية متحطش فيها حاجة وده مش بعمله على macro بس اعمله على hierarchical cell





وبما انه في الآخر معناه اني بعمل مساحة محطش فيها حاجة زى ال blockage ولكنه بيتحرك مع تحرك ال cell or macro الى معمول حواليه ... فبردوا هلاقي منه hard & soft

Well tap cells

دى عبارة عن cell بيكون فيها nwell واصلة ب VDD وpwell واصلة ب VSS .. طب ايه لازمتها؟؟ ال cells الى احنا عارفينها ال nwell بيكون nwell & pwell فيها بيكون nwell & pwell بعمل بيهم nmos & pmos وكل واحد له source & drain & bulk الملاحظ بقى ان كل ال bulk وبال VSS في pwell في اى cells من غير bulk واطلقوا عليها tapless cells وعملوا بقى cell كل دورها هي توصيلة ال bulk دى وهي دى ال well tap cell وعملوا بقى cell كل دورها هي توصيلة ال bulk دى وهي دى ال








Traditional std cell layout

Tapless std cell layout

Well tap cell

وبتتوزع فى ال site rows بحيث توصل بمجموعة من ال cells مع بعض وبنوزعها بالشكل فى الصورة تحت كده ... تلاحظ ان فيه مسافات متساوية بين كل واحدة والتانية فى نفس ال row ومش بيتحطوا تحت بعض فى ال rows يعنى فيه مسافة بين كل واحدة والى قبلها فى ال التالى او السابق ليها:



ال well tap cells دى احد انواع ال physical only cells بمعنى ان ملهاش function معينة في ال design بتاعي هي مهمة عشان ال layout بتاع ال cells يكمل صبح وتشتغل مظبوط اما تتصنع

ICC Tool:

عايزين بقى نشوف كل ال concepts الى شرحناها دى وقولنا بتتعمل هى فعلا بتتعمل ازاى؟؟ فاحنا عارفين من قبل كده ان دايما عندنا طريقتين وهما graphical user interface GUI او اعمل script او اعمل Synopsys tool ICC ودلوقتى هنشوف اغلب ال TCL scripting الى بنحتاجها واحنا بنكتب باستخدام TCL scripting وشغالين على على الله عندا

دلوقتى ال PNR script بتعمله كله في script واحد عادى من اول ال floor planning لحد ال routing احنا مقسمين شرح كل خطوة وهنقول ال script وقبل اى حاجة محتاج انك script وهنقول ال commands الخاصة بيها لكن كله في الاخر تكتبه في script واحد وبالتالى انت في بداية ال script وقبل اى حاجة محتاج انك تجهز ال input الى محتاجها في PNR والى هي اكيد بتاعة اول خطوة هعملها فخلينا الاول نشوف اول جزء في ال script الى بنجهز فيه ال input لل PNR ثم ندخل في commands بتاعة ال floor planning وقبل كل ده هنشوف ازاى نفتح ال ICC tool الاول اصلا

1. Open ICC shell:

عشان نفتح ال ICC tool اصلا هنفتح ال terminal في الفايل الى هنشتغل فيه لل PNR ثم نكتب icc_shell ونسيبه يحمل لحد مايفتحها و بنقي الشكل كده:

```
IC Compiler (TM)
IC compiler-PC (TM)
IC compiler-PC (TM)
IC compiler-DP (TM)

Version G-2012.06-ICC-SP2 for RHEL64 -- Aug 24, 2012

Zroute is the default router for ICC, ICC-PC and ICC-DP in IC Compiler.
Classic router will continue to be fully supported.


Copyright (c) 1988-2012 Synopsys, Inc.

This software and the associated documentation are confidential and proprietary to Synopsys, Inc. Your use or disclosure of this software is subject to the terms and conditions of a written license agreement between you, or your company, and Synopsys, Inc.

Initializing...

Initializing gui preferences from file icc_shell>
```

احنا كده جوا ال ICC بس عشان اقدر اشوف قدامى تأثير ال commands الى بعملها واشوف ال design بتاعى وانا ماشى عليه ال terminal ال هحتاج افتح ال terminal النصوفها قدامى فبكتب فى ال terminal ال start gui فهلاقيها فتحت:



2. Commands used for preparing PNR inputs:

- Importing the libraries

اول حاجة انى اجهز ال libraries زى ما شرحنا فى logic synthesis بحط ال search path الى هو المكان الى فيه ال libraries دى alibraries الى هو المكان الى فيه ال libraries دى أم الله logic synthesis file ممكن تفتكر هم بالتفصيل من ال

Commands:

- Create MW library

بعد كده هنعمل MW library ولكن لو انا بعمل run كذا مرة فهبقى عملت واحدة مثلا فى اول مرة ولكن انا عايز امسح وابدأ من الاول فعشان المسح ال MW library الى موجودة هستخدم command معين وهو:

Command: sh rm -rf MW_lib_name

======

Command:

create_mw_lib ./name -technology directory/tech_file_name.tf -mw_reference_library directory/
-hier_separator {/} -bus_naming_style {[%d]} -open

ده ال command الى هعمل بيه ال MW library فخلينا نبص على كل option فيه لوحده كده ونفسره:

- ./name: دى بعد اسم ال command على طول بقول بيها انه هعمل MW library في ال directory الى انا فيه دلوقتى باستخدام
 ./ وهسميها كذا الى هو ال name
- technology: هنا انا عايز احط ال technology file الى كنا اتكلمنا عليه فى البداية وعارفين ان extension بتاعه هو the extension فالأول همط الله في البداية وعارفين ان directory بتاعه هو فيه ثم همط الله معط الله ممكن الأقى اكتر من واحد كل واحد لعدد metal layers مختلف مثلا الاقى واحد من واحد كل واحد لعدد directory وهكذا يعنى فبحط الله عايزه بعد ال directory زى ما باين فوق كدا



واهم حاجة هتميزلك ال path ده هما CEL & FRAM folders لو فتحتهم هتلاقى جواهم نفس ال cells بس الفرق ان كل واحده ب View مختلف يعنى CEL ده جواه ال abstract view ولكن full layout view ولكن technology libraries file

- cell name: ده بس بتحدد ال character الى ال library هتستخدمه عشان تفصل بين ال cell name وهي بتكتب herichary levels
 - bus naming style: هنا بتقول ال buses الموجوده هتسميها ازاى فمثلا هنا %d معناها انك هتسميها بالارقام مثلا 1,2,3,....
 - open: بتقوله يفتح بقى ال MW library بعد ما يعملها عشان تبدأ تشتغل وتحفظ فيها ال open:


- TLU+ files:

Command:

set_tlu_plus_files -max_tluplus file_path/file_name.tlup -min_tluplus file_path/file_name.tlup \
-tech2itf_map file_path/file_name.map

باستخدام ال command ده هدخل ال TLU+ الى اتلكمنا عنه ال min & max بس بحط ال path الاول ثم اسم الفايل ... وادخل ال mapping file بنفس الطريقة ... ايه ال mapping file؟؟

ده بيجى من ال vendor وهو عبارة عن انه بياخد كل layers & vias في technology file يشوف المقابل ليها في ITF file الى اتكلمنا عنه فوق مع TLU+ يعنى زى في الصورة كده خد metal 1 بال specs الى فيها وشاف الى زيها في itf لاقها conductor اسمه com:



- Import Design File (gate level netlist):

Command:

import_designs path/gate_level_netlist_name.v -format verilog -top top_module_name\
-cel design name

اهم input بقى هو ال design نفسه الى خرج من ال synthesis او من DFT لو هتعمله وفى جميع الاحوال هيكون عبارة عن design الى فيه ال input فأول حاجة بعد الله command على طول هتحط الله path الى فيه ال netlist دى ثم اسمها زى ما باين ومنساش بنكتب اسمها بال extension الى هو بتاع الله extension الى هو بتاع الله و بتاع الله design الى عملتله بعد كده top مقصود بيها اسم الله design فى الله design بتاعك ثم cel دى بتحط فيها اسم لل design الى عملتله design يعنى بتسميه اى اسم تحبه بحيث تستخدمه قدام اما تحتاج تشير لل design ده

- Import Design Constraints:

كده احنا ناقصنا input واحد من الى اتكلمنا عليهم فى بداية ال document وهو input design constraints الى استخدمناهم فى ال input delay, وهنا ممكن تكتبهم تانى بس توفيرا للمساحة وللتنظيم ممكن تحطهم فى file لوحدهم ال constraints فقط زى synthesis فقط زى synthesis وهنا ممكن تكتبهم تانى بس توفيرا للمساحة وللتنظيم ممكن تحطهم فى source ثم بعدها تحط ال path الى فيه ال file ثم اسم ال source الى هيعمله run مثلا cons.tcl الى هيعمله run مثلا script

Command: source path/constraints_file_name.tcl

- Save MW Cell:

كده انا خلصنا كل ال inputs وجهزناها بس ناقص حاجة مهمة وهى انى اعمل save بقى لل design بتاعى بالى واصله لحد دلوقتى فى MW cell وجهزناها بس ناقص حاجة مهمة وهى انى اعمل save بقى الله my design فى صورة my design الى عملتله MW library عشان اما احب ارجعله فكده هو هيحفظ ال design الى عملتله imported وليكن باسم cell_imported في صورة cell_imported وتتضاف لل السمها my design وممكن اخليه حاجة واضحة اكتر مثلا ده كده ال my design فاسميه مثلا الله عاصك الخليه حاجة واضحة اكتر مثلا ده كده ال MW library


Command: save_mw_cel -as cell_name

3. Floorplanning Commands:

- IO Pads:

Command:

set_pad_physical_constraints -pad_name <name> -side <put number> -order <put number>




لو انا معملتش order هيبقى ال default هو 0 وده اول حاجة خالص في الترتيب قبل الواحد عشان كده معمول لل corners لانهم يعتبروا ال 0 من كل ناحبة عندي

======

Command: insert_pad_filler -cell <cell name in library>

ده الى هيملى الفراغات ب filler cells لو انا محطتش اسماء cells معينة هو هيستعمل ال default الى فى ال filler cell لك دى ولو حطيت هيستعملهم ويدور فيهم على المناسب للمكان الفاضى ويحطها ... فاحنا بنحط الاسماء من الكبير فى الحجم للصغير من الشمال لليمين زى ما عمل تحت فى الصورة كده بحيث نقلل فى عدد ال cells الى هيستخدمها ياخد الكبيرة مثلا الى هتكفى المكان بدل ما ياخد اتنين صغيرين فكإنى بر تبله الى هيدور فيه بشكل احسن



- Power/GND Nets:

<u>Command:</u> derive_pg_connection -power_net VDD -power_pin VDD -create_port top derive_pg_connection -ground_net VSS -ground_pin VSS -create_port top

ال command بيعمل logical connection بين ال logical connection الى فى كل cell وبين ال power pins فى ال logical connection دلوقتى اى cell او اى macro بيكون ليهم power pins ... و مش موجودة فى rtl وانت بتكتبه بس هى موجودة فى ال cell فانا محتاج احدد بردوا ال pins دى رايحة على فين بس مش بوصل physically هنا ... انا بس مجرد بقول ان ال pins دى هنوصل على nets الى اسمهم كذا دول يعنى بحدد المكان الى هتروح عليه مش اكتر ونفس الاسماء دى هى الى هعمل بيها ال power planning زى ما هنشوف قدام ... ولو لاقيت ال command متكرر مثلا فى script فده ممكن عادى لانى لو حطيت cells جديدة مثلا هعوز اقوله بردوا اعمل logical connection

- Metal layers routing directions

<u>Command:</u> set_preferred_routing_direction -layers {Layers name} -direction vertical or horizontal

هنا بحدد انى layers هتكون vertical وانى هتكون horizontal ونفتكر اننا بنعملهم عكس بعض يعنى لو عملت واحدة vertical يبقى الى قبلها والى بعدها horizontal فمثلا اخلى كل ال odd layers يبقوا horizontal وكل ال even layers يبقوا vertical:

EX:

- set preferred routing direction -layers {M2 M4 M6 ...} -direction vertical
- set preferred routing direction -layers (M1 M3 M5 ...) -direction horizontal

- Create Floorplan

Command:

create_floorplan -core_utilization 0.3 -flip_first_row -start_first_row -left_io2core 10\
-bottom_io2core 10 -right_io2core 10 -top_io2core 10

وهنا بقى هعمل floorplanning خلاص يعنى هحددله المساحة الى هيحط فيها ال cells واظبطها فمثلا اول حاجة floorplanning وهنا بعط رقم صغير لانه انا بعددله ال core utilization يعنى مساحة الله منها خده وحط فيه cells زى ما قلنا مش هملاه كله وهنا بحط رقم صغير لانه انا لسه قدام هعمل coting & CTS ومحتاج مساحة كافيه لكل الى هضيفه قدام وكمان ابقى قافل ال chip فى النهاية ب routing & CTS لسه قدام معمل dtilization ومحتاج مساحة كافيه لكل الى هضيفه قدام وكمان ابقى قافل ال prirst_row فى النهاية به والتها وهنا بقوله بعض ومفيش اى مساحة احط حاجة جديدة زى ما اتكلمنا فى الشرح ... بعد كده row واحدة معدولة والتانية والتانية واحدة معدولة والتانية واحدة معدولة والتانية واحدة معدولة والتانية start_first_row بتاع اول vorints 4 بعد كده بعد كده بعد كده وزل وله وله وال core الى فى نفس ال core ودول بيعبروا عن المسافة الى هسيبها بين كل side وال IOs الى فى نفس ال left_iocore يعنى بين حدود ال pads وهكذا side وهكذا

- Keep out margins

Command:

create_keepout_margin -type hard/soft -outer/-inner {left bottom right top} -all_macros or cell name or macro name

هنا بقى هحط keep out margin هختار hard ولا soft ثم بعد ما اختار outer or inner هحدد الابعاد بتاعته ثم اسم ال hierarchical cell او ال macros اولو عايز احط على كل ال macros اكتبله -all_macros

EX:

- create_keepout_margin -outer {10 10 10 10} my_macro
- create_keepout_margin -inner {10 10 10 10} my_hcell
- create_keepout_margin -type hard -outer {10 10 10 10} -all_macros

- Placement blockages

Command:

create_placement_blockages -boundary {left_lower_x left_lower_y right_upper_x
right_upper_y} -name blockage_name -type hard/soft

create_placement_blockages -boundary {left_lower_x left_lower_y right_upper_x
right_upper_y} -name blockage_name -type partial -blocked_percentage number

هعمل ال placement blockages بس في ال partial بيبقى عندى option زيادة عشان ال placement blockages وممكن احط two corners بيبقى عندى boundary نيانسبة لل boundary من blockage لان ده هيساعدنى قدام لو حبيت امسحه مثلا .. بالنسبة لل boundary الناسبة لل boundary من two coordinates يعنى الى تحت على الشمال و right upper الى فوق على اليمين فاول two coordinates هما x,y بتوع ال left lower corner وتانى left lower corner هما x,y بتوع ال

EX:

- create_placement_blockages -boundary {{10 20}} -name PB1 -type hard/soft
- create_placement_blockages -boundary {10 20 100 200} -type partial\
 -blocked percentage 40

======

Command: remove placement blockages -all or blockage name

ده استخدمه عشان لو عايز امسح blockage اما اكتب اسمه الى حددته وانا بعمله او اديله option ال -all ده فهيمسح كل ال blockage ده استخدمه عشان لو عايز امسح blockage الى عملتها لحد دلوقتى

- Macro Placement:

Command: create_fp_placement

ده اختصار ل create floor plan placement وهنا ببيداً يحط ال macros في اماكنها automatically من ال

- Well tap cell insertion:

Command:

add_tap_cell_array -ignore_soft_blockage true/false -master_cell_name tap_cell_name\
-distance tap_pitch -connect_power_name VDD -connect_ground_name VSS
-respect keepout pattern stagger every other row\ -tap_cell_identifier WELLTAP

هنحط ال well tap cells باستخدام ال command ده وزى ما شوفنا هي بتتحط ازاى هنلاقي انها بتعمل زى array كل cell محطوطة في مكان محدد و هكذا فكإنى هنا بعمل ال well tap cell array ... فيه options كتير في ال cmmand ده خلينا نشوفهم:

- ignore_soft_blockage: يعنى هل ال cells هتاخد في اعتبارها ال soft blockages المعمولة فاحط true و لا هتتعامل معاها
 کانها مش موجودة فاحط false
 - master_cell_name: هحط اسم ال cell المستخدمة ك master_cell_name
- distance: المسافة بين ال centers لاتنين centers جمب بعض وبنطلق عليها centre to centre ودى well tap cells ودى المسافة بين ال تتين جمب بعض
 - connect_power_name: هنا بحط اسم ال power net الى هتوصل عليها والى اغلب الوقت بنسميها VDD

- connect ground name: هنا بحط اسم ال ground net الى هتوصل عليها والى اغلب الوقت بنسميها VSS
- cells وهي بتتحط بتاخد بالها انها متتحطش في الاماكن الى غير مسموح اني احط وداله وياله انها متتحطش في الاماكن الى غير مسموح اني احط وياله وياله
 - tap_cell_identifier: اسم هطلقه على ال well tap cell array الى هحطها دى

EX:

add_tap_cell_array -ignore_soft_blockage true -master_cell_name welltap -distance 4\
 -connect_power_name VDD -connect_ground_name VSS\
 -respect keepout pattern stagger every other row -tap cell identifier WELLTAP

Contact info:

Linkedin profile: linkedin.com/in/fatma-ali-57b1a6200

E-mail: fatma.ali.2028@gmail.com

All ASIC files are provided on VLSI - ASU Community:

https://drive.google.com/drive/folders/1aLwCLZj0YG9KJhln1D60 nWM7p-L3q9a?hl=ar
