Аппаратное обеспечение IoT/CPS Лекция 9

A. A. Подшивалов apodshivalov@miem.hse.ru

Практическая задача: фитнесс-трекер





- ▶ Оцифровка ЭКГ 16 бит, 250 отсчетов/с
- ► Связь Bluetooth Low Energy
- ▶ Передаваемые данные 10 байт/с (ЧСС, RR-интервалы)

Практическая задача: фитнесс-трекер






- ▶ Оцифровка ЭКГ 16 бит, 250 отсчетов/с
- ► Связь Bluetooth Low Energy
- ▶ Передаваемые данные 10 байт/с (ЧСС, RR-интервалы)
- ► Возможность сократить передаваемые данные с 500 байт до 10 это не только экономия энергии, но и техническая реализуемость вашего проекта

Цифровая обработка сигналов

- ▶ Преобразование Фурье
 - ▶ Дискретное преобразование Фурье, алгоритм Кули-Тьюки
- ► КИХ-фильтры (конечная импульсная характеристика, FIR, Finite Impulse Response)
 - ▶ Произвольная частотная характеристика
 - Большая вычислительная сложность и задержка
- ► БИХ-фильтры (бесконечная импульсная характеристика, IIR, Infinite Impulse Response)
 - ▶ Малая вычислительная сложность и задержка
 - ▶ Численная неустойчивость
- ▶ ...и другие подобные алгоритмы



Практические вопросы реализации

Что есть в Cortex-M?

- ► Cortex-M0/M1 базовый набор команд, 32-битный умножитель
- ► Cortex-M3 добавляются инструкции типа multiply-accumulate (MAC), 32-битное деление (2–12 тактов)
- ► Cortex-M4 SIMD-инструкции, арифметика с насыщением
 - ▶ Опционально, в Cortex-M4F арифметика с плавающей запятой, обычной точности (IEEE754 single precision)
- ► Cortex-M7 в опциональном модуле арифметики с плавающей запятой добавляется повышенная точность (double precision)

Пример: multiply-accumulate

```
int64_t dot_product (int32_t *x, int32_t *y, int32_t N) {
    int32_t xx, yy, k;
    int64 t sum = 0;
    for(k = 0; k < N; k++) {
        xx = *x++;
        yy = *y++;
        sum += xx * yy;
    return sum;
```


Ha Cortex-M3

```
int64_t dot_product (int32_t *x, int32_t *y, int32_t N) {
    int32_t xx, yy, k;
    int64 t sum = 0;
    for(k = 0; k < N; k++) { // \mu \kappa \pi [3 \tau a \kappa \tau a]
         xx = *x++: // [2 \text{ TakTa}]
         yy = *y++; // [2 Takta]
         sum += xx * yy; // [от 3 до 7 тактов]
    return sum;
```

Ha Cortex-M4


```
int64_t dot_product (int32_t *x, int32_t *y, int32_t N) {
    int32_t xx, yy, k;
    int64 t sum = 0;
    for(k = 0; k < N; k++) { // \mu \kappa \pi [3 \tau a \kappa \tau a]
        xx = *x++: // [2 Takta]
        yy = *y++; // [1 такт, load после load]
        sum += xx * yy; // [MAC, 1 Takt]
    return sum;
```

Арифметика с насыщением



SIMD-инструкции

- ► Single Instruction, Multiple Data
- Оперируем регистрами, в которые загружено несколько значений
- ► Обычная арифметика сложение, yмножение, multiply-accumulate




Форматы чисел с фиксированной запятой (q15, q31)

- ► Способ представления чисел в диапазоне от -1 до $1 \frac{1}{2^N}$ (иногда пишут [-1,1))
- ▶ Арифметика полностью сводится к операциям с целыми числами и сдвигам
- ▶ Надо держать в голове размерность величин
- ▶ Ограниченная точность в сравнении с числами с плавающей запятой, обнуление малых значений
- ▶ bit-exactness, независимость от архитектуры

$$y_n = b_0 x_n + (b_1 x_{n-1} + a_1 y_{n-1}) + (b_2 x_{n-2} + a_2 y_{n-2})$$

► 5 multiply-accumulate и 3 переменных состояния



Пример: БИХ-фильтр (для float)

```
// b0, b1, b2, a1, a2 - коэффициенты фильтра
// stateA, stateB, и stateC - состояние фильтра
for (sample = 0; sample < blockSize; sample++) {
    stateA = *inPtr++ + a1*stateB + a2*stateC;
    *outPtr++ = b0*stateA + b1*stateB + b2*stateC;
    stateC = stateB;
    stateB = stateA;
}</pre>
```

Как выглядит фильтр на уровне инструкций?


```
stateA = *inPtr++; // Загрузка в регистр [2 такта]
stateA += a1*stateB; // MAC [4 TAKTA]
stateA += a2*stateC; // MAC [4 TARTA]
out = b0*stateA; // Умножение [2 такта]
out += b1*stateB; // MAC [4 Takta]
out += b2*stateC; // MAC [4 Takta]
*outPtr++ = out; // Сохранение в память [2 такта]
stateC = stateB; // Перемещение между регистрами [1 такт]
stateB = stateA;
               // Перемещение между регистрами [1 такт]
                     // Цикл [3 такта]
                     // Итого 27 тактов
```

Следующий шаг

```
stateA = *inPtr++
                    // Загрузка в регистр [2 такта]
prod1 = a1*stateB;
                    // Умножение [1 такт]
prod2 = a2*stateC;
                 // Умножение [1 такт]
stateA += prod1; // Сложение [1 такт]
prod4 = b1*stateB; // Умножение [1 такт]
stateA += prod2; // Сложение [1 такт]
out = b2*stateC; // Умножение [1 такт]
prod3 = b0*stateA // Умножение [1 такт]
out += prod4;
                 // Сложение [1 такт]
out += prod3; // Сложение [1 такт]
                    // Перемещение между регистрами [1 такт]
stateC = stateB:
                    // Перемещение между регистрами [1 такт]
stateB = stateA;
                    // Сохранение в память [2 такта]
*outPtr++ = out;
                     // Шикл [3 такта]
                     // Итого 18 тактов
```

Дальнейшая оптимизация

- ► Loop unrolling: пишем подряд несколько (тут достаточно 3) копий тела цикла
- ► Переиспользуем переменные (точнее, регистры) для stateA, stateB, stateC в таком порядке:
 - ► ABC
 - ► CAB
 - ► BCA
- ► Загрузка данных происходит перед «развернутым» циклом
- ightharpoonup Это сократит выполнение трех итераций с $18 \times 3 = 54$ тактов до 38 (12,67 тактов на отсчет)



Библиотека CMSIS-DSP

- Оптимизированная (пример выше взят оттуда) реализация для ARM Cortex-M алгоритмов ЦОС и математических функций «общего назначения»
 - ▶ Тригонометрические функции
 - ▶ Операции с матрицами и векторами
 - ► БИХ- и КИХ-фильтры
 - ▶ Преобразование Фурье
- ► Большинство функций реализовано для 32-битных float, q15 и q31

- ▶ Данные от АЦП накапливаются в буфере
- ▶ При заполнении буфера данные начинают писаться во второй буфер, а в первом фильтруются

```
const int num_samples = 500;
q31 t in buf[num samples];
q31 t out_buf[num_samples];
q31 t filter coeffs[STAGES*5]; /* 5 coefficients for each stage */
q31_t filter_state[STAGES*4]; /* 4 state variables for each stage */
arm_biguad_cas_df1_32x32_ins_g31 filter;
arm_biquad_cas_df1_32x32_init_q31(&filter,
                                  STAGES,
                                  filter_coeffs,
                                  filter state.
                                  0):
arm_biguad_cas_df1_32x32_g31(&filter,
                             in buf.
                             out_buf,
                             num samples);
```

- ▶ 32-битный фильтр с 32-битными переменными состояния
- ▶ ФВЧ Чебышёва 2 порядка
- ► Частота оцифровки 1000 Гц, частота среза 0,1 Гц



Пример: БИХ-фильтр (64-битные переменные состояния)

```
const int num_samples = 500;
q31 t in buf[num samples];
q31 t out_buf[num_samples];
q31 t filter coeffs[STAGES*5]; /* 5 coefficients for each stage */
q63_t filter_state[STAGES*4]; /* 4 state variables for each stage */
arm_biguad_cas_df1_32x64_ins_g31 filter;
arm_biquad_cas_df1_32x64_init_q31(&filter,
                                   STAGES,
                                   filter_coeffs,
                                   filter state.
                                   0):
arm_biguad_cas_df1_32x64_g31(&filter,
                             in buf.
                             out_buf,
                             num samples);
```

Немного модного Machine Learning

- ► В CMSIS-DSP реализован SVM-классификатор
- ► CMSIS-NN отдельная библиотека для вычислений с использованием сверточных нейросетей
 - ► Нет возможности обучения, нейросеть готовится отдельно, а затем полученные коэффициенты конвертируются в понятный CMSIS-NN формат

CMSIS-NN — производительность

- ► Задача классификации изображений из датасета CIFAR-10 (32 × 32)
- ► Сверточная сеть из 7 слоев, работает на Cortex-M7@216 МГц
- ▶ Около 10 изображений/с

