

Systemarchitektur SS 2016 – Projekt 1

Hardware-Design mit Verilog

Abgabemodalitäten

Dieses Projekt besteht aus zwei Teilen: einem Aufwärmteil und einem Hauptteil. Der *Aufwärmteil* beginnt am 08. Juni 2016 mit Herausgabe dieser Beschreibung. Dieser Teil dient dazu, dass Sie sich in Verilog als Sprache und in die verwendeten Programmen einarbeiten können. Wir empfehlen das Projekt *so bald wie möglich* zu beginnen. Nutzen Sie daher auch die Officehour am 10. Juni, sowie die Übung am 13. Juni um etwaige Verständnisprobleme und/oder Probleme bei der Installation der Programme auszuräumen.

Der *Hauptteil* beginnt nach der Vorlesung am 13. Juni, in der der Hauptteil des Projekt vorgestellt wird.

Sie dürfen das Projekt entweder *selbstständig* oder in *Gruppen von zwei Personen* bearbeiten. Darüber hinaus ist Gruppenarbeit *nicht* erlaubt. Plagiierte Projekte werden wir mit **0 Punkten** bewerten. Wenn Sie eine Gruppe bilden möchten, laden Sie bitte in unserem CMS bis zum

13. Juni, 23:59 Uhr

eine Textdatei mit beiden Matrikelnummern (komma-separiert) hoch. Ansonsten werden Ihre Projekte getrennt behandelt.

Eine Person pro Gruppe muss die Ergebnisse *beider* Teile zusammen bis zum

Sonntag, dem 26. Juni 2016, 23:59 Uhr

in unserem CMS-System hochladen. Beide Teile fließen in die Bewertung der Projekts ein. Insgesamt sind 32 Punkte (plus 6 Zusatzpunkte) zu erreichen. Zu spät abgegebene Projekte werden mit **0 Punkten** bewertet. Verwenden Sie zur Abgabe ein gzip-komprimiertes tar-Archiv, d.h. *.tar.gz. Das Archiv soll unmittelbar alle Verilog-Dateien enthalten. Verwenden Sie die von uns zur Verfügung gestellten Gerüst-Dateien, welche die nötigen Verilog Modul-Deklarationen bereits beinhalten. Verändern Sie diese Modul-Deklarationen *nicht*, es sei denn es ist ausdrücklich erlaubt. Ansonsten kann Ihr Projekt nicht gewertet werden. Verwenden Sie die beiden Sanitizer-Testbenches aus dem CMS um Ihr Design auf unrechtmäßige Änderungen zu prüfen. Folgen Sie hierbei der Beschreibung im CMS.

Werkzeuge und Dokumentation

Zur Synthese und Simulation von Verilog-Code verwenden wir *Icarus Verilog*¹ und zum Betrachten von generierten Waveforms *gtkwave*². Beide Programme funktionieren prinzipiell unter Linux, Mac OS X, und Windows. Wir empfehlen allerdings die Verwendung unter Linux. Beide Programme lassen sich hier meist über die Paketverwaltung installieren, z.B. unter ArchLinux via `pacman -S iverilog gtkwave`. Detaillierte Installationsanweisungen finden Sie unter http://iverilog.wikia.com/wiki/Installation_Guide.

Zur Synthese eines Top-Level Moduls *M*, dessen Definition inklusive aller Sub-Module sich auf Dateien `file1.v` bis `filen.v` verteilt, rufen Sie in der Kommandozeile

```
iverilog -s M -o sim file1.v ... filen.v
```

auf. Um die Simulation zu starten führen Sie das generierte Binary `sim` aus. Je nach Testbench, sehen Sie Ihre Ergebnisse auf der Kommandozeile oder finden eine generierte Waveform-Datei, welche Sie mit `gtkwave` anschauen können.

¹<http://iverilog.icarus.com>

²<http://gtkwave.sourceforge.net>

Eine gute und sehr ausführliche Einführung in Verilog mit vielen Beispielen bietet die Seite Asic-World³. Informationen zur Benutzung von Icarus Verilog finden Sie unter http://iverilog.wikia.com/wiki/Getting_Started und für GTKWave unter <http://gtkwave.sourceforge.net/gtkwave.pdf>.

Während des Hauptteils benötigen Sie detaillierte Informationen zum MIPS-Befehlssatz, insbesondere bezüglich der Kodierung von Befehlen. Diese Informationen finden Sie auf der offiziellen Seite von Imagination Technology⁴.

Um MIPS-Programme auf Ihrem Prozessor ausführen zu können (z.B. für Testbenches) benötigen Sie das jeweilige Maschinenprogramm. Sie können den MARS-Simulator⁵ verwenden um MIPS-Assembler-Programme zu schreiben und in Maschinendarstellung zu übersetzen. Verwenden Sie dazu `File->Dump Memory` und wählen Sie `Hexadecimal text` aus. Um kompatibel zu Verilog's `readmemh` zu sein, verwenden Sie bitte unsere angepasste Version⁶.

Aufwärmteil

Beginnen Sie *so bald wie möglich* mit diesem Teil des Projekts, damit Sie ab Montag, dem 13. Juni, mit dem Hauptteil beginnen können. Die Gerüstdateien für den Aufwärmteil des Projekts finden Sie in unserem CMS unter Materialien⁶.

Aufgabe 1.1: Icarus Verilog und GTKWave

0 Punkte

Installieren Sie die benötigten Programme und machen Sie sich mit Ihrer Handhabung vertraut. Verwenden Sie dazu das Zähler Beispiel inklusive dem zugehörigen Testbench aus der Vorlesung und führen Sie eine Simulation aus. Bei (technischen) Problemen kommen Sie bitte in die Officehour am Freitag, 10. Juni um 13 Uhr.

Aufgabe 1.2: Mustererkennung

2 Punkte

Sie haben bereits auf dem Übungsblatt Mealy-Automaten zur Mustererkennung kennengelernt. In einer Sequenz von Zeichen aus dem Eingabealphabet $\{0,1\}$ möchten wir die Muster 101 und 010 erkennen. Die Ausgabe $o[1:0]$ stammt aus dem Ausgabealphabet $\{0,1\} \times \{0,1\}$. Das erste Bit $o[1]$ /zweite Bit $o[0]$ der Ausgabe soll genau dann 1 sein, wenn die beiden vorherigen Eingaben zusammen mit der aktuellen Eingabe das Muster 101/Muster 010 bilden. Hat die Maschine zum Beispiel das erste Muster 101 erkannt, so soll die Ausgabe 10 sein.

Implementieren Sie eine solche Mealy-Maschine als Verilog-Modul `MealyPattern`. Schreiben Sie einen Testbench `MealyPatternTestbench` der die Korrektheit Ihrer Konstruktion für die Sequenz 0110101011 validiert.

Aufgabe 1.3: Divisionsschaltwerk

5 Punkte

In der Vorlesung haben wir Schaltkreise zur Addition, Subtraktion und Multiplikation gesehen, aber nicht für die Division. Die ganzzahlige Division von zwei vorzeichenlosen Binärzahlen lässt sich, anhand der schriftlichen Division aus der Schule, als *Schaltwerk* realisieren. Die Division $\frac{\langle A \rangle}{\langle B \rangle}$ nach der Schulmethode lässt sich algorithmisch wie folgt ausdrücken.

```
R = 0
for i = N-1 to 0
    R' = 2 * R + A[i]
    if (R' < B) then Q[i] = 0, R = R'
                else Q[i] = 1, R = R' - B
```

³<http://www.asic-world.com/verilog/veritut.html>

⁴<https://imgtec.com/?do-download=4287>

⁵<http://courses.missouristate.edu/kenvollmar/mars/>

⁶<https://sysarch.cdl.uni-saarland.de/ss16/material/>

Aufgabe Vollziehen Sie die Vorgehensweise anhand von $\frac{7}{3}$, nach.

Nun überlegen Sie sich das zugehörige Schaltwerk. Das Divisionsschaltwerk hat zwei 32-Bit Eingaben A und B , einen 1-Bit Eingang $start$, einen Eingang $clock$ und zwei 32-Bit Ausgaben Q und R wobei Q der Quotient und R der Rest ist. 32 Takte nachdem an einer steigenden Taktflanke $start = 1$ war, soll $\langle Q \rangle$ der Quotient und $\langle R \rangle$ der Rest der Division $\frac{\langle A \rangle}{\langle B \rangle}$ sein. Wird während der Berechnung einer Division nochmals $start = 1$, so bricht das Werk die aktuelle Berechnung ab und beginnt mit den neuen aktuellen Operanden von vorne. Im nächsten Abschnitt geben wir Ihnen einige zusätzliche Hinweise.

Implementieren Sie Ihr erstelltes Schaltwerk als Verilog-Modul `Division` und überprüfen Sie Ihr Design mithilfe von Testbenches.

Hinweise Der Schaltkreis des Werkes soll pro Zyklus zwischen zwei aufeinander folgenden steigenden Taktflanken jeweils *eine* Iteration der Schleife ausführen, d.h. im Wesentlichen eine Subtraktion und ein Negativtest. Multiplikation in Hardware ist teuer. Versuchen Sie daher die Multiplikation durch günstigere Verschiebungen auszudrücken.

Verwenden Sie als Zustand des Werks drei 32-Bit breite Register: Das erste Register speichert den aktuellen Wert des Rests R . Das zweite Register speichert den aktuellen Wert des Divisors B . Das dritte Register speichert die noch benötigten Bits des Dividenden A und die bereits berechneten Bits des Quotienten Q . Das dritte Register hat also stets vor Iteration i den Zustand

$$\{A[i : 0], Q[N - 1 : i + 1]\}.$$

Ist an einer steigenden Taktflanke von $clock$ das Startsignal gesetzt ($start = 1$), so übernehmen wir die Eingaben A und B in die jeweiligen Register und beginnen mit der Berechnung. Eine Berechnung dauert exakt 32 Takte: danach liegt das korrekte Ergebnis solange an den Ausgängen an, bis eine erneute Division startet. Um zu erreichen, dass *nicht in jedem* Takt eine Iteration ausgeführt wird, sondern nur in den ersten 32 Takten nach dem $start$, kann es nützlich sein einen Zähler zu verwenden.

Tabelle 1: Steuerbits und Funktionsweise der arithmetisch-logischen Einheit. Das Verhalten für nicht aufgeführte Belegungen ist undefiniert.

<i>alucontrol</i> [2 : 0]			<i>result</i> [31:0]
0	0	0	$a \& b$
0	0	1	$a b$
0	1	0	$\langle a \rangle + \langle b \rangle$
1	1	0	$\langle a \rangle - \langle b \rangle$
1	1	1	$0^{31}(\langle a \rangle < \langle b \rangle ? 1 : 0)$

Hauptteil

Für alle nachfolgenden Aufgaben sollten Sie jeweils eigene Testbenches bauen, um die korrekte Funktionsweise Ihrer Schaltungen nachzuvollziehen. Überlegen Sie sich geeignete Testbenches und das erwartete Resultat *bevor* Sie mit der Implementierung anfangen. Die Testbenches für diesen Teil des Projekts gehen nicht in die Bewertung mit ein. Die Gerüstdateien für den Hauptteil des Projekts finden Sie in unserem CMS unter Materialien⁶.

Aufgabe 1.4: Einzeltakt-MIPS Implementierung

0 Punkte

Machen Sie sich mit der (fast vollständigen) Verilog-Implementierung der Einzeltaktmaschine aus der Vorlesung vertraut. Die Maschine unterstützt bisher die Instruktionen `addu`, `subu`, `and`, `or`, `sltu`, `lw`, `sw`, `addiu`, `beq` und `j`. Auch wenn diese Aufgabe keine Punkte gibt, nehmen Sie sich Zeit dafür: Haben Sie den Aufbau des Daten- und Kontrollpfades verstanden, fällt die Bearbeitung der folgenden Aufgaben wesentlich leichter.

Aufgabe 1.5: Arithmetic Logic Unit

5 Punkte

Implementieren Sie das Modul `ArithmeticLogicModul` im Datenpfad und vervollständigen Sie die zugehörigen Steuerbits in der Dekodiereinheit gemäß Tabelle 1. Der 1-Bit Ausgang `zero` ist stets genau dann 1 wenn das Ergebnis der ALU `result[31:0]` Null (0^{32}) ist.

Aufgabe 1.6: Konstanten laden

4 Punkte

Um 32-Bit Konstanten zu laden sind die beiden Instruktionen `lui` und `ori` sehr hilfreich. Schlagen Sie deren Kodierung und Funktionsweise in der Dokumentation des MIPS-Befehlssatzes nach. Erweitern Sie den Datenpfad und den Dekodierer entsprechend um diese Befehle zu implementieren. Versuchen Sie die bisherige Schnittstelle zwischen Datenpfad und Dekodierer möglichst minimal zu ändern.

Tipp: Es kann sinnvoll sein, die folgenden Aufgaben bereits im Blick zu haben, wenn Sie die Schnittstelle zwischen Dekodierer und Datenpfad anpassen.

Aufgabe 1.7: Verzweigungen

3 Punkte

Implementieren Sie die Verzweigungsinstruktion `bne`. Versuchen Sie mit der bisherigen Schnittstelle zwischen Datenpfad und Dekodierer auszukommen.

Aufgabe 1.8: Multiplikation

7 Punkte

Implementieren Sie die vorzeichenlose Multiplikation des MIPS-Befehlssatzes, genauer gesagt den Befehl `multu`. Überlegen Sie sich in welchem Modul des Datenpfads die Zielregister `HI` und `LO` platziert werden sollten. Was ist nun der logische Zustand einer MIPS-Maschine mit Multiplikationsfunktion?

Um das Ergebnis verarbeiten zu können werden ferner die Befehle `mflo` und `mghi` benötigt. Implementieren Sie diese beiden Befehle. Versuchen Sie die bisherige Schnittstelle zwischen Datenpfad und Dekodierer möglichst minimal zu ändern.

Aufgabe 1.9: Funktionsaufrufe

6 Punkte

Um Funktionsaufrufe effizient zu unterstützen, benötigt man ein sogenanntes *Linkregister* um die Rücksprungadresse zu speichern. Diese wird benötigt um am Ende eines Funktionsaufruf zum Aufrufer zurückzukehren. Die Konvention bei MIPS-Maschinen ist es, Register 31 zu verwenden. Im Assembler wird es daher auch mit *ra* (*return address*) bezeichnet.

Implementieren Sie die Befehle `jal` und `jr` für Funktionsaufrufe und Rücksprünge. Versuchen Sie die bisherige Schnittstelle zwischen Datenpfad und Dekodierer möglichst minimal zu ändern.

Hinweis: MIPS verwendet sogenannte *branch delay slots*. Dies bedeutet, dass bei einer Verzweigungs- oder Sprunginstruktion auch der nachfolgende Befehl ausgeführt wird bevor der Sprung tatsächlich stattfindet. Daher ist in der MIPS-Dokumentation als Wert des Linkregisters $PC + 8$ aufgeführt. Wir betrachten für dieses Projekt allerdings keine delay slots und somit soll der `jal`-Befehl $PC + 4$ in das Linkregister schreiben.

Aufgabe 1.10: Bonus: Division 1

2 Bonuspunkte

Implementieren Sie den `divu` MIPS-Befehl und verwenden Sie Ihr Divisionschaltwerk aus dem Aufwärmteil. Die Division benötigt daher 32 Takte. Während dieser Zeit gilt der Wert der `LO` und `HI` Register als nicht vorhersehbar.

Verwenden Sie den `divu`-Befehl von Seite 161 aus der verlinkten MIPS-Dokumentation. Diese beschreibt eine ältere Variante der Division, die das Ergebnis in `HI` und `LO` speichert. Neuere MIPS-Varianten schreiben den Quotienten direkt in ein General-Purpose Register.

Hinweis: Verwenden Sie die Register `LO` und `HI` *clever*, d.h. überlegen Sie welche Speicherfunktion im Schaltwerk sie übernehmen können.

Es existiert eine Abhängigkeit zwischen dem *Lesen* eines `mflo/hi`-Befehls und dem *Schreiben* eines vorangegangenen `divu`-Befehls. Der Divisionsbefehl benötigt mehrere Takte zur Berechnung der korrekten Resultats. In der Zwischenzeit arbeitet die Einzeltakt-Maschine bereits die folgenden Instruktionen ab. Dadurch wird die obige Lese-Schreib-Abhängigkeit problematisch: Es hängt nun von der Anzahl der Instruktionen zwischen `mflo/hi` und `divu` ab, ob `mflo/hi` das korrekte Resultat oder einen unvorhersagbaren Wert liest. Eine solche Situation nennt man daher auch *hazard*. Um obigem *hazard* zu entgehen, sollte man nach einer Division 32 Takte lang kein `mflo` oder `mfhi` ausführen. Für die Einhaltung dieser Konvention, auch *Software Condition* genannt, muss der Programmierer beziehungsweise der Compiler sorgen.

Aufgabe 1.11: Bonus: Division 2

4 Bonuspunkte

Wir möchten obige Software Condition loswerden, um dem Programmierer das Leben zu erleichtern. Statt den oben beschriebenen *hazard* in Software aufzulösen, kann man solche Situationen auch in Hardware lösen. Dazu verwendet man einen sogenannten *interlock* (Verriegelung): Wenn man erkennt, dass die aktuelle Instruktion das `HI` oder `LO` Register zugreift während eine Division ausgeführt wird, so "hält" man die Ausführung der Instruktion "an".

Überlegen Sie sich, wie ein solches "Anhalten" implementiert werden kann. Erweitern Sie Ihr Divisionschaltwerk um einen Ausgang `busy` der 1 ist während eine Division ausgeführt wird. Implementieren Sie einen Interlock-Mechanismus für obige Situation.