淺溝渠元件隔離技術現況與 挑戰

蔡明蒔 財團法人國家實驗研究院 國家奈米元件實驗室 研究員

淺溝渠隔離技術(Shallow Trench Isolation, STI)為先進IC奈米晶片製程中的關鍵技 術。以化學機械研磨技術進行溝渠隔離氧化矽之回蝕面臨相當嚴苛的製程要求。目前 以反罩幕回蝕(Reverse Mask Etch-back, RME)或以虚主動區佈局補償需額外溦影、 飽刻及清洗步驟,不但製程成本高且溦影對準困難。直接化學機械研磨平坦化為目前 急迫發展克服先進STI製程的關鍵。高選擇比研漿的選用、線性研磨製程(Linear Planarization Technology)及固定式砥粒研磨技術(Fixed Abrasive Polishing)有助於解 決CMP過研磨時所造成的溝渠内氧化矽磨蝕窪陷(Trench Oxide Dishing)的製程瓶 頸。

關鍵詞

淺溝渠隔離技術(Shallow Trench Isolation; STI); 固定式砥粒研磨(Fixed Abrasive Polishing); 化學機械研磨(Direct CMP); 高選擇比研漿(High Selectivity Slurry)

前言

從IC元件設計的觀點而言,淺溝 渠隔離技術(Shallow Trench Isolation, STI)比起先前區域性矽表面氧化隔離技 術(LOCal Oxidation of Silicon, LOCOS) 擁有多項的製程及電性隔離優點,促


使其成為0.25微米線幅世代以後IC製程 中之主流關鍵技術之一。其優點包含 可減少佔用矽晶圓表面的面積,並增 加元件的積集度(Packing Density),同 時保持極佳的表面平坦度(Planarity)、 鎖死危疫(Latch-up Immunity)及較少通 道寬度侵蝕(Channel-width Encroachment)等。但以製程的觀點而言,STI製程涉及矽基材之溝渠蝕刻、無縫之二氧化矽填充化學氣相沉積,以及化學機械研磨(CMP)的平坦化製程,比起LOCOS製程之困難度增加。其中以CMP製程涉及SiO₂/SiN的磨除選擇比,以及溝渠内淺碟化(Dishing)之控制面臨技術的瓶頸。本文將探討STI製程中CMP相關的問題。

STI製程中化學機械研磨 技術挑戰

相較於傳統LOCOS製程,STI製 程較為繁複及不易控制,如圖一所 示。其中包括墊氧化層成長及氮化矽 硬質罩(Hard Mask)沉積、介電層及砂 基材隔離溝渠蝕刻、矽表面氧化、 CVD沉積填隙毯覆二氧化矽介電層及 其高溫緻密化(Densified Anneal),以及 化學機械研磨磨除溝渠外氧化矽 (Overburden Oxide),並研磨終止於氮 化矽硬質罩。STI製程中最關鍵之處在 於精確且嚴格控制於氮化矽硬質罩移 除後,隔離溝渠内氧化矽層與主動區 (Active Region) 砂表面間之高低差(如 圖一内所標示 ΔS)。理想狀態下,若 CMP 可平坦化並均匀移除溝渠外二氧 化矽, 並確實研磨終止於氮化矽硬質 罩上時,在氮化矽層經熱磷酸溶液剝 離後, ΔS 為正,即溝渠内氧化矽層高 於主動元件區内矽表面。此可抑制次 起始電壓之漏電流(Sub-threshold Leakage),即電晶體於關閉狀況下之漏

流,或稱其反窄通道效應(Reverse Narrow Channel Effect)。一般而言,不論在任何隔離尺寸大小或圖型密度,此溝渠内外高低差必須控制於50-100nm範圍内。

但實際製程實現時,為了控制最 後ΔS為正,CMP製程平坦化及研磨終 止於氮化矽層之控制,則面臨極端嚴




▲圖一 LOCOS與 STI製作流程簡單示意圖

苛之挑戰。由於氧化矽磨除率高於氮 化矽,在研磨終點時容易造成溝渠内 氧化矽過蝕淺碟化(Oxide Dishing),如 圖二所示,造成其隔離特性劣化問 題。所以磨除不均匀性(Oxide Removal non-uniformity),不論是晶片内或整片 晶圓,以及研磨終點測知(End-point Detection)都必須嚴格控制,即是如 此,由於CMP製程本質存在的磨除不 均匀性(一般優化製程可控制小於3%) 及在不同圖型尺寸、密度氧化矽磨除 率差異,過研磨(Over-polishing)是避免 不了且必須的手段,以確保所有氮化 矽硬質罩上氧化矽之移除,以利後續 熱磷酸剝除製程進行(只要有些許氧化 矽殘留則無法剝除)。由於易於控制研 磨終止於氮化矽層,必須提高 SiO,/Si,N,磨除選擇比,以免氮化矽層 磨穿,損及主動元件區矽通道晶格品 質,但卻造成過研磨時溝渠内氧化矽 磨蝕淺碟化,必須控制小於20-50nm。 高磨除選擇比及低溝渠内氧化矽磨耗 兩者互相衝突的製程要求,使得STI CMP製程困難度,遠超過後段製程中 介電層平坦化及嵌入式金屬導線CMP 製程,考驗製程、設備工程師的智 慧。

反主動區罩幕回蝕及虚主動區佈局

為便於控制研磨終點及過研磨, STI CMP必須達成表面平坦化,以減 少表面高低輪廓造成局部性磨除率差




▲圖二 (a)過研磨且研磨終止於氮化矽硬質單時,所造成溝渠內氧化矽淺碟化;(b)反單幕回蝕法(RME)先將主動元件區上之氧化矽回蝕,以利後續研磨平坦化;(c)虛主動元件區佈局改變表面圖案密度分佈,以改善研磨製程之圖型效應;(d)氮化矽表面鈍化保護層沈積,可以增進研磨製程的平坦化能力

異。此氧化矽表面輪廓會取決於前 CVD氧化矽沉積方式而有所不同。一 般有兩種CVD方式沉積此溝渠内氧化 矽介電層,一是電漿輔助化學氣相沉 積(PE-TEOS),另一是高密度電漿化學 氣相沉積。由於高密度電漿化學氣相 沉積之填隙能力(Gap-filling)較佳,深 次微米線幅製作中較具製程優勢,但 在沉積過程中由於離子撞擊之濺擊作 用,容易造成較窄氮化矽上形成氧化 砂尖凸(Cusps),圖三所示為其氧化砂 沉積後表面輪廓之對比,可看出高密 度電漿沉積之表面高低差與圖型密度 相關(高密度隔離溝渠區氧化矽層厚 度較低),而 PECVD沉積輪廓則與圖 型密度無關。而CMP磨除率與圖型尺 寸、密度相關,此乃由於局部研磨壓 力的差異所造成(相同研磨荷重於不 同圖型面積上),即在小圖型凸起之氧 化矽磨除率高於大圖型上,且位於較 窄溝隙内之氧化矽磨除率較低。此圖 型密度研磨效應造成不對稱之氧化矽 移除問題(如圖四所示),包括在較寬 溝渠内氧化矽過蝕之淺碟及在較寬主

動區氮化矽仍殘留氧化矽。此圖型密 度研磨效應更增加STI CMP製程中過 研磨及氧化矽溝渠隔離窪陷控制難 度。

為了克服此問題,避免增加CMP 製程控制難度,必須在研磨製程前, 先將表面高低起伏輪廓修正為平坦化 之有利情況。最常採用的方式是反主 動區罩幕回蝕法(Reverse Mask Etchback, RME),如圖二(b)所示。即增加 一道微影蝕刻步驟,將原主動區(即 氮化矽層上) 較為凸起之氧化矽,回 蝕至比隔離溝渠上氧化矽層高度為 低,如此可大幅減輕因過研磨所造成 溝渠内氧化矽過蝕窪陷問題,另一種 方式是加入原本不屬於元件設計的虚 設圖案,以減少晶片内圖型密度或尺 寸大小不均的現象,可大幅減低在氧 化矽沉積或是CMP研磨之圖型密度的 效應,如圖二(c)所示。但虛主動區佈 區(Dummy Feature)的設計修飾,在某 些ASIC或混訊元件上並不適宜施作, 因這些Dummy Feature會造成元件間的 相互干擾,故只適宜應用在電路設計



▲圖三 PE-TEOS與HDP-CVD沉積毯覆 氧化矽膜後之表面輪廓比較。HDP-CVD 在高隔離溝渠密度區之沉積厚度會比較 蓮



▲圖四 Direct STI CMP研磨終止於氮 化矽層,於較大寬度溝渠內氧化矽易窪 陷(Oxide Dishing),而在較大寬度氮化 矽終止層上仍有殘留氧化矽(Residual Oxide)未被完全磨除


較為單純的DRAM晶片上。

不論是採取RME或是Dummy Feature以改進STI CMP製程難度,都 需要額外的微影、蝕刻及清洗步驟, 不但增加整合製程的複雜度及製作成 本,且在更先進奈米世代製程,由於 微影對準要求度更高,大幅增加製程 成本及良率損失。

惟有直接以CMP平坦化及磨除隔離溝渠外氧化矽,並使研磨精準終止於氮化矽硬質罩製程(Direct STI CMP),才能因應 0.13微米線幅世代以後之先進製程要求。

高選擇比研磨漿料

在討論實現Direct STI CMP製程之前,必須先討論有關高選擇比研磨漿料(High Selectivity Slurry, HSS)的發展。所謂高選擇比是指對二氧化矽之磨除率高於氮化矽硬質罩而言。二氧



▲圖五 對氧化矽玻璃研磨,在相同研磨應力條件下, Ceria比 Silica或Alumina砥粒更具磨除活性

化矽與氮化矽皆屬於高硬度脆性介電材料,機械磨耗速率大致相同。在鹼性水溶液中進行研磨,二氧化矽的水解速率則稍快於氮化矽,但差異不大。故以傳統二氧化矽砥粒(Abrasive)之鹼性水溶液研漿進行STI CMP研磨,SiO₂/SiN磨除選擇比不高,一般情況下,以鹼性(pH>10) 12 wt.% Fumed Silica研漿進行製程優化,可達選擇比為4左右。但此選擇比不符某些高密度隔離圖型區域之研磨終止所需,Direct STI CMP勢必磨穿氮化矽硬質罩,而造成嚴重的過蝕(Erosion)。

欲提高SiO¸/SiN磨除選擇比,可藉 由改進研漿砥粒性質及添加物組成方 式來達成。由於SiO、於水溶液中表面 水解形成富含矽醇鍵(Si-OH)及其低等 電位點(Iso-electric point, IEP<3),亦即 在中性或鹼性水溶液中,SiO。表面大 部為脫除質子之Si-O-鍵結而帶負表面 電荷。若以相同屬性SiO¸砥粒進行研 磨,則因電荷相同負表面電位產生庫 倫靜電,而減低砥粒與SiO。研磨受質 間之磨耗作用力。故以SiO₂砥粒研漿 進行SiO,研磨,主要物質移除只能藉 助水溶液的水解反應。若改以二氧化 鈰(CeO,, Ceria)或二氧化鋯(ZrO,, Zirconia)為研磨砥粒,雖然其硬度不若 SiO、砥粒,但其對SiO、玻璃卻有極高之 研磨速率,如圖五所示。在相同的研 磨應力下,Ceria研漿對SiO。玻璃的磨 除率約為SiO2研發的三倍以上。此乃 由於Ceria表面之氫氧鍵為活性之路易

士酸位置(Lewis Acid Active Site),易 與二氧化矽表面矽醇鍵之路易士鹼反 應,脫水形成氧橋基鍵結(Oxygen Bridging Bonding),如圖六所示。此反 應抑制玻璃水解矽酸(Silicate, Si(OH)。) 產物之再沉積(Re-deposition)而大幅增 加其磨除速率。CeO、砥粒研磨對SiO、 磨除率增加遠超過對SiN之磨除率,一 般而言,中性Ceria研漿之SiO。/SiN磨 除選擇比可輕易超出50以上。雖然 Ceria研漿有高選擇比的優異特性,但 有數項缺點使其在實際研磨製程上造 成困擾,一是CeO、砥粒比重太大 (5.6),使其不易於水溶液中懸浮而沈 降,易造成研漿傳輸時管路及過濾器 堵塞,且噴灑於研磨墊上時,傳輸分 佈不均造成研磨均匀性變差; 二是 CeO、砥粒合成之粒徑及純度控制問 題。由於必須採用沈澱法燒結或水熱 法成長,一般而言,CeO。砥粒之粒徑 大都超過100nm(Fumed Silica粒徑範 圍為30-40nm) 且其於水溶液中砥粒易

聚集而粒徑分佈不均。由於地球上所 有鑭系元素礦藏皆集中一起而化學性 質相類似,純化分離不易。故Ceria研 漿必須考量其他鑭系元素污染問題, 其大都具有放射性(Radio Active),可 能導致元件操作錯誤(Soft Error)。


另外,可於研漿中添加界面活性劑,使其選擇性吸附於二氧化矽或氮化矽表面,抑制其磨除率來提高SiO2/SiN磨除選擇比或表面高低差之平坦化。這些添加物屬於研漿供應商是的人物學應以與其詳細之作用機制無法在此究內。一般而言,界面活性劑吸附率的之變磨除選擇比,但SiO2磨除來可改變磨除選擇比,但SiO2磨除來達到區大幅下降,增加研磨時間。在製程上,卻可以加蓋薄氮化矽層來達到同樣的效果,如圖二(d)所示。於凸起氧化矽層上之氮化矽會先被移除,而建陷的隔離溝渠上氧化矽層保護,可知制過研磨時溝渠內氧化矽之被磨蝕。

▲圖六 Ceria砥粒之表面氫氧基具路易士酸的活性,可與SiO₂之路易士鹼作用生成鍵結,如此可大幅增加CeO₂研磨SiO₂玻璃的磨除率


線性平坦化技術及固定 式砥粒研磨

為了更進一步增進STI CMP的平 坦化效能,以期在更大的過研磨時間 範圍内,不致嚴重的磨蝕溝渠内氧化 矽,改變研磨運動模式,減少研磨正 向壓力(Normal Force)造成研磨墊表面 形變量(Pad Deformation),而輔以較大 的側向剪力(Shear Force)進行晶圓表面 輪廓之平坦化。相對於傳統圓周旋轉 平台(Orbital Polishing)之運動方式,線 性運動研磨方式(Linear Planarization Technology)可提供較高側向研磨作用 力,而不致影響整片晶圓磨除的均匀 性。美商設備供應商Lam發展出之 Teres™ CMP系統,則是以帶狀研磨墊 (Belt Pad)之線性平坦化方式,配合多 重區域性氣囊壓力微調平台(Multi-zone Air Bearing Platen),精確控制整片晶圓 研磨均匀性,如圖七(a)所示。與圓周 研磨運動方式比較,其在平坦化過程 中晶圓表面高低差變小時,可達到更 佳的平坦化效能,如圖七(b)所示。研 磨均匀性及平坦化能力增加,有助於 減少過研磨時間及溝渠氧化矽窪陷的 問題。

前述高選擇比Ceria研漿,由於其 懸浮性不佳,造成其於研磨墊表面的 傳輸及分佈不均,使得研磨均匀性變 差,在STI CMP製程的研磨終點,必 須拉長過研磨時間,反而使溝渠内氧 化矽磨蝕更嚴重。美商3M公司發展出 固定式 Ceria 研磨砥粒研磨墊 (SlurryFreeTM Fixed Abrasive Matrix,見圖八右上附圖),類似砂布研磨方式,將Ceria砥粒鑲埋於3M專利技術形成之表面立體微結構(Microreplicated Composites 40μm high×200 μm Wide),可克服Ceria研漿傳輸分佈不均問題外,在實際製程應用上,可減少研漿廢棄處理之成本,是化學機械研磨技術的重大觀念革新。在實際研磨製程中,此固定式砥粒研磨方式,只需噴灑去離子水或其他化學助劑溶液,完



(a)



▲ 圖七 (a) Linear Planarization Technology 'Lam Teres CMP System; (b) LPT在表面輪廓高低差之平坦化能力 優於傳純Orbital研磨方式


全摒除研漿懸浮、傳輸 系統, 甚至研磨後清洗 製程亦可大幅減輕殘留 砥粒的去除。但由於研 磨墊上砥粒分佈會隨研 磨過程及磨除物殘留等 影響,而造成磨除率及 研磨均匀性不穩定變

化。此研磨墊表面性質 改變無法藉由傳統整容(Pad Conditioning or Dressing)方式加以恢 復,故必須在研磨過程中隨時更新研 磨墊,才能保持製程的穩定度。3M與 美商Applied Material研磨機供應商共 同合作,開發適用於固定式砥粒研磨 製程用設備Reflexion Fixed Abrasive Webb™ CMP系統,如圖八所示。原本 圓式研磨平台,修改為適用於捲筒式 固定砥粒研磨墊平台(Web Magazine), 研磨時平台仍以圓周式旋轉提供研磨 側向剪力。而在研磨晶圓間,捲動更 新研磨墊(約0.5"/Wafer)。單捲研磨 墊可提供上干片晶圓研磨。由於Ceria 砥粒與氧化矽研磨受質間鍵結作用 強,若氧化矽表面承受較大的研磨應 力,容易產生凹痕(Pits)或跳痕(Chatter Mark)。必須慎選砥粒粒徑及表面活 性,以及研磨參數之最佳化,以減少

結論

研磨受質表面損傷。

以直接化學機械研磨進行STI製程 之表面平坦化及氧化矽回蝕,為目前



▲圖八 **Applied** Material與3M 共同開發之固定 式砥粒研磨製程 **Reflexion Fixed** Abrasive WebbTM CMP **System**

STI製程發展的關鍵。相較於後段導線 製作之介電層平坦化及嵌入式導線研 磨製程, Direct STI CMP具更嚴格的過 研磨及溝渠内氧化矽窪陷控制。傳統 的鹼性Silica研磨已不符STI製程中 SiO_/SiN選擇比的要求,以Ceria砥粒 及添加表面修飾助劑的高選擇比研漿 (HSS)正值開發階段。具較佳平坦化能 力的線性研磨技術,及固定式砥粒研 磨技術開發,則有助於改善目前圓式 平台研磨設備的研磨均匀性及過研磨 製程限制。

參考文獻

- 1. Eugene Zhao, C. Shan Xu, "Direct CMP for STI", Semiconductor International, June, 2001.
- 2. Laura Peters, "Choices and Challenges for Shallow Trench Isolation", Semiconductor International, April, 1999.
- 3. J. Gagliardi, R. Webb, C. Rueb, G. Menk, P. McReynolds, G. Prabhu, T. Osterheld, "Fixed Abrasives and Selective Chemistries: Some Real Advantages for Direct STI CMP", 2002 CMP-MIC conference.
- 4. "Fixed Abrasives for Direct HDP STI CMP", Technical brief from 3M.
- 5. J. Gagliardi, T. Buley, "Study of STI Polishing Defects Using 3M Fixed Abrasive Technology", CMP-MIC conference, 2001.
- 6. L. M. Cook, J. Non-crystal Solid, 120, p.152, 1990.