

Cache (顶层模块 — Cache.v L1-L3046)
32KB · 4-Way Set-Associative · 128 Set · 64B/Line

CPU 接口
in_req (valid/ready)
in_resp → rdata[63:0]

外部接口
out_mem (req/resp)
out_mmio / out_coh

Stage1 — 地址译码器 (组合逻辑, L1-L54)
Set Index[12:6] | Word Offset[5:3] | Tag[31:13]

MetaDataArray
4-way × 128-set
21b/entry

Stage2 — 命中判定 (时序逻辑, L55-L384)
4-Way Tag比较 | MMIO判定 (0x30/0x40区间) | Forward数据覆盖
LFSR64 VictimWay选择 (Invalid优先) | Wmask计算

DataArray
4-way × 128-set
8×64b / line

Stage3 — FSM 控制器 (状态机, L385-L1042)

idle(0)

refill(1)

writeback(3)

output(7)

MMIO(5/6)

probe(8)

flush recovery

Meta rd/wr
Data rd1/rd2/wr

流水线流向

Stage1 → Stage2 → Stage3

全局控制信号

clock | reset | io_flush[1:0] | io_empty

Cache 硬编码配置参数

Way: 4

Set: 128 (2⁷)

Line: 64B

Total: 32KB

替换: Invalid-Way优先 + LFSR随机

MMIO区间: 0x30000000 / 0x40000000