

İSTANBUL ESENYURT ÜNİVERSİTESİ

Mühendislik ve Mimarlık Fakültesi / Bilgisayar Mühendisliği Bölümü

2212B2011 - Mikroişlemciler Dersi Dönem Projesi Kılavuzu

Öğretim Üyesi: Dr. Öğr. Üyesi Durmuş ERSOY

1. Proje Takvimi ve Aşamaları

Proje süreci toplam 6 hafta olarak planlanmıştır:

- **1. - 4. Hafta: Ön Tasarım Aşaması** (13 Mayıs Son)
 - Sistem blok diyagramı ve çevre birimi (Peripheral) seçimi.
 - Akış şeması (Flowchart) ve pin paylaşım tablosu.
 - Proteus şematik çiziminin taslağı.
- **4. - 6. Hafta: Uygulama ve Nihai Simülasyon** (27 Mayıs Son)
 - Yazılımın geliştirilmesi (HAL veya LL kütüphanesi).
 - Proteus üzerinde sistemin doğrulanması.
 - Teknik raporun ve video sunumun teslimi.

2. Genel Teknik Gereksinimler

Her proje en az bir adet **Timer (Kesme, PWM, Capture veya Compare)**, **ADC/DAC** veya **DMA** birimini içermelidir. Tasarımlar STM32F103 veya STM32F4 serisi mikrodenetleyiciler üzerinden Proteus ortamında simüle edilecektir.

3. Proje Konu Listesi ve Detaylı Teknik Kapsamları

P3:P3:

1. Hassas DC Motor Hız ve Dinamik Yön Kontrolü

Kapsam: Motor hızı ADC ile okunan referans değerine göre Timer tabanlı PWM ile sürülecektir. Dönüş yönü H-Köprüsü mantığıyla kontrol edilecek, acil durdurma butonu ise en yüksek öncelikli (Preemption Priority) EXTI (Dış Kesme) olarak ayarlanacaktır.

Tasarım Zorluğu: Ani yön değişimlerinde motor endüktansından kaynaklı zıt EMK'yı ve akım sıçramalarını sönmüleyecek yumuşak kalkış/duruş (Soft-Start/Ramp) algoritmasının geliştirilmesi.

2. DMA Destekli Çok Kanallı Sensör Veri Terminali

Kapsam: En az 3 farklı analog sensörden (Örn: sıcaklık, ışık, basınç) gelen veriler, işlemci çekirdeğini (CPU) meşgul etmeden ADC'nin Tarama Modu (Scan Mode) ve DMA (Direct Memory Access) Döngüsel Modu kullanılarak doğrudan belleğe aktarılacaktır.

Tasarım Zorluğu: Ham sensör verilerindeki gürültüyü filtrelemek için (Örn: Hareketli Ortalama - Moving Average) donanım kesmeleri ile senkronize çalışan bir dijital filtre mimarisinin kurulması.

3. Gelişmiş Frekansmetre ve Sinyal Analizörü

Kapsam: Dışarıdan uygulanan periyodik bir sinyalin frekansı ve görev döngüsü (Duty Cycle), Timer biriminin "Input Capture" özelliği kullanılarak donanımsal olarak hesaplanacak ve UART üzerinden sanal terminale aktarılacaktır.

Tasarım Zorluğu: Hem çok düşük (Timer taşması - Overflow yönetimi) hem de çok yüksek frekansları aynı hassasiyetle ölçebilmek için Timer "Prescaler" değerlerinin çalışma zamanında (Run-time) dinamik olarak ayarlanması.

4. DAC ve DMA ile Keyfi Dalga Formu Üretici (AWG)

Kapsam: İşlemci belleğinde tanımlı Lookup Table (Sinüs, testere dişi vb. veri dizileri), bir Timer'ın "Update Event" tetiklemesi (TRGO) ve DMA aracılığıyla düzenli aralıklarla DAC (Digital-to-Analog Converter) birimine gönderilecektir.

Tasarım Zorluğu: Çıkış sinyalinin frekansını bozmadan veya sinyalde kırılma yaratmadan, dış kesmeler (Butonlar) aracılığıyla çalışma zamanında genlik ve frekans modülasyonu yapılması.

5. Histerezis Kontrollü Sera İklimlendirme Sistemi

Kapsam: Sensörlerden alınan çevresel verilere göre fan (PWM ile devir kontrollü) ve aydınlatma röleleri sürülecektir. Sensör okumaları periyodik Timer kesmeleri ile yapılacak, ana döngü (while) boş bırakılacaktır.

Tasarım Zorluğu: Sınır değerlerde sistemin sürekli aç-kapa yapmasını (Chattering) önlemek amacıyla matematiksel bir histerezis bandı (Ölü bölge) kurgulanması.

6. Ultrasonik Radar ve Çarpışma Önleme Sistemi

Kapsam: HC-SR04 sensörünün tetikleme (Trigger) pini periyodik olarak sürülürken, yankı (Echo) pininden dönen sinyalin genişliği Timer Input Capture ile mikrosaniye hassasiyetinde ölçülecektir. Hesaplanan mesafe, bir Servo motorun (PWM) açısı ile senkronize çalışacaktır.

Tasarım Zorluğu: Sensörün yankı alamadığı durumlarda sistemin "Polling" döngüsünde kilitlenmesini engellemek için kesme tabanlı bir Zaman Aşımı (Timeout) mekanizması tasarlanması.

7. Endüstriyel Güç Katı Sürücüsü (Dead-Time Insertion)

Kapsam: Bir indüksiyon veya motor sürücü katı simüle edilecektir. Gelişmiş Timer (Advanced Timer) birimleri kullanılarak birbirinin tersi (Complementary) PWM sinyalleri üretilecek, sistemin aşırı akım çekmesi durumunda Timer'ın donanımsal "Break" girişi ile çıkışlar anında kesilecektir.

Tasarım Zorluğu: Güç transistörlerinin aynı anda ilettime geçerek kısa devre olmasını engellemek için register seviyesinde hassas "Dead-Time" (Ölü Zaman) konfigürasyonunun yapılması.

8. Programlanabilir Ritim Jeneratörü (Metronom)

Kapsam: Kullanıcı arayüzünden girilen BPM (Beats Per Minute) değerine göre Timer kesmeleri ayarlanacak ve DAC üzerinden periyodik "Tık" sesleri (Analog Waveform) üretilecektir.

Tasarım Zorluğu: Butonlardaki mekanik sıçramaların (Bouncing) donanımsal RC filtre yerine, Timer tabanlı yazılımsal bir "Debounce" durum makinesi ile engellenmesi.

9. Önceliklendirilmiş Sıvı Seviye ve Taşma Kontrol İstasyonu

Kapsam: Depo seviyesi ADC ile izlenerek dolum pompası kontrol edilecektir. Ancak

üst limit şamandırası tetiklendiğinde (EXTI), işlemci ADC okumasını veya mevcut rutini beklemeden motoru anında durdurmalıdır.

Tasarım Zorluğu: Kesme servis rutinleri (ISR) içindeki gecikmelerin optimize edilmesi ve kesmeler arası öncelik (NVIC Priority Grouping) hiyerarşisinin doğru kurgulanması.

10. Batarya Yönetim Sistemi (BMS) Simülatörü

Kapsam: Sistemin çektiği akım normal ADC kanallarından taranırken, batarya hücre voltajı "Injected" (Yüksek Öncelikli Enjekte) ADC kanalları üzerinden, PWM sinyali ile senkronize edilerek okunacaktır.

Tasarım Zorluğu: Şarj vedeşarj eğrilerinin non-lineer karakteristiği göz önüne alınarak, gerilim çökmesi (Voltage Drop) anında yükün sistemden güvenli şekilde ayrılması.

11. Durum Makinesi (State-Machine) Tabanlı Akıllı Kavşak

Kapsam: Dört yol trafik ışıkları, "Delay" fonksiyonları kullanılmadan Timer kesmeleri ile çalışan asenkron bir durum makinesi (FSM) olarak tasarlanacaktır. Acil durum aracı (Ambulans vb.) algılandığında (EXTI) sistem güvenli bir şekilde ilgili yöne yeşil dalga açmalıdır.

Tasarım Zorluğu: Acil durum modundan normal trafik rutinine dönerken, halihazırda bekleyen araçların sürelerinin sıfırlanmaması ve haksız bekleme sürelerinin (Starvation) önüne geçilmesi.

12. Gerçek Zamanlı Ses Seviye Göstergesi (VU-Metre)

Kapsam: Analog bir ses sinyali yüksek frekansta ADC ile örneklenecek, veriler DMA ile bir tampon belleğe (Buffer) alınacak ve sinyalin RMS (Efektif) değeri hesaplanarak GPIO üzerinden LED bar-grafik ile görselleştirilecektir.

Tasarım Zorluğu: Görsel akıcılığı sağlamak için LED'lerin anlık olarak sönmeye yerine, "Peak-Hold" (Tepe noktasını tutma) ve yavaş sönmeye efekti için matematiksel olarak modellenmesi.

13. Donanımsal Quadrature Encoder Arayüzü

Kapsam: Timer biriminin "Encoder Interface" modu kullanılarak, endüstriyel bir Rotary Encoder'ın yön ve adım bilgisi işlemci (CPU) yükü olmaksızın donanımsal olarak sayılacaktır.

Tasarım Zorluğu: Encoder ile menüler arası gezinirken alt ve üst limitlerin (Min/Max bound) aşılmasını önleyecek ve menü alt programlarını (Sub-menus) yönetecek modüller bir yazılım mimarisi kurulması.

14. Refleks ve Tepki Süresi Ölçüm Konsolu

Kapsam: Sistem rastgele bir bekleme süresinin ardından bir uyarı (LED/Buzzer) verecek ve eşzamanlı olarak bir Timer saymaya başlayacaktır. Kullanıcı butona bastığında EXTI tetiklenecek ve Timer değeri dondurularak tepki süresi milisaniye cinsinden hesaplanacaktır.

Tasarım Zorluğu: Rastgele bekleme süresinin öngörülemez olması için ADC'nin boştaki (floating) kalan bir pininden gelen gürültünün "Seed" (Tohum) olarak kullanıldığı bir rastgele sayı üretici (PRNG) tasarlanması.

15. Trapezoidal Hız Profilli Step Motor Sürücü

Kapsam: Step motorun sarsıntısız çalışması için sabit frekanslı sinyaller yerine, ivmelenme (kalkış), sabit hız ve yavaşlama (duruş) bölgelerinden oluşan hız profili,

Timer "Output Compare" periyot deęerleri dinamik olarak gncellenerek oluřturulacaktır.

Tasarım Zorluğu: Adım kaçırmayı (Step loss) nlemek iin Timer periyot gncellemelerinin tam olarak doęru anlarda (Update Interrupt iinde, glgelenmiř - shadowed registerlara) yazılması.

16. İki Eksenli Gneř Takip Sistemi (Solar Tracker)

Kapsam: Drt adet LDR'den alınan analog voltaj verileri ADC ile okunup eksenler arası (X ve Y) farklar hesaplanacaktır. Bu fark deęerlerine gre iki ayrı servo/DC motor, Timer PWM grev dngleri (Duty Cycle) deęiřtirilerek ıřık kaynaęına yndirilecektir.

Tasarım Zorluğu: Bulutlu veya glgeli durumlarda motorların srekli saę-sol yaparak enerji israf etmesini (Hunting) nlemek amacıyla oransal bir kontrol (P-Kontrol) algoritması geliřtirilmesi.

17. Zaman Ayarlı Elektronik Kasa (Safe Box)

Kapsam: Girilen řifrenin doęruluęu kontrol edilecek, hatalı giriřlerde sistem kendini kilitleyecektir. Sistem kilitliken "Blocking Delay" (HAL_Delay) kesinlikle kullanılmayacak, kilitleme sresi Timer ile donanımsal arka planda sayılacaktır.

Tasarım Zorluğu: Kilitleme sresi boyunca sistemin dıřarıdan gelebilecek yazılımsal kertme ataklarına karřı korunması iin Baęımsız Watchdog (IWDG) Timer entegrasyonunun yapılması.

18. Asenkron Otopark Kapasite ve Bariyer Kontrol

Kapsam: Ara giriř ve ıkıř sensrleri Timer "External Clock/Counter" veya EXTI modunda alıřarak ierideki ara sayısını takip edecektir. Kapasite dolduęunda PWM ile kontrol edilen bariyer donanımsal olarak kilitlenecektir.

Tasarım Zorluğu: Bir ara girerken tam o anda bařka bir aracın ıkması durumunda (Race Condition - Yarıř Durumu) sayacın deęerinin hatalı gncellenmesini nleyecek "Atomic" (Blnemez) deęiřken veya kritik blge (Critical Section) ynetimi.

19. ok Tonlu PWM Modlasyonu (Siren Jeneratr)

Kapsam: Birinci Timer (Master) sistemin ana frekansını belirlerken, ikinci bir Timer (Slave) birinci Timer'ın PWM doluluk oranını (Duty Cycle) veya periyodunu dzenli aralıklarla deęiřtirerek deęiřken tonlu (Yelp/Wail) siren sesleri retecektir.

Tasarım Zorluğu: İřlemciyi yormadan iki Timer'ın donanımsal olarak birbirine baęlanması (Master-Slave konfigrasyonu) ve kesmesiz (Interrupt-less) sinyal modlasyonu tasarımı.

20. Fail-Safe (Arıza Gvenlikli) Endstriyel Sıcaklık Kontrol

Kapsam: Isıtıcı bir sistemin rlesi PWM veya GPIO ile kontrol edilecek ve sıcaklık ADC ile izlenecektir. Projede kasıtlı olarak bir "Sonsuz Dng" (Infinite Loop) arızası simle edilecek ve sistemin bu duruma tepkisi llecektir.

Tasarım Zorluğu: Sistemin kilitlenmesi durumunda ısıtıcının aık kalarak yangın ıkarmasını engellemek iin Pencere Tipi Watchdog (WWDG) kullanarak sistemin zorla sıfırlanması (Reset) ve gvenli durum (Safe State) bařlangıcının kodlanması.

4. Değerlendirme Kriterleri

- Donanım Konfigürasyonu (Pin Paylaşımı, Clock Ayarları): %10
- Kod Kalitesi ve Algoritma Yapısı: %30
- Simülasyon Başarımı ve Kararlılık: %20
- Teknik Rapor ve Sunum Sunumu: %40