## Universidad Nacional Autónoma de México

# Facultad de Ingeniería

# Laboratorio de Microcomputadoras

# Práctica No.6: Convertidor Analógico/Digital

Profesor: Rubén Anaya García

## Alumnos:

- Murrieta Villegas Alfonso
- Reza Chavarría, Sergio Gabriel
- Valdespino Mendieta Joaquín

Grupo: 4

Semestre: 2021-2

### Práctica 06: Convertidor Analógico/Digital

### **Objetivo**

Familiarizar al alumno con el uso y aplicación del Convertidor Analógico/Digital de un microcontrolador.

#### Desarrollo

1. Empleando el canal de su elección del convertido A/D, realizar un programa en el cuál, de acuerdo a una entrada analógica que se ingrese por este canal, se represente el resultado de la conversión en un puerto paralelo utilizar el arreglo de leds para ver la salida, como se muestra en la figura 6.1.




Figura 6.1 Circuito con lectura de una señal analógica

### Código

El programa realiza la conversión de A/D a partir del cambio de banco 01, se configura los puertos A y E como analógicos. Se le hace la configuración al registro ADCON1, en donde se obtendrá asignado el ADFM=0 y PCFG3-0 en 0 para configurar los puertos para el convertidor A/D.

Al configurar los puertos de entrada y salida, se configuran el registro ADCONO, en donde se configura el canal 0, se obtiene la frecuencia del reloj, se asignan los canales

correspondientes, se asigna como terminada la conversión de datos y el encendido del convertidor.

Una vez configurados los puertos se realizará el proceso de inicio de conversión de datos en la subrutina de lectura, una vez activado se llama a la subrutina de retardo. Al finalizar el retado se llega a la subrutina de espera, en donde se revisa si está iniciado el convertidor, si no es así se vuelve a llamar a la espera, si está activo la información que se tenga del registro ADRESH se mandará al puerto B y se mandará a la lectura.

```
include<pl6f877.inc>
;Variables para el DELAY
valor1 equ h'21'
valor2 equ h'22'
valor3 egu h'23'
ctel equ 20h
cte2 equ 50h
cte3 equ 60h
        GOTC INICIO
        ORG 5
INICIO:
       CLRF PORTA ; Algoritmo para generar los registros analógicos.
       CLRF PORTE
       BSF STATUS, RPO ; Cambio al Banco 1
       BCF STATUS, RP1
                      ;Configura puertos A y E como analógicos 00->analógicos
       MOVWF ADCON1
       MOVLW 3fh
                      ;Configura el Puerto A como entrada->Potenciómetros
       MOVWF TRISA
       MOVLW h'00'
MOVWF TRISE
                       ;Puerto B como salida
       CLRF PORTE
                       ;Limpieza bits de Puerto B
       BCF STATUS, RPO ; Regresa al Banco O
       MOVLW B'11000001' ;Configuración del registro analógico
                         ;Se configura el canal 0-3
                         ;Frecuencia del reloj:11
                         ;CHS2-0:000
                         ;GO/DONE:0 Termina la conversión
                         ;adon: 0 enciende el convertidor
       MOVWE ADCONO
                        :Asigna la conf. al adcon0
LECTURA:
        BSF ADCON0,2
                        ;Enciende el proceso de conversión
        CALL RETARDO
        BTFSC ADCON0,2 ;Si está prendido el convertidor
         GOTO ESPERA
         MOVF ADRESH,W ; Registro de los resultados en la parte alta
         MOVWE PORTB
                        ;Lanza adresh al puerto B
         GOTO LECTURA
RETARDO:
        MOVLW ctel
                         ;Rutina que genera un DELAY
        MOVWF valor1
        DECFSZ valor1
         RETURN
         END
```

Código 1: Ejercicio 1

# Diagrama de Flujo




Diagrama 1: Ejercicio 1 Convertidor Analógico a Digital




Diagrama 2: Subrutina de Retardo


### Simulación

Para revisar la salida se obtuvo la resolución de los 10 bits, esto con respecto a los ADRESH. A continuación, se mostrará la resolución obtenida.

$$Resolución = \frac{VRH - VRL}{2^N} = \frac{5V - 0V}{2^{10}} = 4.88X10^{-3}V = 4.88mV$$

9	8	7	6	5	4	3	2	1	0
2.5V	1.25V	0.625V	0.3125V	156.25mV	78.125mV	39.06mV	19.53mV	9.76mV	4.88mv

A continuación, se anexarán ejemplos de la salida de diferentes porcentajes con respecto al potenciómetro.




Simulación 1: Señal de 5V con potenciómetro a 80%

Cálculo de Señal analógica de entrada.

$$V = 5V * 0.8 = 4V$$

# Cálculo de Señal digital

$$V = 2.5V + 1.25V + 0.15625V + 0.0778125V = 3.9810625V \approx 4V$$




Simulación 2: Señal de 5V con potenciómetro a 60%

Cálculo de Señal analógica de entrada.

$$V = 5V * 0.6 = 3V$$

Cálculo de Señal digital

$$V = 2.5V + 0.3125V + 0.15625 + 0.01953V = 2.98828V \approx 3V$$



Simulación 3: Señal de 5V con potenciómetro a 45%

Cálculo de Señal analógica de entrada.

$$V = 5V * 0.45 = 2.25V$$

Cálculo de Señal digital

$$V = 1.25V + 0.625V + 0.3125V + 0.03906V + 0.01953V = 2.24609V \approx 2.25V$$

2. Utilizando el circuito anterior, realizar un programa que indique el rango en el cuál se encuentra el voltaje a la entrada del convertidor canal seleccionado. Mostrar el valor en un display de 7 segmentos.




Figura 6.2 Circuito actividad 2

Entrada Analógica Ve	Salida
0 - 0.99 V	0
1.0 - 1.99 V	1
2.0 - 2.99 V	2
3.0 - 3.99 V	3
4.00 – 4.80 V	4
4.80 - 5.00 V	5

Tabla 6.1 Donde Vcc = 5 volts

## Código

El manejo del ejercicio se planteó la misma forma de configuración de los puertos, el manejo de los registros ADCON0 y ADCON1.

Para obtener los rangos de las entradas analógicas se utilizó el manejo de las resoluciones para obtener las salidas digitales correspondientes al valor máximo.

Potenciómetro	Limite mayor	Salida en Hexadecimal	Salida en Binario
20%	0.99	33	0011 0011
40%	1.99	66	0110 0110
60%	2.99	99	1001 1001
80%	3.99	CC	1100 1100
96%	4.80	F5	1111 0101

Por medio de las salidas a hexadecimal se obtuvieron los límites a considerar para poder dar como salida los valores del 0 al 5 en el puerto B.

Una vez obtenido el valor del registro Adresh se realiza una resta con el valor obtenido y la salida a comparar, estas vistas en la tabla anterior. Si la resta entre los valores genera bit de acarreo, significa que el valor era mayor al límite revisado y continuará con la comparación del siguiente límite, si no genera entonces significa que está en el rango y pasará a la subrutina correspondiente para dar salida de los valores de 0 a 5 en los leds del puerto B.

```
processor 16f877
include<pl6f877.inc>
;Variables para el DELAY
valor1 equ h'21'
ctel equ 10h
aux equ 22h
       GOTO INICIO
       ORG 5
INICIO:
       CLRF PORTA ; Algoritmo para generar los registros analógicos.
       CLRF PORTB
       BSF STATUS, RPO ; Cambio al Banco 1
       BCF STATUS, RP1
       MOVLW 00h
                      ;Configura puertos A y E como analógicos 00->analógicos
       MOVWF ADCON1
       MOVLW 3fh
                       ;Configura el Puerto A como entrada->Potenciómetros
       MOVWF TRISA
       MOVLW h'00'
       MOVWF TRISE ;Configura Puerto B como salida->LEDS
       CLRF PORTE
                        ;Limpia los bits de Puerto l
       BCF STATUS, RPO ; Regresa al Banco 0
       MOVLW B'11000001' ;Configuración del registro analógico
                           ;Se configura el canal 0->11-000-0-1
       MOVWE ADCONO
```

```
LECTURA:
         BSF ADCONO.2
         CALL RETARDO
 ESPERA:
        BTFSC ADCON0,2
         GOTO ESPERA
         MOVE ADRESH, 0
         MOVWF aux
         MOVLW 33h
         SUBWF aux
BTFSS STATUS,C ;W > .99
COTTC SALIDAL ;W < .99
         MOVE ADRESH, 0
         MOVWF aux
MOVLW 66h
         SUBWF aux
BTFSS STATUS,C ;W > 1.99
GOTC SALIDA2 ;W < 1.99
         MOVE ADRESH, 0
         MOVWF aux
         MOVLW 99h
         SUBWF aux
BTFSS STATUS,C ;W > 2.99
         GOTO SALIDAS
                           ;W < 2.99
         MOVE ADRESH, 0
         MOVLW h'CC'
         SUBWF aux
         BTFSS STATUS,C ;W > 3.99
GOTC SALIDA4 ;W < 3.99
         MOVE ADRESH, 0
         MOVWF aux
         MOVLW H'F5'
         SUBWF aux
        BTFSS STATUS,C ;W > 4.80
GOTC SALIDAS ;W < 4.8
GOTC SALIDA6 ;W<5
SALIDA1:
        MOVLW B'001111111' ; PUERTOB=0
         MOVWE PORTB
         GOTO LECTURA
SALIDA2:
        MOVLW B'00000110' ; PUERTOB=1
        MOVWF PORTB
        GOTO LECTURA
SALIDA3:
        MOVLW B'01011011' ; PUERTOB=2
        MOVWF PORTB
         GOTO LECTURA
SALIDA4:
        MOVLW B'01001111' ; PUERTOB=3
        MOVWF PORTB
         GOTO LECTURA
       MOVLW B'01100110' ; PUERTOB=4
        MOVWE PORTB
         GOTO LECTURA
SALIDA6:
        MOVLW B'01101101' ; PUERTOB=5
        MOVWF PORTB
        GOTO LECTURA
```

```
RETARDO
       MOVLW ctel
                      ;Rutina que genera un DELAY
       MOVWF valor1
UNO
       DECFSZ valor1
       GOTO UNO
       RETURN
       END
```

Código 2: Ejercicio 2 de rangos a partir de la conversión A/D

# Diagrama de Flujo






Diagrama 3: Ejercicio 2

## Simulación


A continuación, se presentarán algunas pruebas con respecto a los rangos de entrada del potenciómetro y las salidas correspondientes.




Simulación 4: Entrada de 0.75V (15% potenciómetro). Salida 0




Simulación 5: Entrada de 1.5V (30% potenciómetro). Salida 1




Simulación 6: Entrada de 2.5V (50% potenciómetro). Salida 2



Simulación 7: Entrada de 3.5V (70% potenciómetro). Salida 3



Simulación 8: Entrada de 4.5V (90% potenciómetro). Salida 4



Simulación 9: Entrada de 4.9V (98% potenciómetro). Salida 5

3. Realizar un programa, de manera que identifique cuál de tres señales analógicas que ingresan al convertidor A/D es mayor que las otras dos; representar el resultado de acuerdo al contenido de la tabla 6.2.

Señal	PB2	PB1	PB0	
Ve1>Ve2 y Ve3	0	0	1	
Ve2>Ve1 y Ve3	0	1	1	
Ve3>Ve1 y Ve2	1	1	1	

Tabla 6.2




Figura 6.2 Tres señales analógicas

## Código

El manejo del ejercicio se planteó la misma forma de configuración de los puertos de entrada y salida, el manejo de los registros ADCON0 y ADCON1.

Se crean 3 lecturas diferentes, esto para checar los canales de las entradas del puerto A. y al activar el proceso de conversión. Por cada lectura se revisa el estado del proceso, si no se está activo se mantiene en espera, si está activo manda la información del registro Adresh a las variables de apoyo.

Una vez obtenido los valores de las señales en las variables se realizará la comparación entre las 3 variables obtenidas. Se compara una señal 1 con la señal 2 por medio de restas. Si bit de acarreo es activado se comparará con la señal 3. Si no es así, se iniciará con la comparación entre la señal 2 y las otras 2 señales. El proceso se repite por la cantidad de señales.

Una vez que se comparan las 3 señales, dependiendo de las revisiones con la condición del bit de acarreo se enviará la señal de salida correspondiente al puerto B.

```
processor 16f877a
        include <pl6f877a.inc>
val
        EOU h'20'
       EQU h'21'
call
        EQU h'22'
 cal2
       EQU h'23'
        ORG 0
        GOTO inicio
inicio:
        CLRF call
        CLRF cal2
        CLRF cal3
        CLRF PORTA
                            ;Puerto a Entrada
        CLRE PORTS
                            ;Puerto b Salida
        BSF STATUS, RPO
        BCF STATUS, RP1
        MOVLW 00h ; Configuración de ADFM y los puertos para el convertidor
MOVWF ADCON1 ; Convertidor
        CLRF TRISB
        BCF STATUS, RPO; vuelve al puerto cero
 ciclo:
        CALL Lector1
        CALL Lector2
        CALL Lector3
        CALL compara
        GOTC ciclo
Lector1:
        MOVLW b'11000001' ; CANAL O DE ENTRADA
        MOVWF ADCONO
                         ; INICIA EL PROCESO DE CONVERSIÓN
; RETARDO DE 20
        BSF ADCONO, 2
        CALL retardo
esperal:
        BTFSC ADCON0.2
                            ; pregunta si termino conversion
        GOTO esperal
                           ; si no se cumple vuelve a espera y pregunta de nuevo
        MOVE ADRESH, w
                            ; W=ADRESH
        MOVWF call
                           ; CAL1=W
        RETURN
Lector2:
        MOVLW b'11001001' ; CANAL 1 DE ENTRADA
        MOVWF ADCONO
                          ; CONVERSIÓN
; RETARDO
        BSF ADCON0, 2
        CALL retardo
espera2:
       BTFSC ADCON0, 2
                           ; pregunta si termino conversion
                          ; si no se cumple vuelve a espera y pregunta de nuevo
; W=ADRESH
; CAL2=W
        GOTO espera2
        MOVF ADRESH, w
        MOVWF cal2
        RETURN
Lector3:
        MOVLW b'11010001'
        MOVWF ADCONO
        BSF ADCONO. 2
        CALL retardo
espera3:
        BTFSC ADCON0, 2
                            ; pregunta si termino conversion
        GOTO espera3
                            ; si no se cumple vuelve a espera y pregunta de nuevo
        MOVE ADRESH, w
                            ; W=ADRESH
        MOVWF cal3
                            ; CAL3=W
        RETURN
```

```
retardo:; retardo de 20 microseg
MOVLW 0x20
        MOVWF val
uno
        DECFSZ val
        GOTC uno
        RETURN
        : ;COMPARACIÓN ENTRE LA SEÑAL 1> SEÑAL 2 Y 3
compara:
        SUBWF call,w
BTFSS STATUS,0
        GOTO compara2
        MOVF cal3,w
        SUBWF call,w
BTFSS STATUS,0
        GOTO compara3
        MOVLW 0X01
                         ;Si señal l es mayor salida 01
        MOVWF PORTB
        RETURN
                     ;COMPARACIÓN ENTRE LA SEÑAL 2> SEÑAL 1 Y 3
compara2:
        MOVF call,w
        SUBWF cal2,w
BTFSS STATUS,0
GOTC compara
        MOVF cal3, w
        SUBWF cal2,w
BTFSS STATUS,0
        GOTC compara3
        MOVLW 0X03
MOVWF PORTB
                            ;Si señal l es mayor salida 01
        GOTO ciclo
   para3: ;COMPARACIÓN ENTRE LA SEÑAL 3> SEÑAL 1 Y 2
compara3:
        SUBWF cal3,w
BTFSS STATUS,0
        GOTO compara2
        MOVF cal2,w
        SUBWF cal3,w
        BTFSS STATUS, 0
        GOTO compara3
        MOVLW 0x07
                              ;Si señal l es mayor salida 01
        MOVWE PORTB
        GOTO ciclo
    END
```

Código 3: Código de comparación entre 3 señales de entrada

# Diagrama de Flujo






Diagrama 4: Ejercicio 3

# Simulación


A continuación, se mostrarán 3 ejemplos de las comparaciones realizadas.



Simulación 10: Señal 1 > Señal 2 y 3



Simulación 11: Señal 2> Señal 1 y 3



Simulación 12: Señal 3>Señal 1 y 2

### Conclusión

### Alfonso Murrieta Villegas

En la presente práctica en primera instancia entendimos para que y por qué se emplea un convertidor A/D dentro de sistemas embebidos o microcomputadoras a través de ejercicios prácticos que además conllevaban conocimientos previos de electrónica digital.

Por otro lado, aprendimos el uso del convertidor A/D para aplicaciones donde pudiera comparar, revisar e incluso enviar información mediante los puertos de nuestro microcontrolador

## Sergio Gabriel Reza Chavarría

En la práctica se pudo entender el procedimiento acerca del uso de señales de entrada y como se pueden manejar en el microprocesador a partir del convertidor A/D. Se puede,

a partir de esto, manejar la información de manera digital, tanto en asignación, comparación, revisión y envió de los datos a registros o a puertos.

El convertidor A/D implementado nos ayudará en el manejo de información externa en proyectos similares a los realizados en la práctica.

## Joaquín Valdespino Mendieta

En la presente practica se pudo comprender y realizar el uso de señales de entrada y como estas actúan en el microprocesador, con conversores Analógicos a digitales, con esto podemos tratar los datos de manera digital y realizar las operaciones correspondientes para posterior flujo en puertos.