知能機械工学実験

題名 8. 論理回路

学籍番号 1610097

氏名 宇治 大智

実験日 平成30年6月22日

平成30年6月29日

8. 論理回路

1610097 宇治 大智

平成30年6月22日 平成30年6月29日

1 目的・方法

1.1 目的

我々は様々な現象を条件分岐で直し、定量化している。その値を計算機の処理できる値とし、計算機が人間 を超える速度での演算を行っている。その処理についての基礎とそれを担う回路の使用法、設計法、動作につ いて理解することが本実験の目的である..

1.2 方法

基本的な方法として,ブレッドボードに回路を実装し,通電後にどのような結果が出力されるかを調べた. 課題ごとの回路は必要な集積回路を用いて組み立てた.それぞれの素子は,次の集積回路を用いた.

• NAND 素子: 74HC00

• AND 素子: 74HC08

• ExOR 素子: 74HC86

• J-K フリップフロップ: 74HC112

• D フリップフロップ: 74FC74

2 実験項目

次の実験を実施し、課題に関しては各自で取り組んだ.

2.1 ゲート回路(6種類)のまとめ

巻末に付したゲート回路のまとめに関する資料とその中の表 4.1 に主なことを記した.

2.1.1 理論

ゲート回路の機能は、基本的に集合によって体系化されている論理を物理的に、物質的に記述するための素子である。 それぞれの素子と集合の対比をここでする。 インバータ素子は、not 素子とも呼ばれるように、入力に対してその否定を返す.集合では、ある集合 A に対し、その否定を補集合と呼び、 \overline{A} と記述する. \overline{A} は A が含まれる全体集合 U を考えたときに U-A に対応している.ベン図で記すと図 1 で表せる.黒い部分が今回示したい集合である.

AND 素子は、2つの入力が等しいときのみ 1 を出力する素子である。集合では、ある 2つの集合 A, B が重なり合うところを A かつ B と言ったり、 $A\cap B$ と表し、AND や論理積と呼ばれている。これは、A にも B にも存在しているという意味で、素子と同じ働きをしている。ベン図で記すと図 2 で表せる。黒い部分が今回示したい集合である。

OR 素子は,2つの入力のどちらか一方に1があるときに1を出力する素子である.集合では,ある2つの集合 A,B がある時にそれらの和集合,つまり,少なくともどちらか一方に属している部分を指す.これを A または B と言ったり, $A \cup B$ と表し,OR や論理和と呼ばれている.これは,A か B の少なくともどちらか一方に存在しているという意味で,素子と同じ働きをしている.ベン図で示すと図3で表せる.黒い部分が今回示したい集合である.

NAND 素子は,2つの入力のどちらか一方に0があるときに1を出力する素子である.集合では,ある2つの集合 A,B があるときにそれらの補集合が少なくとも1つ含まれている部分の集合であるので,全体集合 U から A,B の積集合を除いた部分,つまり,積集合の補集合である.否定論理積と呼ばれる.それは, $\overline{A \cap B} = U - (A \cap B)$ と表される.ベン図で示すと図4となる.黒い部分が今回示したい集合である.

NOR 素子は、2つの入力が共に0であるときに1を出力する素子である。集合では、ある2つの集合 A、B があるときにそれらの補集合の積集合を指す。つまり、全体集合 U があるときに集合 A、B の和集合を除いた部分である。否定論理和と呼ばれる。それは、 $\overline{A} \cap \overline{B} = U - (A \cup B)$ と表される。ベン図で示すと図5となる。黒い部分が今回示したい集合である。

ExOR 素子は、2つの入力が異なるときに 1 を出力する素子である。集合では、ある 2 つの集合 A、B があるときに、A、B の和集合から積集合を除いた部分である。排他的論理和と呼ばれる。それは $(A \cup B) - (A \cap B)$ となる。ベン図で示すと図 6 となる。黒い部分が今回示したい集合である。

2.2 2 入力 ExOR ゲート

図7で示される回路を用いて NAND 素子によって ExOR 素子を再現した. 回路と真理値表等から動作について考察した.

2.2.1 動作表

ExOR 回路は、2.1.1 節で述べたような回路である。それの動作は、次の動作表で示された。(表 1 参照)

2.2.2 論理式

図7の回路図に記載されている端子の状態から論理式を導いた.(ピン番号:状態)という順序で記した.

(1:B) NAND $(2:A) \rightarrow (3:\overline{A \cap B})$

3番ピンと4番ピンが短絡のため電圧等しい.

 $(4:\overline{A\cap B})$ NAND $(5:A) \rightarrow (6:\overline{A\cap B}\cap A)$

表 1 2入力 ExOR ゲート動作表

	入	力	出力
接続端子	S0	S1	L0
端子名	А В		Y
電圧	L L		L
	L	Η	Н
	H L		Н
	Н	Η	L

3番ピンと12番ピンが短絡のため電圧等しい.

$$(12 : \overline{A \cap B}) \text{ NAND } (13 : B) \rightarrow (11 : \overline{\overline{A \cap B} \cap B})$$

6番ピンと9番ピンが短絡のため電圧等しい.

11番ピンと10番ピンが短絡のため電圧等しい.

$$(9:\overline{\overline{A\cap B}\cap A})$$
 NAND $(10:\overline{\overline{A\cap B}\cap B})$ \rightarrow $(8:\overline{\overline{\overline{A\cap B}\cap A}\cap \overline{\overline{A\cap B}\cap B}})$

つまり、出力 Y は、8 番ピンの出力と等しいため、

$$Y = 8$$
 番ピンの出力
$$Y = \overline{\overline{\overline{A \cdot B} \cdot A} \cdot \overline{\overline{\overline{A} \cdot B} \cdot B}}$$

$$= \overline{\overline{\overline{A} \cdot B} \cdot A} + \overline{\overline{\overline{\overline{A} \cdot B} \cdot B}}$$

$$= (\overline{A} + \overline{B}) \cdot A + (\overline{A} + \overline{B}) \cdot B$$

$$= A \cdot \overline{B} + \overline{A} \cdot B \quad (A \cdot \overline{A} = B \cdot \overline{B} = 0)$$

$$= A \oplus B$$

となった.

2.2.3 ExOR 機能の真理値表

ExOR 機能の真理値表について述べる.次の表 2 で真理値表を示した.

表 2 2入力 ExOR ゲート真理値表

	入	力	出力
端子名	A	В	Y
真理値	0 0		0
	0	1	1
	1	0	1
	1	1	0

2.2.4 考察

今回の実験によって,図 7 の回路図が動作するときに,求めている ExOR の挙動を示すことがわかった.これは,2.2.2 節で示した様な論理式で示されるからである.論理式にあるように, $Y = A \cdot \overline{B} + \overline{A} \cdot B = A \oplus B$ とあり,ある一方の入力ともう一方の入力の否定の論理積を取ることにより,自分自身ともう一方の入力が異なる論理を持っているときにのみ 1 が出力されるようになっている.このために,今回の実験と理論的な動作が一致していてその説明もつくとわかる.

上記にもあるように、この回路の機能は、2つの入力が異なるときにのみ1を返す.そのため、2つの観察対象があり、その観察対象が互いに異なっていることを取得したいときにこの回路を用いることができる.これは、メモリのアドレス記憶とその取得に使われており、一般にアドレス一致検出回路として広く用いられている.

2.3 課題1

課題内容は、ExOR 回路を実験とは別の回路(図 8 参照)で書き換え、それが ExOR 回路として機能するかを考察することである。今回用いた素子は、AND 素子と負論理入力の OR 素子を用いた。

次のように書き換えた。負論理入力の OR 素子の入力に 2 つの初期入力 A,B を入力した。負論理入力の OR 素子の出力を一つの入力とし,もう一方を初期入力とする NAND 素子を 2 つ組み込んだ。NAND 素子が 2 つであるのは,初期入力が A,B と 2 つあるためだ。それらの 2 つの NAND 素子の出力を負論理入力の OR 素子に入力した。以上のように新たに回路を書き換えた。

負論理入力の素子の場合,入力自体が正論理から見ると反転しているので, \overline{A} のように"バー"を付して表した。NAND 回路は,出力を負論理と考え, \overline{D} のように"バー"を付して表した.

$$C = \overline{A} + \overline{B} \tag{1}$$

$$\overline{\mathbf{D}} = \mathbf{A} \cdot \mathbf{C} \tag{2}$$

$$= A \cdot (\overline{A} + \overline{B}) \tag{3}$$

$$= A \cdot \overline{A} + A \cdot \overline{B} \tag{4}$$

$$= A \cdot \overline{B} \quad (A \cdot \overline{A} = 0)$$
 (5)

$$\overline{\mathbf{E}} = \mathbf{B} \cdot \mathbf{C} \tag{6}$$

$$= B \cdot (\overline{A} + \overline{B}) \tag{7}$$

$$= B \cdot \overline{A} + B \cdot \overline{B} \tag{8}$$

$$= B \cdot \overline{A} \tag{9}$$

$$= \overline{\mathbf{A}} \cdot \mathbf{B} \quad (\mathbf{B} \cdot \overline{\mathbf{B}} = 0) \tag{10}$$

$$Y = \overline{D} + \overline{E} \tag{11}$$

$$= A \cdot \overline{B} + \overline{A} \cdot B \tag{12}$$

$$= A \oplus B \tag{13}$$

以上の論理式は,次のように変形された.

- (1) 式で、Cの出力を論理式で示した.
- (2) 式で、2つの入力 A, Cの論理積を取っていることを論理式で示した.
- (3) 式で, (1) 式を C に代入し, 入力 A, B のみによって記述した.
- (4) 式で、分配法則を用いて、論理積を論理和に書き換えた.
- (5) 式で、論理として 0 となる部分を消去した.
- (6) 式で, 2 つの入力 B, C の論理積を取っていることを論理式で示した.
- (7) 式で, (1) 式を C に代入し, 入力 A, B のみによって記述した.
- (8) 式で、分配法則を用いて、論理積を論理和に書き換えた。
- (9) 式で、論理として 0 となる部分を消去した.
- (10) 式で、次の過程で見やすくなるように、積の順序を入れ替えた。
- (11) 式で, 2 つの入力 \overline{D} , \overline{E} の論理和を取っていることを論理式で示した.
- (12) 式で, (5) 式と (10) 式を代入し,入力 A,B のみで表されるようにした.
- (13) 式で、排他的論理和として書ける部分を排他的論理和で記述した.

以上のように変形することで、論理式の上で、図の回路図で示された回路は、ExOR 回路と同等の機能を有するとわかる.

2.4 デコーダとエンコーダ

我々は普段思考するときに 10 進数を用いて考える.これは,指が 10 本あることに由来すると考えられている.しかし,計算機も同様に考えることが適切であるかと言われるとそうではない.計算機の場合,スイッチの ON,OFF や,論理の 0,1 に対応する 2 進数を用いている.この 2 つの変換がうまくしなければ,人間の考えを計算機に伝えることはできないし,計算機の計算結果を人間が読み取る事もできない.その変換を担うのがデコーダとエンコーダである.つまり,2 進数を 10 進数に変換する,10 進数を 2 進数に変換することの機能を担っている.

計算機が用いる言語であるコードから人間の言語にすることとして、コードを脱するということから、「排除」や「脱すること」を示す接頭辞 de と、「それを実行するもの」を示す接尾辞 er を用いて、de/code/er(デコーダ)と言われている。ここでは、2 進数の入力(S1,S0)を 10 進数を示す 4 つのパターン(L0,L1,L2,L3)に変換することを表している。

反対に、人間の言語から計算機が用いる言語であるコードに変換することとして、コードにするということから、「それをなす」や動詞化を示す接頭辞 en と、「それを実行するもの」を示す接尾辞 er を用いて、en/code/er(エンコーダ)と言われている。ここでは、10 進数を示す 4 つのパターン(S0,S1,S2,S3)の入力を 2 進数の数字に表すことを指している。

実験では、このようなデコーダの機能について確認し、理論との関係を考察した。課題ではエンコーダの構造と動作について考察した。今回次の図9で示されている回路を用いて実験した。

2.4.1 動作表

2 入力 4 出力デコーダ回路の動作は、次の動作表で示された通りになった. (表 3 参照) 結果として、

• S1 と S0 の両方が OFF のとき, L0 が点灯

表 3 デコーダの動作表

	入力			出力		
接続端子	S1	S0	L0	L1	L2	L3
電圧	L	L	Н	L	L	L
	L	Η	L	Η	\mathbf{L}	L
	Н	\mathbf{L}	L	\mathbf{L}	Η	\mathbf{L}
	Н	\mathbf{H}	L	\mathbf{L}	\mathbf{L}	Η

- S1 が OFF で S0 が ON のとき, L1 が点灯
- S1 が ON で S1 が OFF のとき, L2 が点灯
- S1 と S0 の両方が ON のとき, L3 が点灯

のようになった.S1 が 2 進数の 2^1 の桁に対応し,S0 が 2 進数の 2^0 の桁に対応した.また,L0 から L4 は,それぞれの 4 つのパターンを示した.

2.4.2 真理値表

2入力4出力デコーダ回路の真理値は、次の真理値表で示された通りになった. (表4参照)

表 4 デコーダの真理値表

	入力		出力			
接続端子	S1	S0	L0	L1	L2	L3
真理値	0	0	1	0	0	0
	0	1	0	1	0	0
	1	0	0	0	1	0
	1	1	0	0	0	1

2.4.3 論理式

図4の真理値表を参考にし、次の論理式を導いた.

 $L0 = \overline{S1} \cdot \overline{S0}$

 $L1 = S1 \cdot \overline{S0}$

 $L2 = \overline{S1} \cdot S0$

 $L3 = S1 \cdot S0$

L0: それぞれの否定の論理積

L1: S1 の否定と S0 の論理積

L2: S1 と S0 の否定の論理積

L3: それぞれの論理積

で表された.

2.4.4 考察

2 桁の 2 進数では、10 進数を示す 4 つのパターン(数値)だけを表すことでできる. 具体的な数値としては 0 から 3 までの 4 つの数値であるが、今回は、数値を LED の点灯によって表示している. LED の点灯に 10 進数の最初の 4 つの数値を意味づけしている. この 10 進数を示す 4 つの LED のパターンは、図 4 で示されている入力によって作られる 4 つのパターンで構成されており、それぞれの 0、1 のパターン(機械的にスイッチの ON、OFF で操作される)が 2 種類ずつであるため、 $2 \times 2 = 4$ となることから 2 桁の 2 進数では、10 進数を表す場合、10 進数を示す 4 つのパターン(数値)だけを表すことでできるとわかる.

論理積は、2つの入力が互いに1でなければ1が出力されない。そのために1つずつパターンを抜き出すのには適している。表4より、これらのパターンは、表の行に対応しており、入力の組み合わせでどのように抜き出すべきかが見て取れる。例えば、1行目を抜き出したければ、2つの入力のそれぞれの否定の論理積を取ることで、出力が1となる。(この機能は、負論理入力のAND素子であり、NOR素子も同様の機能を有する。)表4で述べた組み合わせで論理積を用いることで、全パターン抜き出す事ができる。つまり、計算機の言語である2進数を人間が読みやすい10進数に変換することができているので、解読できていると考えられる。

デコーダは、計算機から人間に対するインターフェイスで用いられており、ディスプレイ表示やプリンタ (RGB 値変換) なども広義でデコーダの役割に当たると考えられる。それぞれは、文書にしたり、視覚的に手助けしたり、と役目は異なるものの役割としての根本の部分はどれも等しい。

2.5 課題 2

2.5.1 真理値表

10 進数を示す 4 つのパターンから 2 進数に変換するのが課題 2 である。まず,10 進数を示す 4 つのパターンそれぞれを入力することによってどのような 2 進数が出てくるべきかを真理値表にまとめた。(表 5 参照)

		入	出力			
接続端子	S0	S1	S2	S3	L1	L0
真理値	1	0	0	0	0	0
	0	1	0	0	0	1
	0	0	1	0	1	0
	0	0	0	1	1	1

表 5 エンコーダ真理値表

これは、それぞれの 10 進数を示す 4 つのパターンの添え字の小さい順に(S0,S1,S2,S3 の順に)2 進数の小さい数字に合わせていったものである.

2.5.2 論理式

次に真理値表から論理式を導く.次の条件を満たすような論理式を立式すれば良い.

• L0 も L1 も, 少なくとも, S0 が 0 のときに 1 を持つ.

- L0 は、少なくとも、S2 が 0 のときに 1 を持つ.
- L0 は, S1, もしくは, S3 が 1 のときに 1 を持つ.
- L1 は, 少なくとも, S1 が 0 のときに 1 を持つ.
- L1 は, S2, もしくは, S3 が 1 のときに 1 を持つ.

このときに, 条件を出力毎に分解すると,

L0 : $(S0 \, \mathring{m} \, 0) \, \mathring{m} \, O \, (S2 \, \mathring{m} \, 0) \, \mathring{m} \, O \, (S1, \, もしくは, \, S3 \, \mathring{m} \, 1)$

= $(S0 \ b^{\sharp} \ 0)$ AND $(S1 \ b^{\sharp} \ 0)$ AND $(S1, OR, S3 \ b^{\sharp} \ 1)$

L1 : $(S0 \, \text{if} \, 0) \, \text{ho} \, (S1 \, \text{if} \, 0) \, \text{ho} \, (S2, \, \text{bl} \, \text{ld}, \, S3 \, \text{if} \, 1)$

= $(S0 \, h^{\sharp} \, 0)$ AND $(S2 \, h^{\sharp} \, 0)$ AND $(S2, OR, S3 \, h^{\sharp} \, 1)$

となるため,これを論理式の形で記述すると,

$$L0 = \overline{S0} \cdot \overline{S2} \cdot (S1 + S3)$$

 $L1 = \overline{S0} \cdot \overline{S1} \cdot (S2 + S3)$

となる。ここで,10 進数を示す 4 つのパターンのうち一つだけしか選択できないとする。この時,入力値が一意に決められるので,入力値が 0 であることを参照する必要がなくなる。したがって,論理式は次のように書ける。

$$L0 = S1 + S3$$

L1 = S2 + S3

2.5.3 回路図

以上の議論で求めた論理式を論理回路で表す。論理積を AND 素子で、論理和を OR 素子で、否定を NOT 素子で置き換えると、10 進数を示す 4 パターンの内、多数個選択できる場合、図 10 の回路で示すことができる。 10 進数を示す 4 パターンの内、1 つしか選択できない場合は、図 11 の回路で示すことができる。

以上で、4入力2出力のエンコーダについて、真理値表から回路図を考えることができたと考えられる.

2.6 加算回路

加算回路は論理回路の中で,2進数として扱われているデータの演算を行う回路の一つであり,加算を行っている。加算回路には主に2種類あり,半加算器と全加算器がある。半加算器は,1桁同士の2進数の加算であり,桁上げの数を加算することはない。加算の結果,桁上げとして値を出力することはある。1桁同士であるので,そんなに複雑にはならない。全加算器のプロセスは,2桁以上2進数が含まれる加算の中に含まれており,桁上げの数も加算の入力として扱う。つまり,入力が3つ(足す数,足される数,下の位からの桁上げの数)となったときの加算器のことである。

2.7 半加算器

今回の実験で実際に回路を組み,動作させた半加算器について述べる.

2.7.1 半加算器の機能説明

2.6節で述べた半加算器について機能の詳細について述べる。入力は 2 つで,A と B である。それに対し,出力も 2 つであり,S と C である。S は,A,B の和の一桁目である。C は,桁上げの数である。要するに筆算式としては,左のようになる。また,加算結果を箇条書きでまとめると右のようになる。



2.7.2 半加算器の真理値表

2.7.1 節でまとめた半加算器の和と桁上げの数の関係を入力と出力の真理値表にまとめると次のようになった. (表 6 参照)

	入力		H	出力
			和	桁上げ
接続端子	A	В	S	С
真理値	0	0	0	0
	0	1	1	0
	1	0	1	0
	1	1	0	1

表 6 半加算器真理值表

桁上げのある, なしは, 1, 0によって表した.

2.7.3 半加算器の論理式

2.7.2 節でまとめた真理値表より、半加算器の論理式をまとめた、論理式は、次の条件を満たすような式でなければならないとわかった。

- 和は、入力の値が互いに異なるときに1となること.
- 桁上げは、入力の両方が同時に1となるときに1となること.

これをもう一度書き換えると,

- 和は、((A=1) かつ (B=0)) もしくは ((A=0) かつ (B=1)) のときに 1
- ・桁上げは、(A = 1) かつ (B = 1) のときに1

となった. したがって, これを論理式の形で記述すると,

$$\begin{split} \mathbf{S} &= \mathbf{A} \cdot \overline{\mathbf{B}} + \overline{\mathbf{A}} \cdot \mathbf{B} \\ &= \mathbf{A} \oplus \mathbf{B} \\ \mathbf{C} &= \mathbf{A} \cdot \mathbf{B} \end{split}$$

となった.

2.7.4 半加算器の回路図

2.7.3 節でまとめた論理式を回路図にすると次のようになった. (図 12 参照) S を出力するための直和を ExOR 回路を用いて, C を出力するための論理積を AND 素子を用いて設計した.

2.7.5 半加算器の動作表

図 12 で示された回路を実装し、動作させたときに示した動作を表にまとめると次のようになった. (表 7 参照)

	入	.力	L	出力				
			和	桁上げ				
接続端子	S_0	S_1	L_0	L_1				
端子名	A	В	S	\mathbf{C}				
電圧	L	L	L	L				
	L	${ m H}$	Н	L				
	Н	\mathbf{L}	Н	\mathbf{L}				
	Н	${ m H}$	L	H				

表 7 半加算器動作表

2.7.6 考察

実験では、事前に準備した真理値表と実験で得られた動作表を比較したときに、真理値表で示したのと同様の動作が実装した回路で確認された。つまり、今回の真理値表から論理式と回路図の設計は間違いなく書き換えが行われていると考えられる。半加算器としての性能をきちんと有している。これを応用することにより、全加算器を設計することが可能であり、全加算器が設計できれば、計算機上で2進数の計算をこなすことができるとわかる。

2.8 全加算器と2進数の加算(課題3)

今回の課題で真理値表から回路の設計までを行った全加算器について述べる.

2.8.1 機能説明

2.6 節で述べた全加算器について機能の詳細について述べる。入力は3つで,A と B と C_1 である。それに対し,出力は2つであり,S と C_2 である。 C_1 は,一つ前の桁から繰り上げられた数である。S は,A,B の

和の一桁目である。 C_2 は,繰り上げた数である。これを半加算器と組み合わせて,2 桁の 2 進数の計算を考えた時,筆算式は左のようになる。また,加算結果を箇条書きでまとめると右のようになる。

$$\begin{array}{cccc} C_{2} & C_{1} \\ \downarrow & A_{1} & A_{0} \\ + & \downarrow & B_{1} & B_{0} \\ \hline C_{2} & S_{1} & S_{0} \end{array}$$

1 桁目の加算(半加算器)

入力: A_0 と B_0 ,出力:和 S_0 と桁上げ C_1

2 桁目の加算(全加算器)

入力: A_1 と B_1 と C_1 ,出力:和 S_1 と桁上げ C_2

2.8.2 全加算器の真理値表

2.7.1 節でまとめた全加算器の和と繰り上げ数の関係を入力と出力の真理値表にまとめると次のようになった。(表 8 参照)

		入力		E	出力
				和	桁上げ
端子名	A	В	C_{in}	S	C_{out}
真理值	0	0	0	0	0
	0	1	0	1	0
	1	0	0	1	0
	1	1	0	0	1
	0	0	1	1	0
	0	1	1	0	1
	1	0	1	0	1
	1	1	1	1	1

表 8 全加算器真理值表

2.8.3 全加算器の論理式

2.8.2 節でまとめた真理値表より、全加算器の論理式をまとめた、論理式は、次の条件を満たすような式でなければならないとわかった。

- C_{in} が 0 のとき、和は、入力の値が互いに異なるときに 1 となること.
- C_{in} が 1 のとき、和は、入力の値が等しくなるときに 1 となること、
- C_{in} が 0 のとき、桁上げは、入力の値が両方 1 になるときに 1 となること.
- ullet C_{in} が 1 のとき,桁上げは,2 つの入力の内,少なくとも一方の状態が 1 であるときに 1 になること.

これをもう一度書き換えると,

- $C_{\rm in}=0$ ならば、和は、((A=1) かつ (B=0)) または ((A=0) かつ (B=1)) のときに 1
- $C_{in} = 1$ ならば、和は、((A = 0)) かつ (B = 0) または ((A = 1)) かつ (B = 1) のときに 1
- $C_{in} = 0$ ならば、桁上げは、(A = 1) かつ (B = 1) のときに 1

• $C_{in} = 1$ ならば、桁上げは、(A = 1) または (B = 1) のときに 1

$$S = \overline{C_{in}} \cdot (A \cdot \overline{B} + \overline{A} \cdot B) + C_{in} \cdot (\overline{A} \cdot \overline{B} + A \cdot B)$$
(14)

$$= \overline{C_{in}} \cdot (A \cdot \overline{B} + \overline{A} \cdot B) + C_{in} \cdot (\overline{\overline{A} \cdot \overline{B}} \cdot \overline{A \cdot B})$$
(15)

$$= \overline{C_{in}} \cdot (A \cdot \overline{B} + \overline{A} \cdot B) + C_{in} \cdot ((\overline{\overline{A} + B}) \cdot (\overline{A} + \overline{B}))$$
(16)

$$= \overline{C_{in}} \cdot (A \cdot \overline{B} + \overline{A} \cdot B) + C_{in} \cdot (\overline{(A+B) \cdot (\overline{A} + \overline{B})})$$
(17)

$$= \overline{C_{in}} \cdot (A \cdot \overline{B} + \overline{A} \cdot B) + C_{in} \cdot (\overline{A \cdot \overline{A} + A \cdot \overline{B} + \overline{A} \cdot B + B \cdot \overline{B}})$$

$$(18)$$

$$= \overline{C_{in}} \cdot (A \cdot \overline{B} + \overline{A} \cdot B) + C_{in} \cdot (\overline{A} \cdot \overline{B} + \overline{A} \cdot B) \quad (A \cdot \overline{A} = B \cdot \overline{B} = 0)$$
(19)

$$= \overline{C_{in}} \cdot (A \oplus B) + C_{in} \cdot (\overline{A \oplus B}) \tag{20}$$

$$= (A \oplus B) \oplus C_{in} \tag{21}$$

$$C_{out} = A \cdot B \cdot \overline{C_{in}} + \overline{A} \cdot B \cdot C_{in} + A \cdot \overline{B} \cdot C_{in} + A \cdot B \cdot C_{in}$$
(22)

$$= (A \cdot \overline{B} + \overline{A} \cdot B) \cdot C_{in} + A \cdot B \cdot (C_{in} + \overline{C_{in}}) \qquad (C_{in} + \overline{C_{in}} = 1)$$
(23)

$$= (A \oplus B) \cdot C_{in} + (A \cdot B) \tag{24}$$

となった. 次のように和を表す論理式の変形を行った.

- (14) 式で、 C_{in} の状態による条件を論理式の形で書き下した.
- (15) 式で、 $C_{in}=1$ のときの入力 A、B による部分をド・モルガン則によって論理和から否定の論理積の否定に書き換えた。こうすることで、論理和で表されていたものを意味を変えずに、形のみ変える事ができる。
- (16) 式で、 $C_{in}=1$ のときの入力 A,B による部分をド・モルガン則によって、否定の論理積から論理和の否定に、もしくは、論理積の否定から否定の論理和に書き換えた.
- (17) 式で, 否定の否定を解消した.
- (18) 式で、論理積を分配法則により論理和に書き換えた.
- (19) 式で、論理として 0 となる部分を消去した.
- (20) 式で,入力A,Bにおいて,排他的論理和として括れる部分を書き換えた.
- (21) 式で、入力 C_{in} を含めた論理式全体で排他的論理和として括れる部分を書き換えた.

このように変形することで、全加算器の和は、(21) 式で表せるとわかる。次に桁上げを示す論理式の変形について見る。

- (22) 式で、表8より、出力の桁上げが1となる条件を足し上げた、そうすることで、桁上げが1となる状態を全て書き上げることができた。
- (23) 式で,入力 A, B が関わる演算として,論理和の演算と排他的論理和の演算に分け,括りあげた.
- (24) 式で,排他的論理和として括れる部分を書き換え,論理として1になる部分を省略した.

このように変形することで、全加算器の和は、(24)式で表せるとわかる.

2.8.4 全加算器の回路図

2.8.3 節でまとめた論理式を回路図にすると次のようになった. (図 12 参照) 直和を ExOR 回路を用いて, 論理積を AND 素子を用いて設計した.

2.8.5 2桁の2進数の加算回路の真理値表

2.8.1 節でまとめた 2 桁の 2 進数の加算器の和と繰り上げ数の関係を入力と出力の真理値表にまとめると次のようになった. (表 9 参照)

		入	力			出力	
					3 桁目	2 桁目	1 桁目
端子名	A_1	A_0	B_1	B_0	C_2	S_1	S_0
真理値	0	0	0	0	0	0	0
	0	1	0	0	0	0	1
	1	0	0	0	0	1	0
	1	1	0	0	0	1	1
	0	0	0	1	0	0	1
	0	1	0	1	0	1	0
	1	0	0	1	0	1	1
	1	1	0	1	1	0	0
	0	0	1	0	0	1	0
	0	1	1	0	0	1	1
	1	0	1	0	1	0	0
	1	1	1	0	1	0	1
	0	0	1	1	0	1	1
	0	1	1	1	1	0	0
	1	0	1	1	1	0	1
	1	1	1	1	1	1	0

表 9 全加算器真理值表

2.8.6 2桁の2進数の加算回路の論理式

2.8.5 節でまとめた真理値表と半加算器,全加算器の設計で用いた考え方より,2桁の2進数の加算器の論理式をまとめた。論理式は、次の条件を満たすような式でなければならないとわかった。

- 1 桁目の和は、1 桁目の入力値の排他的論理和であること.
- 1 桁目の桁上げは, 1 桁目の入力値の論理積であること.
- 2 桁目の和は, 2 桁目の入力値の排他的論理和と1 桁目の桁上げ値の排他的論理和であること.
- C_1 が 0 のとき, 2 桁目の桁上げは, 2 桁目の入力値が両方 1 になるときに 1 となること.
- C_1 が 1 のとき, 2 桁目の桁上げは, 2 桁目の入力値が互いに異なるときに 1 になること.

したがって,これを論理式の形で記述すると,

$$\begin{split} S_0 &= A_0 \oplus B_0 \\ S_0 &= (A_1 \oplus B_1) \oplus (A_0 \cdot B_0) \\ C_2 &= (A_1 \oplus B_1) \cdot (A_0 \cdot B_0) + (A_1 \cdot B_1) \end{split}$$

となった.

2.8.7 2桁の2進数の加算回路の回路図

2.8.6 節でまとめた論理式を回路図にすると次のようになった. (図 12 参照) S を出力するための直和を ExOR 回路を用いて, C を出力するための論理積を AND 素子を用いて設計した.

2.9 ラッチ回路

Latch という言葉は、門や戸の掛けがね、錠という意味で、掴んだり、状態を保持しているという意味がある。それが、コンピュータの用語として、データや信号を保持するという意味を持つようになった。今回は、ラッチ回路の中でも D ラッチ回路の実験を行った。

2.9.1 D ラッチ回路の機能説明

D ラッチ回路は,RS ラッチの前段にデータ記憶用のゲートを持ち,入力されたデータを保持することができる.この機能は,ストローブ入力と呼ばれる信号によって制御される.つまり,RS ラッチにいつデータを保持するかをストローブ入力により制御しているのが D ラッチ回路である.これを実装しているのが図 15 で示された回路である.この回路にデータとストローブ入力を入れて,どのような応答があるかを実験を通し,動作表とタイムチャートを用いて調べた.

2.9.2 D ラッチ回路の動作表

図 15 で示された回路を実装し、動作させたときに示した動作を表にまとめると次のようになった. (表 10 参照)

	入力	力	出	力
接続端子	S_1	S_0	L_1	L_0
端子名	Data	$\overline{\mathrm{Stb}}$	Q	$\overline{\mathrm{Q}}$
電圧	L	L	Q_0	$\overline{\mathrm{Q}_0}$
	Н	L	Q_0	$\overline{\mathrm{Q}_0}$
	L	Η	L	Η
	Н	Н	Н	\mathbf{L}

表 10 D ラッチ回路の動作表

2.9.3 D ラッチ回路のタイムチャート

図 15 で示された回路を実装し、動作させたときに示した動作をタイムチャートにまとめると次のようになった. (図 16 参照) タイムチャートより、ストローブ入力が正のときには、以前のデータが保持されて、データを入れ替えても出力 Q が変化しないことがわかった.

2.9.4 D ラッチ回路の考察 1

ストローブ信号が H のときは、 \overline{Stb} が H のときである。ストローブ信号が H のときに、D ラッチ回路の記憶保持機能が OFF になるため、データの入力が変化した場合、今までの出力とは関係なく、出力が変化し、入力データの値を反映する。したがって、 $\overline{Stb}=H$ のとき、出力はデータ入力値となる。

以上のことは、動作表からも読み取れる. 表 10 より、 $\overline{Stb}=H$ のとき、出力がデータ入力値と等しいのが読み取れる.

同様に、実験で得たタイムチャートを見ると、 $\overline{\text{Stb}} = \text{H}$ のとき、出力 Q の動作は、入力データの値 L と H によって、変化しているのがわかる。(図 16 参照)データの入力値を追いかけるように出力が変化している。 したがって、 $\overline{\text{Stb}} = \text{H}$ のとき、出力はデータの入力値と等しくなると考えられる。

2.9.5 D ラッチ回路の考察 2

ストローブ信号が L のときは、 $\overline{\text{Stb}}$ が L のときである.ストローブ信号が L のときに,D ラッチ回路の記憶保持機能が ON になるため,データの入力が変化しても,今までの出力を保持するように回路が機能し,出力が変化することはない.したがって, $\overline{\text{Stb}} = \text{L}$ のとき,出力が必ず Q_0 となる.

以上のことは、動作表からも読み取れる.表 10 より、 $\overline{Stb}=L$ のとき、出力が必ず Q_0 となっているのが読み取れる.

同様に、実験で得たタイムチャートを見ると、 $\overline{Stb}=L$ のとき、出力 Q の動作は、入力データの値が L と H にかかわらず、一定になっているのがわかる.(図 16 参照)

したがって、 $\overline{\text{Stb}} = L$ のとき、出力が必ず Q_0 となると考えられる.

2.9.6 Dラッチ回路の考察3

データの入力値を変更するのと同時にストローブ信号を変化させると、次のようなことが起こると考えられる.

ストローブ信号を L にした時、出力 Q は、何も変化しないと考えられる.ストローブ信号を L にすることは、記憶保持機能が OFF の状態から ON の状態になることである.記憶保持機能が OFF の状態では、以前の出力は記憶されていないために、記憶保持機能が ON になっても、ただちに、記憶された出力が出力されるわけでない.したがって、ストローブ信号を L にした時、ただちに、出力 Q は、何も変化しないと考えられる.

次に、ストローブ信号を H にした時、出力 Q は、その時のデータの入力値になると考えられる.記憶保持機能を ON から OFF にすることであり、OFF になった状態では、データの入力値が出力に反映されるために、ストローブ信号を H にした時、出力 Q は、その時のデータの入力値になると考えられる.

以上の考察より, D ラッチ回路におけるストローブ信号の機能は,以前の出力を記憶しておき,データの入力値の如何にかかわらず,その値を保持し続けようという記憶保持機能を制御する役割である.ラッチの機能

は、2.9節で述べた言葉の通り、一つ前の出力の内容をドアの錠のように開けられるまでその状態を変えないように保持し続けようという機能であった考えられる.

2.10 J-K フリップフロップ回路

2.10.1 J-K フリップフロップ回路の機能説明

J-K フリップフロップ回路の特徴として同期しているときには,一つ前の状態を保持して,それを次の動作に反映させることである.最もよく知られているのが,トグルという機能で,一つ前の出力を保持し,それの否定を次に出力する機能である.この機能のトリガーとなるのが, \overline{CLK} 入力であり,この入力がダウンするときに,反転した出力が生じる.つまり, \overline{CLK} のダウンする任意のタイミングで H と L の状態を繰り返す事ができる.

2.10.2 J-K フリップフロップ回路の動作表

図 17 で示された回路を実装し、動作させたときに示した動作を表にまとめると次のようになった. (表 11 参照)

			入力			出	力
端子名	S_0	S_1	S_2	S_3	DA	L_1	L_0
端子名	$\overline{\text{CLR}}$	$\overline{\mathrm{PR}}$	J	K	$\overline{\text{CLK}}$	Q	$\overline{\mathrm{Q}}$
電圧	L	Η	X	X	X	L	Η
	Н	\mathbf{L}	X	X	X	Н	\mathbf{L}
	L	\mathbf{L}	X	X	X	H*	H^*
	Н	H	L	L	\downarrow	Q_0	$\overline{\mathbf{Q}_0}$
	Н	Η	\mathbf{L}	Η	\downarrow	L	Η
	Н	Η	Η	\mathbf{L}	\downarrow	Н	\mathbf{L}
	Н	Η	Η	Η	\downarrow	$\overline{\mathrm{Q}_0}$	Q_0
	H	Η	X	X	Η	Q_0	$\overline{\mathrm{Q}_0}$

表 11 J-K フリップフロップ回路動作表

2.10.3 J-K フリップフロップ回路のタイムチャート

図 17 で示された回路を実装し、動作させたときに示した動作をタイムチャートにまとめると次のようになった. (図 18 参照)

2.10.4 JK フリップフロップ回路考察前半

前半部では、 $\overline{\text{CLR}}$ 入力と $\overline{\text{PR}}$ 入力による応答について見ていく.

表 11 によると、 $\overline{\text{CLR}}$ もしくは、 $\overline{\text{PR}}$ に L が入力されている時、他の入力 J,K, $\overline{\text{CLK}}$ の入力値にかかわらず、ある定まった値を出力するようになっている。それをタイムチャートと見比べると次のようなことがわかる。(図 18 参照)タイムチャートの前半部が、 $\overline{\text{CLR}}$ と $\overline{\text{PR}}$ に関する変化である。タイムチャートで $\overline{\text{CLR}}$ と $\overline{\text{PR}}$ が順番に L に変化するところでは、そのたびに出力値が変化し、ある固定の値になっているのがわかる。

 $\overline{\text{CLR}} = H$ で $\overline{\text{PR}} = H$ のときに出力 Q は L とする.このときに $\overline{\text{PR}} = L$ となると,表 11 より Q は H になる.この後に $\overline{\text{PR}} = H$ に戻し, $\overline{\text{CLR}} = L$ とすると,11 より Q は L になる.これは, $\overline{\text{PR}} = L$ のときと $\overline{\text{CLR}} = L$ のときとで,出力が取りうる値が異なるために起こる.しかし,同じ入力が連続して L に変化するときは,最初にある定状態に変化しているために,そのたびに変化は起こらないことがわかる.

したがって、 $\overline{\text{CLR}}$ もしくは、 $\overline{\text{PR}}$ が L のときにはある定状態(出力値がある値に決まる状態)が続き、一度 その定状態になった場合は、同じ入力が何度 L に入ろうとも、定状態にいる限り変化することはない.ただ、一度でももう一方の入力に L が入力されれば、定状態は崩れて、再度変化することになる.また、その時の定 状態は、 $\overline{\text{CLR}}$ が L のときと $\overline{\text{PR}}$ が L のときで互いに反対の値を取るため、これらが連続して L に入ると、必 ず出力は反転するとわかる.

2.10.5 JK フリップフロップ回路考察後半

後半部では、 $\overline{\rm CLR}$ と $\overline{\rm PR}$ の入力値がともに H であるときの、J と K の入力値とその時の $\overline{\rm CLK}$ 変化に対する出力応答について見ていく.

動作表(表 11)より,Jと K の入力値が一致しないときには,出力はある定状態になることがわかる.ただ,その定状態になるトリガーは,Jや K の入力値の変化ではなく, \overline{CLK} の値が立ち下がるときに起こる.つまり,(J,K) が(L,H) であるといったからと言って,ただちに,出力 (Q,\overline{Q}) も(L,H) になるというわけではなく, \overline{CLK} の変化による.ただ, \overline{CLK} が一度トリガーを引いた後は,(J,K) の組が変化しない限り出力値 (Q,\overline{Q}) の組は変化しない.そのため,トリガーを何度引いても,値が変わらないということが起こる.その様子はタイムチャートからも読み取れる.(図 18 参照)

以上が、J-K フリップフロップ回路の入力値と出力値の関係である.

2.11 Dフリップフロップ回路

2.11.1 D フリップフロップ回路の機能説明

D フリップフロップ回路も J-K フリップフロップ回路と同様に一つ前の状態を保持し、その否定を次の出力として採用するような構造を取っている。そのときに $\overline{\text{CLK}}$ 入力が立ち上がることがトリガーとなる。つまり、 $\overline{\text{CLK}}$ 入力を任意のタイミングで立ち上げることで、反転を制御することができる。

2.11.2 D フリップフロップ回路の動作表

図 19 で示された回路を実装し、動作させたときに示した動作を表にまとめると次のようになった. (表 12 参照)

表 12 D フリップフロップ回路動作表

	入	力	出力
接続端子	S0	DA	L0
端子名	$\overline{\text{CLR}}$	$\overline{\text{CLK}}$	Q
クリア	L	×	L
分周機能	Н	0L	L
	Н	$1\uparrow$	Н
	Н	$2\uparrow$	L
	Н	$3\uparrow$	Н
	Н	$4\uparrow$	L
	Н	$5\uparrow$	Н
	Н	$6\uparrow$	L

2.11.3 Dフリップフロップ回路のタイムチャート

図 19 で示された回路を実装し、動作させたときに示した動作をタイムチャートにまとめると次のようになった. (図 20 参照)

2.11.4 D フリップフロップ回路の考察 1

Dフリップフロップ回路を用いた時,動作表(表 12)とタイムチャート(図 20)によると,クロック信号の立ち上がりにより,出力 Q の値が反転することがわかる.ただし,それは, $\overline{\text{CLR}}$ が H のときであり, $\overline{\text{CLR}}$ が L のときには,出力 Q は反転しない.これは, $\overline{\text{CLR}}$ が L のときは,必ず出力 Q が L となり, $\overline{\text{PR}}$ が L のときは,出力 Q が H となるようになっているために反転が起こらない.反転が起こるのは, $\overline{\text{CLR}}=H$ かつ $\overline{\text{PR}}=H$ のときに,出力がデータ値を参照することによる.D フリップフロップ回路は,データ値に一つ前の出力の否定($\overline{\text{Q}}$)を入力しているため,そのデータ値を参照することにより,一つ前の出力の反転した値が出力される.そのときに,CLK 入力が立ち上がるときにデータ値を参照するため,CLK 入力が,出力を変化させるトリガーとなっている.つまり,CLK 入力が D フリップフロップの反転機構を制御していると考えられる.しかし,そのトリガーには安全装置のようなものがあり, $\overline{\text{CLR}}$ が H でないと,トリガーが作動しないようになっていると考えられる.

2.11.5 D フリップフロップ回路の考察 2

クロック信号の立ち上がりから立ち上がりまでを一周期とすると、D フリップフロップ回路の出力の変化の周期は、クロック信号の周期の 2 倍となったことがタイムチャート(図 20)より読み取れる.

2.11.6 Dフリップフロップ回路の考察3

クロック信号の周期に対し、出力の変化の周期が 2 倍であることから、周波数が周期の逆数であることを用いると、クロック信号の周波数に対し、出力の変化の周波数は、1/2 倍になったと考えられる。これは、タイムチャート(図 20)からも読み取れる。

以上より,D フリップフロップ回路は,クロック信号の立ち上がりに対して出力の変化が引き起こされるため,立ち上がりが二回起こらないと,最初の状態に戻らず,周期は 2 倍,周波数は 1/2 倍になる.このことから,ある交流信号をクロック信号として入力すると,その周波数の 1/2 倍の信号が出力される.このことから分周器と呼ばれる.つまり,分周機能(分割周波数機能)とは,ある入力信号の周波数を 1/2 倍にして出力することであると考えられる.

2.12 カウンタ回路

2.12.1 非同期 16 進カウンタ回路の機能説明

J-K フリップフロップ回路の出力を次の J-K フリップフロップ回路の \overline{CLK} 入力に接続することで,一つ前の回路が一周期終わると同時に,次の回路は変化を起こす.こうすることで,一つずつが 2 進数の桁を表すことができる.ある一つの回路が一周期分動くことは,すなわち,2 進数の桁が次の桁に繰り上がるということである.これによって,計算機が計数することができるようになる.この仕組が 16 進カウンタ回路に用いられている.

2.12.2 非同期 16 進カウンタ回路の動作表

図 21 で示された回路を実装し、動作させたときに示した動作を表にまとめると次のようになった. (表 13 参照)

2.12.3 非同期 16 進力ウンタ回路のタイムチャート

図 21 で示された回路を実装し、動作させたときに示した動作をタイムチャートにまとめると次のようになった. (図 22 参照)

2.12.4 16 進カウンタ回路の考察 1

16 進カウンタ回路の一つずつの回路は,J-K フリップフロップ回路であるため,SO (\overline{CLR}) が J-K フリップフロップ回路でどのような働きをしているか見れば良い.そこで,J-K フリップフロップ回路の動作表(表 11)をみると, \overline{CLR} が L のとき,他の入力の如何にかかわらず,反転出力の \overline{Q} の値は H になることがわかる.したがって,16 進カウンタの 4 つの出力 A, B, C, D の出力値は,H となるとわかる.その結果,NLED1 に入力される値は,A, B, C, D の 4 桁で表される 2 進数の最大値であるため,F であることがわかる.

2.12.5 16 進カウンタ回路の考察 2

 $SO(\overline{CLR})$ に H を入力した後は、J、K の入力に依存しており、これらが全て H であるので、反転した以前の出力を出力することになる。一回目の \overline{CLK} の立ち下がりでは、もともとが H の状態にあった、それぞれの出力を L に戻す動作が実行された。これは、全てが以前の出力の反転を出力するためである。よって、4 桁の 2 進数で最大であった NLED1 も、全てが反転し L のみとなったため、4 桁の 2 進数最小の 0 となる。

2.12.6 16 進カウンタ回路の考察 3

 $SO(\overline{CLR})$ に H を入力した後は, Q_0 の値が \overline{Q} から出力されることがわかる.すると,J-K フリップフロップ回路が一つずつ老いていくに従って,分周が進み,桁数の大きい部分を担うようになる.クロック信号の周期が 1 の時,1 つ目の出力の周期は 2 で,2 つ目の出力の周期は 4 で,3 つ目の出力の周期は 8 で,4 つ目の

表 13 非同期 16 進カウンタ回路動作表

$\overline{\text{CLR}}$	$\overline{\text{CLK}}$	D	С	В	A	NLED1
S0	DA	L3	L2	L1	L0	7Seg 表示
L	X	Н	Н	Н	Н	F
Η	L	Н	Η	Η	Н	F
Η	$1\downarrow$	L	\mathbf{L}	\mathbf{L}	L	0
\mathbf{H}	$2\downarrow$	L	L	L	Η	1
Η	$3\downarrow$	L	\mathbf{L}	Η	L	2
\mathbf{H}	$4\downarrow$	L	L	Η	Η	3
Η	$5\downarrow$	L	Н	\mathbf{L}	L	4
\mathbf{H}	$6\downarrow$	L	Η	\mathbf{L}	Η	5
\mathbf{H}	$7\downarrow$	L	Η	Η	L	6
Η	8↓	L	Η	Η	Η	7
\mathbf{H}	$9\downarrow$	Н	L	\mathbf{L}	L	8
Η	$10 \downarrow$	Н	\mathbf{L}	\mathbf{L}	Н	9
\mathbf{H}	$11 \downarrow$	Н	L	Η	L	A
Η	$12\downarrow$	Н	\mathbf{L}	Η	Н	В
\mathbf{H}	$13\downarrow$	Н	Η	\mathbf{L}	L	C
Η	$14\downarrow$	Н	Н	\mathbf{L}	Н	D
\mathbf{H}	$15\downarrow$	Н	Η	Η	L	Е
Η	$16\downarrow$	Н	Η	Η	Η	F
H	$17\downarrow$	L	L	L	L	0

出力の周期は 16 となる.このようにして,一段ずつ遅れながらも,クロック信号を伝えて,4 桁の 2 進数を カウントしている.順調に,クロック信号の立下りがある度に,0 から 1 、2 、3 と,カウントされる.これの 2 進数が NLED1 に入力されて,0 から F までの 16 文字に変換される.

2.12.7 16 進カウンタ回路の考察 4

2 進数の並びを逆にしているので、これは、補数、つまり、負の数を示すことになる。その時、最左桁は、補数のマイナスなどの符号を扱う部分となるため、D は、符号を、C は、2 進数の 3 桁目 (2^2) 、B は、2 進数の 2 桁目 (2^1) 、A は、2 進数の 1 桁目 (2^0) を表す。

また,逆順に並べたものをただの 2 進数と読むこともでき,補数を考えないときには,D は,2 進数の 4 桁目 (2^3) ,C は,2 進数の 3 桁目 (2^2) ,B は,2 進数の 2 桁目 (2^1) ,A は,2 進数の 1 桁目 (2^0) を表す.

2.12.8 16 進カウンタ回路の考察 5

それぞれ,一つずつ J-K フリップフロップ回路がずれる毎に,周期は 2 倍になる.つまり,DA($\overline{\text{CLK}}$)に対し,A では 2 倍の周期を持ち,A に対し,B では 2 倍の周期を持ち,B に対し,C では 2 倍の周期を持ち,C に対し,D では 2 倍の周期を持つ.つまり,DA($\overline{\text{CLK}}$)に対しては,A は 2 倍,B は 4 倍,C は 8 倍,D は 16 倍の周期を持つ.

2.12.9 16 進カウンタ回路の考察 6

2.12.8 節より,周期の逆数が周波数であることより,DA(\overline{CLK})に対し,A では 1/2 倍の周波数を持ち,A に対し,B では 1/2 倍の周波数を持ち,B に対し,C では 1/2 倍の周波数を持ち,C に対し,D では 1/2 倍の周波数を持つ.つまり,DA(\overline{CLK})に対しては,A は 1/2 倍,B は 1/4 倍,C は 1/8 倍,D は 1/16 倍の周波数を持つ.

3 感想

今回の実験で、論理回路の基本的な動作について理解を深められたと感じている。また、実際に回路を設計し、実装し、考察することで、論理式の組み立てとそれによって作れる動作というのを多少なりとも理解できたのではないかと感じている。

参考文献

[1] 電気通信大学 II 類・III 類「メカトロニクス基礎実験 知能機械工学実験」, p.52-80, 2018




図1 補集合のベン図




図 2 積集合のベン図




図3 和集合のベン図




図4 積集合の補集合のベン図




図 5 和集合の補集合ベン図




図 6 排他的論理和のベン図




図7 2入力 ExOR 回路の回路図




図8 課題1におけるExOR回路の回路図




図 9 2 入力 4 出力デコーダの回路図




図 10 4 入力 2 出力エンコーダの回路図(複数選択可能)




図 11 4入力 2 出力エンコーダの回路図(選択が 1 つしかできない場合)




図 12 半加算器回路の回路図




図 13 全加算器回路の回路図




図 14 2 桁の 2 進数の加算器回路の回路図




図 15 D ラッチ回路の回路図




図 16 D ラッチ回路のタイムチャート




図 17 J-K フリップフロップ回路の回路図




図 18 J-K フリップフロップ回路のタイムチャート




図19 Dフリップフロップ回路の回路図




図 20 Dフリップフロップ回路のタイムチャート




図 21 16 進カウンタ回路の回路図




図 22 16 進カウンタ回路のタイムチャート