

硬件工程师 作品集

嵌入式硬件设计
原理图 / PCB / Bring-up

刘欢

硬件工程师候选人

1768138189@qq.com

github.com/aaa0098



CIRCUIT / LAYOUT / VALIDATION

ESP32-S3 / PHYSICAL BOARD

核心设计能力

以工程文件、板级图纸和验证计划为证据，覆盖从模块定义到制造前检查的完整链路。

01

SCHEMATIC

原理图设计

功能分区、接口定义、主控与外设连接关系

02

POWER

电源与保护

电源树、滤波、端接、TVS 与接口防护

03

SIGNAL

模拟与通信

PT100 采集、CAN、RS485 与控制接口

04

LAYOUT

PCB 布局布线

分区、回流、去耦与高密度互连

DESIGN PRINCIPLE

把设计意图落到可审阅、可制造、可验证的工程文件。


每个项目明确区分设计完成、已打板与待验证状态；用图纸呈现设计边界，用检查清单说明下一步验证。

EVIDENCE-BASED HARDWARE

01 / 04

项目作品集

01




ESP32-S3 板级设计

CORE

原理图 / PCB / 已打板

已打板

02




CAN / RS485 通信板

CORE

收发器 / 端接 / 保护

待验证

03




PT100 温度测量

CORE

模拟前端 / ADC / RS485

待验证

04



RK3568 SoC 板级设计

CORE


DDR / BGA / 高速接口

待打板

ESP32-S3 板级硬件设计

已打板

01



ESP32-S3 / PCB BOARD

PROJECT RECORD

ESP32-S3

STATUS

已打板

SCOPE

电源、下载复位、接口与布局


个人职责
原理图 + PCB

工程交付物
原理图、PCB、实物

设计重点
电源、接口、布局

设计细节：原理图与 PCB 布局


DESIGN REVIEW / FIGURE SET



SCHEMATIC / KEY MODULES

ANALYSIS A

围绕电源树、下载复位与外设接口组织设计，保留模块边界和连接关系。



PCB / BOARD LAYOUT

ANALYSIS B

关注功能分区、去耦摆放、接口位置与后续 Bring-up 的可观察性。


VALIDATION PLAN

- 检查电源轨与上电顺序
- 完成下载、串口与外设基础验证
- 记录实物板 Bring-up 结果

STM32 CAN / RS485 通信板

设计完成，待验证

01



CAN / RS485 / PCB BOARD

PROJECT RECORD

CAN / RS485

STATUS

已打板，待验证

SCOPE

收发器、端接、接口与保护

个人职责
原理图 + PCB


关键决策
端接、TVS、接口

验证计划
收发与异常测试

设计细节：接口防护与电源模块

DESIGN REVIEW / FIGURE SET

02




CAN / RS485 SCHEMATIC

ANALYSIS A

CAN / RS485 原理图突出收发器、端接、电阻网络与接口保护关系。

03




POWER / 3.3V RAIL

ANALYSIS B

展示输入、降压与 3.3V 供电关系，作为上电验证的检查起点。

VALIDATION PLAN

- 确认端接与接口定义
- 检查收发与终端匹配
- 验证异常接口与电源状态




PT100 / SIGNAL CHAIN

验证计划

精度与温漂测试

设计细节：信号链与参考电压


DESIGN REVIEW / FIGURE SET



SIGNAL / ADC CHAIN

ANALYSIS A

采样放大、RC 低通、ADC 基准、ADC 采样与 RS485 模块构成完整信号链。



POWER / ADC REFERENCE

ANALYSIS B

5V 输入、正负电源、3.3V 与参考电压是后续上电和精度验证的优先检查项。


VALIDATION PLAN

- 验证采样精度与重复性
- 记录温漂与抗干扰表现
- 核对参考电压与地划分

RK3568 SoC 板级设计

PCB 设计完成，待打板

01



RK3568 / HIGH-DENSITY PCB

PROJECT RECORD

RK3568

STATUS

PCB 设计完成，待打板

SCOPE

供电网络、DDR、高速接口与 BGA


个人职责
原理图+PCB

设计重点
DDR、BGA、高速接口

后续验证
打板与启动验证

设计细节：BGA 扇出与高速接口


DESIGN REVIEW / FIGURE SET



BGA / FANOUT DETAIL

ANALYSIS A

以局部图审视 BGA 扇出、供电网络和高密度区域的连接完整性与可制造性。



HIGH-SPEED / BOARD REGION

ANALYSIS B

围绕 DDR、高速接口和连接器区域进行生产前网络、规则与封装核对。

VALIDATION PLAN


- 完成网络连通性与 DRC 检查
- 核对制造资料与封装
- 打板后验证上电时序与启动

硬件设计方法

每个阶段留下可审阅的交付物，降低设计与验证过程的不确定性。




补充项目与联系方式




简易示波器

采样、显示与嵌入式系统集成经历。



嵌入式芯片竞赛

竞赛项目与团队协作经历。



电子设计竞赛

电子系统方案设计与现场交付经验。

CONTACT / HARDWARE ENGINEER

刘欢

1768138189@qq.com

github.com/aaa0098

期待参与真实的硬件研发与产品交付。