


Memoria Caché

Curso: Computación Paralela y Distribuida
Alumnos:




- Briceño Anthony
- Huarcaya Astrid
- Murillo Alexander
- Sanchez Sebastian

Qué es la Memoria Caché?

Es un conjunto de ubicaciones de memoria a las que se puede acceder en menos tiempo que a otras ubicaciones de memoria.


La caché de la CPU suele estar situada en el mismo chip o en uno al que se puede acceder mucho más rápido que a la memoria normal.



Mejoras para la Arquitectura de Von Neumann

El Cambio de Paradigma

En lugar de construir un solo procesador más rápido, se colocaron múltiples procesadores en un solo circuito integrado.



El Cuello de Botella Multiplicado


Ahora, múltiples núcleos compiten simultáneamente por el mismo acceso lento a la memoria principal. Añadir núcleos no resuelve la latencia.

El Principio de Localidad: El Comportamiento del Código

```
float z[1000];  
float sum = 0.0;  
for (int i = 0; i < 1000; i++) {  
    sum += z[i];  
}
```


Código con acceso secuencial
a un array.

Localidad Temporal



Si un dato es accedido (ej. variable 'sum'), es muy probable que vuelva a ser accedido en un futuro cercano.

Localidad Espacial



Si un dato es accedido, es muy probable que los datos vecinos en la memoria también lo sean.


Niveles de la Memoria Caché

La CPU busca
en este orden:


L1

L2

L3



Composición:



No viaja un solo dato


Un acceso a memoria no trae una sola variable. Trae un bloque contiguo entero (línea de caché), típicamente de '64 bytes'.

Magia Predictiva


Al iterar sobre un array, cuando la CPU pide `A[0][1]`, ya está físicamente en la caché gracias a la lectura espacial anterior. El costo de latencia es cero.

¿Pero porqué no existe un L4?

- Ley de retorno decreciente
- Dilema de la latencia y velocidad
- Memorias apiladas verticalmente
- Espacio en el Chip




Mecánica Ideal: Cache Hit



El Escenario Perfecto

1. **Petición:** La CPU solicita la variable 'x'.
2. **Búsqueda:** Revisa instantáneamente el Nivel 1 (L1) y la encuentra.
3. **Ejecución:** El dato se transfiere a los registros sin demora. El procesador nunca se detiene y opera a su máxima capacidad teórica.

Penalización de la Caché: Cache Miss




El Atasco

1. Fallo en Cascada, la variable no está en L1, L2, L3.
2. La CPU debe buscar en la memoria RAM.
3. Se usa LRU para guardar una nueva línea.
4. El procesador congela su ejecución durante n ciclos esperando el dato.


Existen 2 políticas de Escritura en la Memoria Caché

Write - Through (Escritura Directa)



- Actualización Simultánea
- Seguro y consistente
- Bajo Rendimiento

Write - Back (Escritura Diferida)



- Escritura asíncrona
- Alto Rendimiento

El rendimiento de un procesador no es magia.

