



دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر

> آزمایشگاه معماری کامپیوتر گزارش 7 (cache)

> > _

امير على آرزم جو - 810198342 فرناز فيض - 810198454

توضيحات كلى:

در جلسه ی گذشته حافظه خارجی SRAM به همراه کنترلر آن به پردازنده اضافه گردید. مراجعه به حافظه خارجی نیاز به کلاک سایکل بیشتری دارد و در نتیجه سرعت انجام عملیات را کاهش میدهد. در این بخش حافظه نهان cache را به داخل ARM اضافه میکنیم. این مزیت وجود دارد که حافظه نهان سرعت بالاتری از SRAM دارد اما به علت مساحتی که اشغال میکند و هزینه ی بالای آن محدودیت حافظه داریم. اگر به حافظه نهان برای خواندن داده رجوع کنیم، نیاز به متوقف کردن پردازنده برای انجام عملیات حافظه نیست اما برای مراجعه به حافظه خارجی باید عملیات برای چند سیکل متوقف میشد. حافظه ی نهان که قرار است طراحی کنیم ویژگی های زیر را دارد:

دو طرفه باشد (two way)

اندازه هر كلمه: 32 بيت

اندازه هر بلاك: 64 بيت (2 كلمه)

تعداد مجموعه ها(64): set(

اندازه حافظه نهان: 1 كيلو بايت براي داده (همچنين حدود 1 كيلو بايت هم براي نشانه ها و غيره مورد نياز است.)

گذرگاه آدرس: 19 بیت


تعداد بیت مورد نیاز برای نشانه (tag(: 10) بیت

تعداد بیت شاخص index(: 6) بیت دارای بیت اعتبار (valid) برای هر بلاك هر مجموعه نیاز به یک بیت (used) (برای سیاست جایگزینی LRU دارد.

از الگوریتم LRU استفاده میکنیم: در صورتی که این بیت 0 باشد یعنی آخرین بار داده در cache0 نوشته شده و داده ی جدید در cache1 نوشته میشود. پس از آن مقدار بیت LRU برابر 1 میشود.

توضيحات cache:

شکل زیر شمای کلی حافظه نهان را نشان میدهد:



طريق كار حافظه نهان:

هنگامی که درخواست از پردازنده ارسال میشود، در حافظه نهان به دنبال داده خواسته شده میگردیم. اگر داده یافت شد 1=hit میشود و با بیت های valid متوجه میشویم که از کدام ستون باید داده بخوانیم. (سیگنال های کنترل ماکس). اما در صورتی که در حافظه نهان داده موجود نباشد hit و مجبور هستیم پردازنده را freeze کنیم و به حافظه اصلی خارج از پردازنده مراجعه نماییم.در صورت miss شدن زمان مورد نیاز از مراجعه خالی به SRAM بیشتر است. تفاوت راندمان کلی بستگی به نرخ hit شدن دارد. در این آزمایش با فرض آن که برای SRAM شش کلاک در نظر گرفته باشیم.سر عت و کارایی با حافظه نهان پایین تر آمده است.

ماژول حافظه نهان با نام cache در فایل cache.v قرار دارد.

کار کر د cache:

کلاک و ریست مانند سایر ماژول ها است و وقتی ریست 1 شود عملیات یاک میشود.

LRU_update: وقتی 1 بشود مقدار یعنی باید مقدار LRU تغییر یابد و نشان میدهد که آخرین بار از کدام ستون استفاده شده است.

Write en: وقتى 1 بشود در لبه ى بالا رونده ى كلاك در cache مقدار writeData نوشته ميشود.

Invalidate: برای صفر کردن بیت valid مربوط به خانه ای است که قرار است داده جدید در آن خانه در حافظه ی اصلی نوشته شود.

Read data: داده 32 بیتی خوانده شده از cache، به صورت Read data

Writedata: دو تا داده 32 بیتی کنار هم قرار میگیرند و در یک بلاک از حافظه نوشته میشود.


LRU: نشانگر ستونی که آخرین بار استفاده شده

Offset: برای انتخاب یکی از دو word ذخیره شده در Offset


isHit: اگر داده در حافظه نهان باشد 1 میشود و اگر نباشد 0 میشود و باید برای داده به SRAM مراجعه کرد. این متغیر حاصل or دو متغیر hitl است. یعنی اگر در هر کدام از ستون ها داده یافت شد اعلام میشود. Hit0 از تطبیق tag ها و valid به دست می آید.

توضيحات cache controller:

استیت ماشین آن به شکل زیر است:



شمای کلی مرحله MEM به شکل زیر است:



هنگام عملیات نوشتن در حافظه، تنها وظیفه ی مجموعه ی cache و controller آن این است که اگر آدرسی که قرار است در SRAM نوشته شود، در cache نوشته شود، در cache در stadd نوشته شود، در عدیف می شود:

Invalidate = 1 if present state = idle and next state = writeState


هنگام عملیات خواندن باید بررسی شود که آیا داده در cache موجود است یا خیر؟ که یعنی isHit = 1 یا خیر، اگر موجود باشد، state باشد، LRU_Update فعال می شود و مقدار LRU اشاره کننده به آدرس مربوط، update میشود و در همان state باقی می ماند؛ اگرداده مورد نظر در cache یافت نشود، باید cache controller فرمان خواندن داده ی مورد نظر و داده ی دیگر با word offset یافت نشود، باید sram controller که readState1 و readState2 نام دارند این کار انجام می شود، تا زمانی که sram_ready دریافت شود در همین state ها باقی می ماند و با readState3 شدن mas، دیتای 22 بیتی در پورت sram_readData را در دو رجیستر 32 بیتی ذخیره می کند و سپس در pause برای جلوگیری از رخ دیتای 23 بیتی در پورت cache writeBack و در آدرس مربوطه می نویسد. استیت های pause برای جلوگیری از رخ دادن هازارد داده ای قرار داده شده اند، این استیت های اضافی و پیاده سازی بسیار ساده شده ی cache در کنار عملکرد سریع SRAM بر خلاف حافظه های اصلی واقعی، (و کد محک که hit rate خیلی پایینی دارد) باعث شد بر خلاف انتظار سرعت دردازنده در مقایسه با حالت قبل که cache وجود نداشت کاهش یابد.

شبیه سازی Modelsim و تست بر روی FPGA:

برای بررسی صحت کارکرد ابتدا پردازنده را با استفاده از یک ماژول که رفتار SRAM را mimic میکند توسط یک testbench با نام testbench شبیه سازی کرده و سپس در صورت مطلوب بودن شبیه سازی سراغ تست بر روی FPGA و درستی سنجی با استفاده از signaltap میرویم.

تست Modelsim

شکل wave بدست آمده به شکل زیر است:



که همان نتایج مطلوب کد محک استفاده شده را میدهد.

تست SignalTap:

پس از سنتز و پروگرم شدن بورد، نتایج زیر بدست می آیند:

log: 2023/06/01 12:06:29 #0		click to insert time bar											
	Node	0											
ype Alia	s Name	-256 -128	Q 128 25	6 384	512 640	768	896	1024	1152	1280	14,08 15,36	1664 17	
leg	inst memReg[6]	6	10	-1073741824	-2147483648 41	-2147483648	41 8192	41 819	2 41	8192	10		
Po .		5	-123		8192	-1073741824	41	41		41	-123		
19		4	41	1024 1028	1032	1024 1028	1032	1024 1028 1032	1024 1028	1032	8192		
leg	inst memReg[3]	3	-2147483648	0 1	2 3	0 1	2 3	0 1 2 3	0 1 2	3	41		
ł-j		2	-1073741824)	1		2	3	4	-1073741824		
5 9	⊞inst memReg[1]	1	[4096] 8192			4					-2147483648		
B-	SW[0]												
<u>15</u>	SW[1]												
S	che:cache_inst[isHit											unununun	
S	ache_ctrl_inst ready												
S	X_Reg_inst freeze_N									\neg			
69	rl_inst SRAM_DQ	FFFFh						FFFFh					
S	ram_ctrl_inst readEn												
S	ram ctrl inst/writeEn		חחחחח ח	n nn	nn nn	ПП							

مقدار های سیگنال های isHit و ready، nv در کنار sram_readEn و sram_writeEn و SRAM_DQ به نمایش در آمده اند و مقادیر رجیستر فایل نیز برابر با مقادیر برنامه محک است.