در این آزمایش خواسته هایی مطرح شده بود که به شرح زیر هستند:

1. آشنایی با برد

2.طراحي اوليه پردازنده

3 تست کردن پایپ لاین

1.در ابتدا یک کد خیلی ساده نوشتیم تا با پروسه سنتز و کار با برد آشنا بشویم:

```
module helloWorld(
a, b, w

input a, b;


output w;

assign w = a || b;


endmodule
```

این کد را پس از سنتز pin assignment کردیم و وصل کردیم و با سوییچ ها روشن شدن LED را مشاهده نمودیم.

2 برای طراحی پردازنده ی زیر فایل های رجیستر و 5 بخش رنگی که نشان داده شده است را ساختیم و در مادل سیم کد هارا زدیم.



گزارش كار آزمايشگاه سيستم هاى ديجيتال2 اميرعلى آرزم جو81019342 فرناز فيض 810198454



در جلسه ی اول به روی بخش Instruction Fetch کار کردیم و در بخش Utilities ماژول های پرکاربرد مانند Mux و جمع کننده تعریف کردیم تا بتوانیم در بخش های مختلف پروژه از آن استفاده کنیم.

کد های تعریف شده در تصاویر زیر آورده شده اند

```
module EX(
1
 2
             CLK,
3
             RST,
             PC In,
             PC Out
 5
            Signed EX imm 24,
             Branch_Address */
7
8
    );
9
             input CLK,RST;
10
             input [31:0] PC_In;
11
             output [31:0] PC_Out;
12
13
             assign PC_Out = PC_In;
14
15
            input[23:0] Signed_EX_imm_24;
16
             output [31:0]Branch Address; */
17
18
    endmodule
19
```

گزارش كار آزمايشگاه سيستم هاى ديجيتال2 امير على آرزم جو 81019342 فرناز فيض 810198454

```
module EX_Reg(
 2
 3
             CLK,
             RST,
 4
             PC_In,
 5
             PC_Out
             WB_EN_In,
             MEM_R_EN_In,
             MEM_W_EN_In,
 9
10
             ALU_Res_In,
             Val_Rm_In,
11
12
             Dest_In,
13
14
             Dest_Out,
             Val_Rm_Out,
15
             ALU_Rs_Out,
16
17
             WB_EN_Out,
             MEM_R_EN_Out,
18
             MEM_W_EN_Out, */
19
             );
20
21
             input CLK, RST;
22
             input [31:0] PC_In;
23
             output [31:0] PC_Out;
24
25
             Register #(32) EX_PC_Reg (
             .clk(CLK),
26
27
             .rst(RST),
             .ld(1'b1),
             .regIn(PC_In),
29
30
             .regOut(PC_Out)
31
         );
```

```
module IF(clk, rst, freeze, Branch_taken, BranchAddr, PC, Instruction);
1
 2
         input clk, rst, freeze, Branch_taken;
 3
         input [31:0] BranchAddr;
         output [31:0] PC, Instruction;
        wire [31:0] PC_in, PC_out, PC_plus4;
 8
         assign PC = PC_plus4;
9
        Mux2 #(32) PC_IN (
10
             .d0(PC_plus4),
11
             .d1(BranchAddr),
12
13
             .sel(Branch_taken),
             .w(PC_in)
14
15
         );
16
         Register #(32) PC_inst (
17
             .clk(clk),
18
19
             .rst(rst),
             .ld(~freeze),
20
             .regIn(PC_in),
21
22
             .regOut(PC_out)
23
         );
24
         PC_Addr PC_Adder_inst (
25
26
             .PC(PC_out),
             .PC_plus4(PC_plus4)
27
28
         );
29
30
         InstructionMem InstMem_inst (
             .Address(PC_out),
31
             .Instruction(Instruction)
32
33
         );
34
     endmodule
```

```
module IF(clk, rst, freeze, Branch_taken, BranchAddr, PC, Instruction);
1
 2
         input clk, rst, freeze, Branch_taken;
 3
         input [31:0] BranchAddr;
         output [31:0] PC, Instruction;
        wire [31:0] PC_in, PC_out, PC_plus4;
 8
         assign PC = PC_plus4;
9
        Mux2 #(32) PC_IN (
10
             .d0(PC_plus4),
11
             .d1(BranchAddr),
12
13
             .sel(Branch_taken),
             .w(PC_in)
14
15
         );
16
         Register #(32) PC_inst (
17
             .clk(clk),
18
19
             .rst(rst),
             .ld(~freeze),
20
             .regIn(PC_in),
21
22
             .regOut(PC_out)
23
         );
24
         PC_Addr PC_Adder_inst (
25
26
             .PC(PC_out),
             .PC_plus4(PC_plus4)
27
28
         );
29
30
         InstructionMem InstMem_inst (
             .Address(PC_out),
31
             .Instruction(Instruction)
32
33
         );
34
     endmodule
```

```
2 module IF_Reg(
            CLK,
            RST,
5
            freeze,
6
            PC_In,
7
            flush,
8
            InstructionMemory_In,
            PC_Out,
10
            InstructionMemory_Out
11
12
            input CLK,RST,flush,freeze;
13
14
            input [31:0] PC_In, InstructionMemory_In;
15
            output [31:0] PC_Out, InstructionMemory_Out;
16
17
            wire reset = RST || flush;
18
            wire clock = CLK && ~freeze;
19
            always @(posedge clock) begin
20
21
                   if(reset)
                            {PC_Out, InstructionMemory_Out} <= 0;
12
23
14
                            {PC_Out, InstructionMemory_Out} <= {PC_In, InstructionMemory_In};
25
            end */
26
            Register #(32) IF_PC_Reg (
27
28
            .clk(CLK),
19
            .rst(reset),
30
            .ld(~freeze),
            .regIn(PC_In),
31
32
            .regOut(PC_Out)
33
        );
34
            Register #(32) IF_InstMem_Reg (
35
36
            .clk(CLK),
37
            .rst(reset),
38
            .ld(~freeze),
39
            .regIn(InstructionMemory_In),
10
            .regOut(InstructionMemory_Out)
11
        );
```

گزارش كار آزمايشگاه سيستم هاى ديجيتال2 امير على آرزم جو81019342 فرناز فيض 810198454

```
2
    module MEM_Reg(
 3
             CLK,
             RST,
             PC In,
 5
            PC Out
 6
   /*
7
            WB_EN_In,
8
            MEM_R_EN_In,
            ALU_Res_In,
9
            Data_In,
10
11
            Dest_In,
12
13
            WB_EN_Out,
14
            MEM_R_EN_Out,
            ALU_Res_Out,
15
16
            Data_Out,
            Dest_Out */
17
18
            );
             input CLK, RST;
19
20
            input [31:0] PC_In;
            output [31:0] PC_Out;
21
22
23
             Register #(32) MEM_PC_Reg (
24
             .clk(CLK),
             .rst(RST),
25
26
             .ld(1'b1),
27
             .regIn(PC_In),
28
             .regOut(PC_Out)
29
         );
```

3.میخواستیم روند افزایش سیگنال PC و پایپ لاین را مشاهده بکنیم پس از بخش های دیگر بخش های لازم را نیز کد زدیم.فایل ARM.v را جداگانه ساختیم که قرار است فایل تاپ ماژول ما باشد.

کد تست بنچ نهایی:


گزارش كار آزمايشگاه سيستم هاى ديجيتال2 امير على آرزم جو 81019342 فرناز فيض 810198454

```
`timescale 1ns/1ns
    module testbench1();
        reg clk = 0, rst;
        localparam clk_period = 20;
 6
 7
        always #(clk_period/2) clk = ~clk;
        ARM uut (
9
            .clk(clk),
            .rst(rst)
11
12
        );
13
        initial begin
14
           rst = 1;
15
            #17 rst = 0;
16
            #300 $stop;
18
        end
    endmodule
20
```

کد تست بنچ برای مشاهده روند تغییرات سیگنال PC:

```
`timescale 1ns/1ns
1
     module PC Branch Addr tb();
2
         reg [31:0] pc, signed_immed_24;
3
         wire [31:0] Branch_Address;
4
5
         PC Branch Addr uut (
             .PC(pc),
 7
             .signed_immed_24(signed_immed_24),
8
             .Branch Address(Branch Address)
         );
10
11
12
         initial begin
13
             pc = 32'd1000; signed immed 24 = 0;
             #5 signed_immed_24 = 32'd500;
14
15
             #100 $stop;
16
         end
17
     endmodule
18
```

خروجي تست بنچ:



در این شکل موج پایپ لاین و پیشروی سیگنال PC را مشاهده میکنیم که چهار تا چهار تا افزایش میابد.

برای بخش signal tab هم با توجه به دستور العمل داده شده دستور هارا طراحی کردیم تا شکل موج دستور ها را بتوانیم مشاهده کنیم که در پایپ لاین تغییر تک تک سیگنال ها را مشاهده میکنیم.

