



INSTITUTO TECNOLÓGICO DE SONORA  
Educar para Trascender

# “Arquitectura en hardware de un detector OSIC para receptor SISO-OFDM en canal V2V”

Tesis

Que para obtener el título de  
Maestro en Ciencias de la Ingeniería

Presenta

Dagoberto Alvarez Ibarra

Ciudad Obregón, Sonora; Noviembre de 2020



# Resumen

Las nuevas tecnologías, tal como V2V, necesitan cada vez mayores frecuencias de operación para cumplir con los requerimientos en la actualidad. Por este motivo, nuevos algoritmos deben ser propuestos e implementados. El esquema de detección OSIC es una propuesta a considerar, ya que conlleva una baja complejidad en su implementación.

En esta tesis se presenta una arquitectura en hardware de baja complejidad para detección de símbolo en un canal de comunicación V2V, utilizando la estrategia de diseño *top-down*. Son descritos cada uno de los módulos que conforman el diseño del detector, con detalles de entradas y salidas y la forma en que interactúan entre ellos. La síntesis final se realizó en una tarjeta de desarrollo Xilinx AC701.

Los resultados de síntesis muestran que la arquitectura no requiere una gran cantidad de recursos para mantener un desempeño en punto fijo comparable con el modelo de oro del algoritmo en punto flotante. Teniendo una primera versión de una arquitectura en hardware de un detector OSIC para un receptor SISO-OFDM en un canal de comunicación V2V.



# Índice

<b>Resumen</b>	<b>3</b>
<b>Lista de Figuras</b>	<b>9</b>
<b>Lista de Tablas</b>	<b>11</b>
<b>I Introducción</b>	<b>1</b>
1.1 Antecedentes . . . . .	1
1.2 Planteamiento del problema . . . . .	6
1.3 Objetivo . . . . .	6
1.4 Hipótesis . . . . .	7
1.5 Justificación . . . . .	7
1.6 Alcances . . . . .	7
1.7 Limitaciones . . . . .	8
<b>II Marco Teórico</b>	<b>9</b>
2.1 Estándar IEEE 802.11p . . . . .	9
2.2 Asignación de pilotos 802.11p . . . . .	11
2.3 Canal de comunicación V2V . . . . .	12
2.4 Modelo del sistema de V2V . . . . .	14
2.5 Detección en el receptor de los datos transmitidos . . . . .	16
2.5.1 Modelo del sistema receptor . . . . .	16
2.5.2 Modelo del detector OSIC basada en la descomposicion QR . . . . .	18
2.5.3 Detección QR-ML convencional . . . . .	19
2.5.4 Detector V2V Near ML . . . . .	21
2.6 Implementaciones en hardware . . . . .	22
2.7 FPGA's y arquitectura . . . . .	23
2.8 Métricas de desempeño . . . . .	24
2.9 Mapeo de algoritmo a arquitectura . . . . .	25

2.9.1	Generación del modelo de oro . . . . .	26
2.9.2	Adecuaciones al algoritmo . . . . .	26
2.9.3	Análisis de punto fijo . . . . .	27
2.9.4	Diseño de la arquitectura de hardware . . . . .	29
2.9.5	Implementación y verificación de la arquitectura . . . . .	31
<b>III</b>	<b>Método</b>	<b>33</b>
3.1	Sujeto . . . . .	33
3.2	Procedimiento . . . . .	33
3.3	Herramientas . . . . .	36
<b>IV</b>	<b>Desarrollo</b>	<b>37</b>
4.1	Desarrollo del modelo algorítmico . . . . .	37
4.1.1	Análisis en punto fijo . . . . .	38
4.2	Arquitectura propuesta . . . . .	43
4.2.1	Parametrización . . . . .	43
4.2.2	Módulo <i>Top</i> . . . . .	43
4.2.3	El bloque <b>Div_Factor</b> . . . . .	46
4.2.3.1	El bloque <b>LUT_Factor</b> . . . . .	48
4.2.3.2	El bloque <b>Divisor</b> . . . . .	48
4.2.4	El bloque <b>Hard_Demapper</b> . . . . .	48
4.2.4.1	El bloque <b>Dec_Cuadrante</b> . . . . .	50
4.2.4.2	El bloque <b>ABS</b> . . . . .	50
4.2.4.3	El bloque <b>LUT_Compara</b> . . . . .	51
4.2.4.4	El bloque <b>Comparador</b> . . . . .	51
4.2.4.5	El bloque <b>Concat_Select</b> . . . . .	52
4.2.5	El bloque <b>Symbol_Detector</b> . . . . .	52
4.2.5.1	El bloque <b>Get</b> . . . . .	53
4.2.5.2	Los bloques <b>ROM_Conste_real</b> y <b>ROM_Conste_imag</b> .	54
4.2.6	El bloque <b>Arit_Oper</b> . . . . .	55
4.2.6.1	El bloque <b>RAM</b> . . . . .	57
4.2.6.2	El bloque <b>Complex mult</b> . . . . .	57
4.2.6.3	El bloque <b>Reg</b> . . . . .	57

4.2.6.4	El bloque <b>Sub_complex</b> . . . . .	59
4.2.6.5	El bloque <b>Sel</b> . . . . .	59
4.2.7	El bloque <b>CTRL</b> . . . . .	59
4.2.7.1	<b>CTRL1</b> . . . . .	59
4.2.7.2	<b>CTRL2</b> . . . . .	59
<b>V</b>	<b>Resultados</b>	<b>61</b>
5.1	Resultados de síntesis . . . . .	61
5.2	Resultados de latencia . . . . .	63
5.3	Resultados de verificación funcional . . . . .	64
<b>VI</b>	<b>Conclusiones</b>	<b>69</b>





# Lista de Figuras

1	Estructura del preámbulo y trama del estándar 802.11p . . . . .	11
2	Esquema de asignación de pilotos en 802.11p . . . . .	11
3	Diagrama a bloque simplificado, de un sistema de comunicación V2V en banda base . . . . .	15
4	Estructura del árbol de búsqueda bajo el criterio ML . . . . .	20
5	Estructura del árbol de búsqueda bajo el criterio Near ML . . . . .	21
6	Diagrama de flujo del procedimiento que se usó en esta investigación . .	34
7	Porción del script M para las variables en punto fijo . . . . .	39
8	Análisis de punto fijo del algoritmo con modulación QPSK. . . . .	40
9	Análisis de punto fijo del algoritmo con modulación QAM-16. . . . .	41
10	Análisis de punto fijo del algoritmo con modulación QAM-64. . . . .	42
11	Segundo nivel de jerarquía en la arquitectura del detector . . . . .	44
12	Arquitectura del bloque <b>Div_Factor</b> . . . . .	46
13	Arquitectura del bloque <b>Hard_Demapper</b> . . . . .	49
14	Arquitectura del bloque <b>Symbol_Detector</b> . . . . .	52
15	Arquitectura del bloque <b>Arit_Oper</b> . . . . .	55
16	Arquitectura del bloque <b>RA</b> . . . . .	58
17	Esquema de verificación para las arquitecturas de hardware . . . . .	65
18	Bloques correspondientes a módulos implementados en FPGA . . . . .	65
19	Desempeño BER del detector para QPSK (simulación vs hardware) . . .	66
20	Desempeño BER del detector para QAM-16 (simulación vs hardware) . .	67
21	Desempeño BER del detector para QAM-64 (simulación vs hardware) . .	67



# Lista de Tablas

1	Parámetros de configuración del estándar IEEE 802.11p . . . . .	12
2	Características de seis escenarios V2V . . . . .	13
3	Entradas y salidas del detector . . . . .	45
4	Entradas y salidas de <b>Div_Factor</b> . . . . .	47
5	Contenido de <b>LUT_Factor</b> . . . . .	48
6	Entradas y salidas de <b>Hard_Demapper</b> . . . . .	49
7	Contenido de <b>LUT_Compara</b> . . . . .	51
8	Entradas y salidas de <b>Symbol_Detector</b> . . . . .	53
9	Comportamiento de <b>Get</b> . . . . .	54
10	Localidades utilizadas en <b>ROM_Conste_real</b> y <b>ROM_Conste_imag</b> . . .	54
11	Entradas y salidas de <b>Arit_Oper</b> . . . . .	56
12	Entradas y salidas de <b>RA</b> . . . . .	58
13	Resultados de síntesis del detector para cada constelación . . . . .	62



# CAPÍTULO I

## Introducción

### 1.1 Antecedentes

La industria automotriz es uno de los sectores que se encuentra en constante desarrollo, los vehículos automatizados brindan algunos beneficios, tales como mejor seguridad y comodidad, una menor gestión en tráfico, impacto ambiental, gastos, entre otros [1].

Bastantes aplicaciones de tecnología vehículo a vehículo (“Vehicle to Vehicle” por sus siglas en inglés V2V) se encuentran en desarrollo en la actualidad, a pesar de esto, los recursos utilizados para soportar estas aplicaciones no se encuentran disponibles y están progresando muy lentamente [2].

Entre algunas de las aplicaciones más utilizadas en los sistemas V2V están [3]

- Advertencias a vehículos alrededor acerca de pérdidas de control.
- Advertencias de emergencias vehiculares.

- Información acerca de las condiciones de los caminos.
- Advertencias de proximidad de vehículos.
- Acciones pre-colisiones.
- Asistencia de giros hacia la izquierda.
- Asistencia con movimientos en intersecciones.
- Advertencias sobre puntos ciegos.
- Advertencias de cambio de carril.

Las aplicaciones mencionadas necesitan que sean de alta seguridad, por medio de mensajes recibidos desde otros vehículos, estos deben de ser confiables, y con la menor demora posible para la transmisión e intercambio de información vehículo a vehículo.

En V2V se utilizan redes de comunicaciones directas de rango corto (Direct Short-Range Communications por sus siglas en inglés DSRC), que están relacionadas con el estándar IEEE 802.11p, el cual consiste en el uso de técnicas de radio para la transferencia de datos en distancias cortas entre unidades de radio fijas y móviles [4].

A continuación se muestran algunas de las fortalezas de las redes DSRC utilizadas en V2V:

- Enlaces y canales dedicados.
- Baja latencia.
- Alta seguridad.

En cuanto a las debilidades, se encuentran:

- Un despliegue limitado de infraestructura.
- Un cobro por el despliegue y mantenimiento de una infraestructura dedicada.
- La falta de un protocolo de transferencia IP (Internet Protocol).

## **1.1. Antecedentes**

---

Estas comunicaciones vehiculares conllevan problemas, puesto que las comunicaciones inalámbricas son complicadas per se, más aún cuando el factor de movimiento es agregado entre el transmisor y receptor a velocidades relativamente altas. Esto debido a que se tiene que tomar en cuenta los efectos de pérdida de trayectoria, retardo de dispersión, efecto Doppler, dispersión, entre otros, mientras la calidad de transmisión se mantiene [5].

Las características de un canal de comunicaciones V2V son significativamente diferentes a los canales celulares, más específicamente en términos de pérdidas de trayectoria y selectividad tanto en tiempo como en frecuencia, esto debido a ciertas particularidades de la propagación de radio en V2V [6].

En V2V el transmisor y receptor se encuentran a la misma altura y en ambientes similares. En sistemas celulares, la comunicación se realiza entre una estación base que se encuentra a una altura mayor con respecto a la estación móvil. Consecuentemente, los mecanismos de propagación dominantes en multi-trayectorias son distintos. Por ejemplo, la propagación de ondas sobre tejados en comunicaciones celulares es importante, mientras que en sistemas V2V se da en el plano horizontal. En comunicaciones celulares el área entre la estación base y la estación móvil se encuentra libre de dispersores, por otro lado en los sistemas V2V la dispersión ocurre entre el transmisor y receptor. Adicionalmente, la distancia en la que se lleva a cabo la transmisión es distinta, menor a 100 metros para V2V y alrededor de 1 kilómetro comunicaciones celulares.

Las comunicaciones V2V generalmente operan a 5.9 GHz, mientras que las comunicaciones celulares se lleva a cabo entre 700 y 2100 MHz, lo cual conlleva una mayor de atenuación de la señal en los sistemas V2V.

El uso de la modulación OFDM (por sus siglas en inglés “Orthogonal Frequency Division Multiplexing”) en los sistemas de comunicación de nueva generación, tales como V2V ha aumentado, debido a que proporcionan una mayor inmunidad a los desvanecimientos del canal por multitrayectoria. Un sistema OFDM convierte un canal con desvanecimiento selectivo en frecuencia, en múltiples canales con desvanecimientos con cierta banda de coherencia por medio del uso de subportadoras con frecuencias

múltiples. Estas portadoras deben de separarse por al menos el inverso de la frecuencia de muestreo para mantener la ortogonalidad [7].

Existen varias arquitecturas que definen técnicas de detección de símbolos en el sistema receptor, cada una con un desempeño particular y complejidad de implementación. Una forma de realizar la detección es mediante la anulación combinatoria lineal para satisfacer los criterios de MMSE y ZF (de sus siglas en inglés “Minimum Mean Square Error” y “Zero Forcing”, respectivamente) [8]. Uno de los algoritmos más utilizados en altos ordenes de modulación es la cancelación de interferencia sucesiva ordenada (OSIC). En ella, el proceso de cancelación busca al candidato más probable para la detección del símbolo recibido [9].

En este contexto, el algoritmo de detección de ML (por sus siglas en inglés “Maximum Likelihood”) proporciona una tasa de error de bit mínima (BER por sus siglas en inglés “Bit Error Rate”) al buscar todos los posibles candidatos, sin embargo, su complejidad computacional crece de manera exponencial a medida que aumenta la cantidad de símbolos OFDM o el nivel de modulación utilizada. Con la finalidad de disminuir la complejidad, se proponen técnicas de descomposición QR (ordenadas o no ordenadas), tales algoritmos generalmente incluyen el prefijo QRD (QR Descomposition) [10].

Como puede notarse, las comunicaciones inalámbricas se encuentran en constante desarrollo, pero mucha de la investigación ha sido enfocada al plano teórico-algorítmico y son pocos los trabajos experimentales dedicados a la factibilidad de implementación en términos de rendimiento y consumo de área. De forma que para lograr prototipados rápidos y eficientes en tecnología de última generación para evaluar en tiempo real el desempeño de los algoritmos se ha convertido en tópico interesante de investigación. Asimismo, dentro del proceso de diseño es crucial el uso de herramientas computacionales para modelar sistemas en aritmética de precisión finita. Hoy en día, MATLAB es la herramienta de modelado preferida por gran parte de los investigadores [11]. Como consecuencia, MATLAB dispone de una batería de funciones para procesamiento en punto fijo con las que se puede simular/emular el comportamiento de un sistema digital. Esto ha hecho que la síntesis y verificación en una plataforma como lo son los FPGA (“Field Programmable Gate Array”), esté en un auge creciente. Todo lo anterior



## **1.1. Antecedentes**

---

promovido por el gran incremento y refinaciones de técnicas que se han desarrollado en la industria de los semiconductores [12].

La contribución de diferentes arquitecturas de algoritmos de detección es amplia en la literatura, no obstante es preponderante su mapeo a nivel hardware para corroborar su factibilidad de implementación, por lo que existe una oportunidad de contribución. Por tal razón, los FPGA's son la plataforma principal para el desarrollo de sistemas embebidos [13].

Por otro lado, en la literatura existen varias técnicas para la detección de símbolo utilizando un detector OSIC, entre ellos están los más destacados que son los siguientes:

En [14], se investigó el desempeño de la QR basado en un detector OSIC en un espacio libre óptico (FSO) bajo sistemas de comunicación por multiplexación espacial (SM) en un sistema de múltiples entradas y múltiples salidas (MIMO) . Esta propuesta es un detector no lineal con una baja complejidad de detección, utilizando modulaciones BPSK y 16-QAM, comparando el desempeño en términos de BER con otras técnicas de detección QR-OSIC [15], pero en otros ambientes, ya que en MIMO FSO aún no han sido estudiados [16], al igual que la propuesta presentada en este documento, pero en sistemas SISO-OFDM.

Del Puerto-Flores et al presenta dos artículos relacionados con sistemas V2V utilizando la modulación OFDM, del cual se obtuvo el modelo del sistema para la cual fue diseñada la arquitectura planteada en el desarrollo de este documento. En uno de los artículos se evalúan los sistemas OFDM con portadoras virtuales (VC) bajo sistemas V2V y sus ventajas [17], donde se muestra un detector OSIC con un mejor desempeño en términos de BER en comparación a la no utilización de VC [18]. En el segundo artículo, se evalúa un detector OSIC, pero en un sistema de dispersión por transformada rápida de Fourier (DFTS)-OFDM mostrando resultados favorables para dar pauta al trabajar con sistemas SISO-OFDM [19].

## 1.2 Planteamiento del problema

En un sistema de comunicación V2V SISO-OFDM, particularmente en el receptor, el uso del método ML de detección de símbolo, a pesar de ser óptimo, es exhaustivo y por ende con una complejidad computacional grande.

Entonces, ¿Que adecuaciones son necesarias al algoritmo original que permitan implementarlo de manera digital en un FPGA y que permitan evaluar métricas que definan su desempeño en términos de: consumo de recursos, SQNR y BER, al mismo tiempo frecuencias de operación elevadas?

## 1.3 Objetivo

Desarrollar una arquitectura digital en FPGA con aritmética de precisión finita para un detector de símbolo basado en el algoritmo OSIC de un receptor V2V SISO-OFDM, evaluando métricas de desempeño funcional y de consumo área/potencia que permitan establecer su factibilidad de implementación.

Objetivos específicos:

- Modelar el esquema completo entre el receptor y transmisor en la plataforma de MATLAB.
- Realizar una análisis del algoritmo, para poder representar sus variables en punto fijo.
- Desarrollar una arquitectura digital e implementar los bloques requeridos en lenguaje de descripción de hardware (HDL) Verilog.
- Verificar la arquitectua a traves de simulaciones que permitan evaluar su rendimiento bajo métricas de: consumo de área, funcionales y de desempeño; y comparar sus resultados respecto a los obtenidos con los modelos de simulación en punto flotante.
- Proponer una arquitectura integral (*full-hardware custom*) para nuestra diseño.

## **1.4 Hipótesis**

Es posible implementar en FPGA un sistema de detección de símbolo compacto bajo el esquema de modulación OFDM y la técnica OSIC que presente un buen desempeño.

## **1.5 Justificación**

El presente trabajo realiza la implementación en hardware de un algoritmo de detección de símbolos para sistemas vehículo a vehículo utilizado un sistema SISO-OFDM. El algoritmo de detección utilizado es OSIC, el cual se implementará en una tarjeta FPGA para comparar los resultados obtenidos con las simulaciones realizadas en aritmética de punto fijo.

El algoritmo ya mencionado no ha sido tan investigado y además hasta el momento no existe un registro de su implementación en hardware inclusive a nivel prototipado experimental. De forma que, la comunidad científica del área de telecomunicaciones y de diseño digital serán los principales beneficiados, ya que quedará documentado a detalle con los pormenores de este trabajo. Consecuentemente, podrán emplearse como futuras referencias para sistemas afines como lo es 5G.

Más aún, establecerá la pauta para que pueda implementar a nivel silicio, es decir en un tentativo ASIC (Circuito Integrado de Aplicación Específica) de uso comercial para aplicaciones V2V. Contribuyendo a mitigar la complejidad en los equipos utilizados hoy en día.

## **1.6 Alcances**

El presente trabajo no busca realizar modificación al algoritmo original de detección de símbolo OSIC, más bien pretende exponer las adecuaciones al mismo para su translación a hardware, en este caso una plataforma de desarrollo FPGA. Asimismo, tampoco se pretende realizar su síntesis a un “chip” de silicio.

## **1.7 Limitaciones**

Para llevar a buen término esta tesis, la principal limitante es el tiempo, aunado al alto costo de la tarjeta de desarrollo FPGA y la no disponibilidad de acceso al laboratorio por la contingencia a causa de la pandemia por Covid-19.

## **CAPÍTULO II**

### **Marco Teórico**

El proposito de este capítulo es presentar la investigación realizada en la literatura, conocimientos necesarios para la comprensión del presente trabajo, así como el análisis de trabajos de otros autores sobre el área de estudio. En el capítulo se presentan fundamentos de un canal de comunicación V2V, algoritmos de detección de símbolo, representaciones aritméticas en punto fijo, implementación en hardware, teoría sobre FPGA, y métodos para evaluar parámetros de desempeño.

#### **2.1 Estándar IEEE 802.11p**

En el año 2010, la comunicación V2V fue estandarizada con el nombre de DSRC IEEE 802.11p [20]. Este estándar utiliza una capa física (PHY) basada en el estándar IEEE 802.11a, modificando el ancho de banda de la señal a 10 MHz y la frecuencia central

a 5,9 GHz, pero manteniendo el esquema de OFDM. El estándar 802.11a fue desarrollado originalmente para entornos en interiores, los cuales son relativamente estacionarios; por lo tanto, debido a que estas formas de onda se transmiten bajo entornos V2V con alta movilidad, el rendimiento (en términos de confiabilidad) de los sistemas de comunicación V2V se alejan de su desempeño deseable.

La estructura del preámbulo del 802.11p difiere del 802.11a, teniendo como principal diferencia la duración del símbolo, el cual es duplicado de  $16 \mu\text{s}$  a  $32 \mu\text{s}$ . Como se muestra en la Figura 1, cada trama transmitida consta de un preámbulo que incluye dos símbolos de entrenamiento, el campo de señal y el campo de datos. Los símbolos de entrenamiento cortos (10 símbolos, cada uno de  $1,6 \mu\text{s}$  de duración) se encuentran al comienzo de la trama y se utilizan para realizar la sincronía del sistema. Posteriormente, se transmiten dos símbolos de entrenamiento largos (cada uno de  $6,4 \mu\text{s}$  de duración) utilizados para la sincronización fina y en la estimación del canal. La parte restante de la trama se utiliza para el campo de SEÑAL (símbolo de encabezado), contiene información sobre la longitud de la trama, la modulación y los esquemas de codificación utilizados en los siguientes símbolos de carga útil; se codifica con el código más robusto y se modula usando la constelación BPSK. El receptor debe decodificar y analizar esta información antes de comenzar a decodificar el primer símbolo de carga útil. Por último, el campo de DATO (carga útil) de longitud variable contiene la información a transmitir y al igual que el campo de SEÑAL deben ir separados por un intervalo de guarda (GI). Dependiendo de la modulación de datos utilizada, el estándar IEEE 802.11p puede llegar a admitir varias velocidades de transmisión de datos que van desde los 3 a 27 Mbps.

## 2.2. Asignación de pilotos 802.11p




Figura 1: Estructura del preámbulo y trama del estándar 802.11p

## 2.2 Asignación de pilotos 802.11p

Las condiciones de alta movilidad presentes en ambientes V2V ocasionan una respuesta al impulso del canal (CIR) variante en el tiempo. Se asume que las variaciones temporales de los coeficientes del canal se darán por cada símbolo OFDM que componen a cada trama transmitida. La capa física de 802.11p utiliza 64 subportadoras por símbolo OFDM, incluyendo 48 subportadoras de datos, 4 subportadoras pilotos colocadas en los índices -21, -7, 7 y 21 como se observa en la Figura 2; pertenecientes al conjunto 0,1 utilizados para la estimación del canal, 11 subportadoras virtuales de valor nulo, utilizadas como guardas y una subportadora de DC, para realizar una transformada rápida de Fourier inversa (IFFT) de 64 muestras en la transmisión.




Figura 2: Esquema de asignación de pilotos en 802.11p

Como se demuestra en [21], la asignación de pilotos mencionada no es la más adecuada para la estimación del canal V2V; sin embargo, el uso de receptores con esquemas

de estimación de canal iterativos y detección de datos basadas en la técnica de mínimo error cuadrático medio (MMSE) en el dominio de la frecuencia (FD), logran tener un funcionamiento aceptable por arriba de la tercera iteración. Los parámetros utilizados por el estándar IEEE 802.11p se muestran en la Tabla 1.

Tabla 1: Parámetros de configuración del estándar IEEE 802.11p

Parámetro	Valor
BW(MHz)	10
Velocidad de transmisión (Mbit/s)	3, 4.5, 6, 9, 12, 18, 24, 27
Esquema de modulación	BPSK, QPSK, 16 QAM, 64QAM
Razón de código	1/2, 2/3, 3/4
Subportadoras de datos	48
Subportadoras pilotos	4
Tamaño de FFT	64
Periodo FFT (us)	6.4
Prefijo cíclico (us)	1.6

## 2.3 Canal de comunicación V2V

Los canales de comunicación, especialmente hablando para V2V, se han investigado bastante [2]. En [22] y [23] se expone una clasificación de los escenarios V2V posibles, dentro de los escenarios más representativos encontramos: V2V-Autopista con dirección opuesta, V2V-Urbano sobre avenida principal con dirección opuesta, V2V en calle sub-urbano, V2V en autopista, V2V autopista en la misma dirección, V2V Urbano avenida principal utilizando una frecuencia de 5.9 GHz. La Tabla 2 expone las características encontradas de cada uno de los escenarios reportados en [22].



### 2.3. Canal de comunicación V2V

Tabla 2: Características de seis escenarios V2V

Escenario	Velocidad (Km/h)	Desplazamiento Doopler (Hz)	Retardo máximo ( $\mu$ s)
V2V autopista, dirección opuesta	104	1000-1003	0.3
V2V urbano av. principal, dirección opuesta	32-48	300	0.5
V2V autopista	104	600-700	0.4
V2V urbano av. principa, misma dirección	32-48	400-500	0.4
V2V sub-urbano calle, misma dirección	32-48	300-500	0.7
V2V autopista, misma dirección	104	900-1150	0.7

Como se puede encontrar en la literatura, un modelo de canal simple no es capaz de modelar con precisión el entorno V2V. Por lo tanto, se utilizan modelos de canales estacionarios basados en el conocido modelo *Tapped Delay Line* (TDL) logrando replicar la variación temporal de los canales V2V. La CIR será variante durante el periodo de símbolo OFDM, es notable que la característica de variación temporal del canal dará lugar a la interferencia entre portadoras (ICI), lo que degradará en gran medida el rendimiento de la modulación OFDM [24].

Bajo el conocimiento del canal V2V doblemente selectivo, se debe tomar en cuenta que la colocación de símbolos piloto en la cuadrícula de tiempo-frecuencia OFDM, es de crucial importancia. Al diseñar un sistema inalámbrico, los símbolos de piloto adyacentes en la cuadrícula de tiempo-frecuencia deben cumplir algunos requisitos.

Específicamente, el espaciamiento entre pilotos máximo  $\Delta f$  (numero de subportadoras) en el dominio de la frecuencia está determinado en función del retardo máximo  $\tau_{max}$  del canal:

$$\Delta f \leq \frac{N}{\tau_{max}B}, \quad (1)$$

donde  $N$  es el número de subportadoras del símbolo OFDM igual a 64, y  $B$  es el ancho de banda del sistema igual a 10 MHz. Por otro lado, el espacio máximo  $\Delta t$  (número de símbolos OFDM) debe de satisfacer lo siguiente:

$$\Delta t = \frac{B}{2f_d(N + G)}, \quad (2)$$

donde  $G$  representa la duración del intervalo de guarda igual a 16 subportadoras. Por lo tanto, la asignación de pilotos de 802.11p (Figura 2) no resulta adecuada para realizar el proceso de estimación de canal.

## 2.4 Modelo del sistema de V2V

La estructura básica de todo sistema de comunicación V2V, se observa en la Figura 3, de acuerdo a la Figura 3, el sistema recibe datos digitales de una fuente de información y ser procesados en el codificador convolucional. El encargado de añadir redundancia a la secuencia de datos a transmitir y mejorar el desempeño de detección en el codificador de canal. El interleaver es el encargado de descorrelacionar la secuencia de bits generada para disminuir los errores de los bits. Posteriormente, el modulador selecciona bloques de  $m$  bits para el mapeo a un símbolo  $s \in \Omega$ , donde  $\Omega$  es el conjunto de la constelación utilizada por el estándar 802.11p. Después, se insertan los símbolos pilotos pertinentes, realizando la formación del símbolo OFDM indicadas por el estándar. El bloque IFFT, modula cada bloque en 64 muestras. La siguiente etapa anexa el prefijo cíclico (CP) para mitigar la interferencia entre símbolos (ISI) OFDM. Finalmente, se añade el preámbulo de la trama V2V.

## 2.4. Modelo del sistema de V2V




Figura 3: Diagrama a bloque simplificado, de un sistema de comunicación V2V en banda base

En la parte del receptor, primeramente, se sincroniza la trama y el símbolo del sistema para ejecutar la extracción del CP y mitigar la interferencia intersimbólica (ISI). Después, el símbolo OFDM es procesado para el demapeador, el cual es el encargado de separar las subportadoras de datos de los pilotos. La estimación de canal y la ecualización, representan el proceso de mayor importancia en la recepción, el desempeño de estas dos etapas influye directamente con el desempeño del sistema de comunicación V2V. EL estimador de canal, estima la CIR variante con ayuda de los símbolos pilotos transmitidos dentro del símbolo OFDM. Como consecuencia, la ecualización realiza la igualación de canal con ayuda del canal estimado para reducir las distorsiones en los datos recibidos por el canal de comunicación, este bloque entrega símbolos complejos estimados que serán demodulados, ya sea por la decisión dura o suave. El deinterleaver desentrelaza la trama y así por último el decodificador viterbi corrige los errores de bits de los datos detectados.

## 2.5 Detección en el receptor de los datos transmitidos

### 2.5.1 Modelo del sistema receptor

En un receptor V2V SISO-OFDM, la señal recibida para el  $k$ -ésimo símbolo en su representación compleja en banda base, queda expresada por la siguiente convolución circular discreta:

$$y^k[n] = \sum_{l=0}^{L-1} h^k[n, l] x^k[\langle (n-l)_N \rangle] + w^k[n] \quad (3)$$

donde,  $n = \{0, \dots, N-1\}$ ,  $l = \{0, \dots, L-1\}$ ,  $x^k[n]$  es el  $k$ -ésimo símbolo OFDM transmitido de tamaño  $N$ ,  $L$  es la longitud de CIR,  $h^k[n, l]$  es la CIR del  $k$ -ésimo bloque en el instante  $n$  para un impulso como entrada en las  $l$  muestras previas y  $w^k[n]$  es el ruido aditivo Gaussiano blanco (AWGN) complejo. La convolución circular en (3) entre el CIR y  $x^k$  se puede reescribir como:

$$\mathbf{y}^k = \mathbf{H}^k \mathbf{x}^k + \mathbf{w}^k, \quad (4)$$

donde:

$$\begin{aligned} \mathbf{y}^k &= [y^k[0], y^k[1], \dots, y^k[N-1]]^T, \\ \mathbf{x}^k &= [x^k[0], x^k[1], \dots, x^k[N-1]]^T, \\ \mathbf{w}^k &= [w^k[0], w^k[1], \dots, w^k[N-1]]^T, \end{aligned}$$

es el vector de ruido AWGN circular y simétrico, con media cero y varianza  $\sigma_w^2 = N_0/2$ .  $\mathbf{H}^k$  es una matriz de dimensión  $N \times N$  cuyos elementos son formados por los coeficientes de la CIR con la siguiente asignación:

$$[\mathbf{H}^k]_{n, n'} = h^k[n, \langle n-n' \rangle_N], \quad (5)$$

## 2.5. Detección en el receptor de los datos transmitidos

---

donde  $n, n' = \{0, \dots, N-1\}$ ,  $\langle \rangle_N$  es el operador modulo  $N$  y la CIR se asume que es cero para  $\langle n-n' \rangle_N > L-1$ . El símbolo OFDM que se recibe en el dominio de la frecuencia (FD) y sin CP, se obtiene multiplicando la ecuación (4) por la matriz de la transformada discreta de Fourier (DFT) normalizada.

$$[\mathbf{F}]_{n,n'} = \frac{1}{\sqrt{N}} e^{-j2\pi nn'/N}, \quad (6)$$

lo cual da como resultado:

$$\mathbf{u}^k = \mathbf{F}\mathbf{H}^k \mathbf{x}^k + \mathbf{z}^k, \quad (7)$$

donde  $\mathbf{u}^k$  es el símbolo OFDM recibido en el FD y  $\mathbf{z}^k$  es la DFT del vector de ruido. Utilizando las propiedades de la matriz  $\mathbf{F}$  ortogonal,  $\mathbf{F}^{-1} = \mathbf{F}^H$  y  $\mathbf{F}^H \mathbf{F} = \mathbf{I}$ , donde  $\mathbf{I}$  es la matriz identidad de tamaño  $N \times N$ , la ecuación 7 se puede reescribir como:

$$\begin{aligned} \mathbf{u}^k &= \mathbf{F}\mathbf{H}^k \mathbf{F}^H \mathbf{F} \mathbf{x}^k + \mathbf{z}^k \\ &= \mathbf{F}\mathbf{H}^k \mathbf{F}^H \mathbf{s}^k + \mathbf{z}^k \end{aligned} \quad (8)$$

$$= \mathbf{G}^k \mathbf{s}^k + \mathbf{z}^k \quad (9)$$

donde  $\mathbf{s}^k$  está compuesto por el vector  $\mathbf{s}_D^k \in \Omega$  de tamaño  $N_D$ ,  $N_p$  símbolos pilotos y  $N_G$  símbolos de guarda.  $\mathbf{G}^k = \mathbf{F}\mathbf{H}^k \mathbf{F}^H$  es la matriz de canal en la frecuencia que contiene la información en los dominios de la frecuencia y la frecuencia Doppler de la representación circulante y dispersa de la CIR variante en el tiempo. Cuando la propagación Doppler es insignificante,  $\mathbf{G}^k$  es una matriz diagonal lo cual repercute a un sistema libre de ICI. En ambientes V2V debido a la gran movilidad tanto del transmisor como del receptor, la dispersión Doppler es muy significativa originando que la matriz  $\mathbf{G}^k$  se convierta en una matriz dispersa generando un sistema afectado por ICI.

Si CIR es variante en el tiempo, entonces  $\mathbf{G}^k$  es una matriz no diagonal, originado ICI. La ecuación (9) puede ser reescrita para el modelo como:

$$\begin{aligned}\mathbf{u}_D^k &= \mathbf{G}_D^k \mathbf{F} \mathbf{s}_D^k + \mathbf{z}_D^k \\ &= \mathbf{G}_D^k \mathbf{x}_D^k + \mathbf{z}_D^k\end{aligned}\tag{10}$$

donde  $\mathbf{u}_D^k$ ,  $\mathbf{G}_D^k$  y  $\mathbf{x}_D^k$  son respectivamente el vector de datos recibido, la CFM de rango reducido  $N_D \times N_D$ , el vector de datos transmitido con precodificación lineal (LP) y el vector de ruido; cada uno muestreado en las posiciones de subportadoras de datos.

### 2.5.2 Modelo del detector OSIC basada en la descomposicion QR

La combinación del detector de símbolo de cancelación de interferencia sucesiva ordenada (OSIC) con la descomposición V2V Sorted QR, permite la implementación de un detector de símbolo subóptimo de baja complejidad, para que, el sistema multipotadora V2V con LP presente un excelente desempeño en términos de BER. La descomposición V2V Sorted QR de la matriz de canal  $\mathbf{G}_D$ , calcula una matriz triangular superior  $\mathbf{R}$ , una matriz ortogonal de norma unitaria  $\mathbf{Q}$  y una matriz de permutación  $\mathbf{P}$ , tal que,  $\mathbf{G}_D \mathbf{P} = \mathbf{Q} \mathbf{R}$ , donde  $\mathbf{G}_D \mathbf{P}$  es la matriz  $\mathbf{G}_D$  columnas ordenadas de acuerdo a  $\mathbf{P}$  [25].

La idea básica es obtener un modelo reducido de la ecuación 10 utilizando:

$$\mathbf{u}_D^k = \mathbf{Q} \mathbf{R} \mathbf{s}_D^k + \mathbf{z}_D^k\tag{11}$$

$$\mathbf{Q}^H \mathbf{u}_D^k = \mathbf{R} \mathbf{s}_D^k + \mathbf{Q}^H \mathbf{z}_D^k\tag{12}$$

$$\tilde{\mathbf{u}} = \mathbf{R} \mathbf{s}_D^k + \tilde{\mathbf{z}}\tag{13}$$

las estadísticas del ruido no son alteradas debido a que la matriz  $\mathbf{Q}$  es unitaria. El nuevo modelo descrito en la ecuación 13 es adecuado para la aplicación directa de la

## 2.5. Detección en el receptor de los datos transmitidos

---

detección OSIC. Debido a la estructura triangular de la matriz  $\mathbf{R}$ , el  $k$ -ésimo elemento de  $\tilde{\mathbf{u}}$  puede ser calculado por:

$$\tilde{u}_k = r_{kk}s_k + \sum_{i=k+1}^{N_D} r_{ki}s_i + \tilde{z} \quad (14)$$

donde  $r_{ab}$  denota el elemento de la matriz  $\mathbf{R}$  en la  $a$ -ésima fila y  $b$ -ésima columna. La detección del  $j$ -ésimo símbolo recibido es encontrado secuencialmente en el orden  $k = N_D, N_D-1, \dots, 1$  utilizando la siguiente expresión:

$$\hat{s}_k = Q\left[\frac{\tilde{u}_k - \sum_{i=k+1}^{N_D} r_{ki}\hat{s}_i}{r_{kk}}\right], \quad (15)$$

donde  $\hat{s}_k$  es el  $k$ -ésimo elemento del vector estimado de  $s_k$  y  $Q[\cdot]$  es un dispositivo de decisión que mapea su argumento al punto más cercano de la constelación  $\Omega$ . Finalmente, los símbolos decodificados son reordenados acorde a  $\mathbf{P}$ . Asumiendo que, todas las decisiones previas son correctas, la interferencia de los símbolos previos puede ser cancelada perfectamente en cada iteración del proceso, la contribución del ruido no se considera debido a que su varianza no fue afectada por la propiedad ortonormal de la matriz  $\mathbf{Q}$ .

La adaptación del detector OSIC al sistema multiportadora posee una muy baja complejidad computacional con respecto al detector óptimo ML, sin embargo, debido a la cancelación secuencial que describe el algoritmo para la búsqueda del vector estimado  $\hat{\mathbf{s}}$  ocasiona que el vector óptimo sea descartado en algunas realizaciones, por lo que su desempeño en términos de BER se aleja al logrado por el detector óptimo ML.

### 2.5.3 Detección QR-ML convencional

La adaptación de la detección QR-ML convencional al modelo del sistema receptor planteado, se puede reformular como:

$$\hat{\mathbf{s}}_{ML} = \arg \min_{\mathbf{s} \in \Omega^{N_D}} \|\tilde{\mathbf{y}} - \mathbf{R}\mathbf{s}\| \quad (16)$$

$$= \arg \min_{s \in \Omega^{N_D}} \left( \sum_{j=1}^{N_D} |\tilde{y}_j - \sum_{i=j}^{N_D} r_{j,i} s_i|^2 \right), \quad (17)$$

la búsqueda de la solución ML basada en la ecuación (17) puede reflejarse en la construcción del árbol de búsqueda en la Figura 5. Para poder calcular (17) se define la siguiente métrica de rama:

$$d_i = |\tilde{y} - r_{i,i} \hat{s}_i - \sum_{j=i+1}^{N_D} r_{i,j} \hat{s}_j|^2, \quad (18)$$

donde  $d_i$  es el valor de la métrica de rama de un nodo  $\hat{s}_i$ , que tiene a  $\hat{s}_{N_D}, \dots, \hat{s}_{i+1}$  ( $\hat{s}_k \in \Omega, i+1, \leq k \leq N_D$ ) como sus nodos antecesores. La distancia entre cada nodo de un  $k$ -ésimo nivel y la raíz se define como el valor métrico acumulado, el cual representa la suma de todas las métricas de ramas desde la raíz hasta el nodo indicado. Para un nivel  $n$ , la métrica acumulada se obtiene a partir de:

$$\sum_{i=1}^n d_{N_D-i+1} = \sum_{i=1}^n |\tilde{y}_{N_D-i+1} - \sum_{j=N_D-i+1}^{N_D} r_{N_D-i+1,j} \hat{s}_j|^2, \quad (19)$$




Figura 4: Estructura del árbol de búsqueda bajo el criterio ML



## 2.5. Detección en el receptor de los datos transmitidos

de acuerdo con la ecuación (17), la detección óptima del vector  $\hat{s}$  será la ruta que minimice a (19), cuando  $n = N_D$ .

Nuestra propuesta expuesta a continuación, se basa en la incorporación del algoritmo  $M$  adaptativo a la detección **QR-ML** convencional, realizando ajustes en el proceso de búsqueda de árbol con el objetivo de reducir la complejidad computacional.

### 2.5.4 Detector V2V Near ML

Es importante aclarar que al igual que la detección OSIC se hace uso de la descomposición Sorted-QR. Como se ilustra en la Figura 5 el símbolo  $s_{N_D}$  se ubica en el nodo raíz del árbol, y los nodos hijos que emanan del mismo son una solución posible para  $s_{N_D-1} \cdots s_1$ , la aplicación del algoritmo  $M$  radica en seleccionar en cada nivel del árbol un máximo de  $M(M < P)$  candidatos para la detección del  $i$ -ésimo símbolo del vector  $\hat{s}$  estimado, descartando los  $P - M$  nodos restantes del nivel actual.




Figura 5: Estructura del árbol de búsqueda bajo el criterio Near ML

A cada rama se le asigna una métrica de distancia definida por:

$$D_k^2 = \|\tilde{y}_k - \sum_{i=k}^{N_D} \mathbf{R}_{k,i} \mathbf{x}_i\|^2, \quad (20)$$

seleccionando los  $M$  nodos que mantengan una distancia menor entre cada nodo de un  $k$ -ésimo nivel y el nodo raíz, por lo tanto al finalizar la detección se tendrá tan solo  $M$  rutas posibles, cada una con una distancia total igual a:

$$D_T^2 = \sum_{k=1}^{N_D} D_k^2, \quad (21)$$

la solución  $\hat{s}$ , sera dada por la ruta que cumpla con:

$$\hat{s} = \arg \min_{s \in \Omega} \sum_{k=1}^{N_D} D_k^2 = \arg \max_{s \in \Omega} D_T^2. \quad (22)$$

Valores pequeños de  $M$  generan como resultado detectores de baja complejidad pero subóptimos en términos de BER, a medida que el valor de  $M$  es incrementado, el desempeño del algoritmo propuesto se acerca al desempeño del detector ML, con la penalidad de un incremento en la complejidad computacional del mismo [26].

## 2.6 Implementaciones en hardware

Una implementación en hardware es mucho más rápida que una de software, ya que el diseño es particular a la ejecución de un algoritmo. Los diferentes dispositivos para realizar una implementación en hardware se encuentran los dispositivos lógicos programables complejos (CPLD), FPGA, los cuales se utilizan para la implementación de prototipos y los circuitos integrados de aplicación específica (ASIC), los cuales son circuitos integrados hechos para un uso en particular.

Los FPGA comparados con los CPLD, es que contienen un gran número de bloques para realizar operaciones sencillas y de alto nivel. Los FPGA comparado con ASIC tienen la principal desventaja de ser más lentos, y un mayor consumo de potencia, pero a un menor costo de adquisición y la característica de ser reprogramables.

## 2.7. FPGA's y arquitectura

---

En los últimos años, los FPGA's han tenido un gran avance creando soluciones re-programables, y con la implementación, los diseñadores se pueden enfocar más en la optimización de la arquitectura.

## 2.7 FPGA's y arquitectura

Los FPGA fueron realizados gracias a la combinación del control del diseñador y el tiempo de desarrollo de los PLD's con el bajo costo y la densidad de los arreglos de compuertas, por lo que rápidamente, los FPGA's se fabricaron. Como los ASIC's necesitan una gran cantidad de lógica combinacional y secuencial y además costosos, los FPGA's se fueron insertando en el mercado rápidamente en el mercado.

Un FPGA, independientemente del fabricante, tiene ciertos elementos en común, tales como:

- *Look-up table* (LUT): elementos básicos que realizan operaciones lógicas de  $N$  variables booleanas. Este elemento, es básicamente una tabla de verdad, donde a diferentes entradas combinacionales se obtienen diferentes salidas.
- *Flip-Flop* (FF): elementos básicos de un registro, su estructura básica tiene una entrada, una salida, una entrada de reloj, un habilitador, y un *reset*.
- Wire: elementos que realizan las conexiones entre elementos.
- Bloques entrada salida (I/O): puertos disponibles ingresar datos de entrada y asignar valores de salida.

Un bloque típico de un FPGA, consiste en una LUT, en la cual van las entradas lógicas y en la salida un FF con otra entrada para la señal de reloj. Algunos FPGA's cuentan con bloques especializados tales como:

- Módulo DSP48: elemento complejo disponible como una unidad aritmética lógica (ALU), que se encuentra dentro de los FPGA's, que se componen principalmente de una cadena de tres bloques diferentes; un sumador/restador conectado a un multiplicador y finalmente, conectado a un sumador/restador/acumulador.

- BRAM: memoria RAM de doble puerto dentro del FPGA para proveer el almacenamiento *on-chip*. Existen dos tipos de BRAM de 18 Kbits o 36 Kbits. En este bloque se pueden implementar memorias de tipo RAM y ROM.

## 2.8 Métricas de desempeño

Existen diversas de formas para analizar y evaluar las arquitecturas digitales de hardware, independientemente de cual de ellas se use, la mayoría tienen en común las siguientes métricas de desempeño:

- Latencia: Se define como la cantidad de ciclos de reloj que se toma para realiza una instrucción o un grupo de instrucciones. Este parámetro se puede mejorar si es aplicada la técnica de *pipeline*, que significa que la siguiente instrucción en ser realizada puede ser iniciada antes de que la actual ejecución esté completa, permitiendo la superposición de etapas requeridas en el proceso de instrucciones, y así reducir la latencia para el grupo total de instrucciones.
- Error absoluto: Para caso de hardware establece la diferencia entre el valor exacto (punto flotante) de la magnitud y el valor obtenido (punto fijo), el cual puede dar como resultado un número positivo o negativo. El resultado proporciona una idea de la calidad de la medida.
- Error relativo: Define el cociente entre la magnitud en punto fijo y el valor en punto flotante [27].
- Relación señal ruido de cuantificación (SQNR): Es una métrica que sirve para evaluar el desempeño en punto fijo de una arquitectura. La SQNR expresa la razón entre la potencia deseada y la señal de ruido cuantificada, y así, obtener el valor mínimo de precisión computacional y especificaciones de la aritmética de punto fijo ajustadas a la aplicación. Entre mayor sea el SQNR, es más preciso el resultado, es decir, será más cercano al resultado que se obtiene con la precisión proporcionada por la aritmética de punto flotante. SQNR es una métrica estadística, la cual dice si el algoritmo es confiable o no [28].

## 2.9. Mapeo de algoritmo a arquitectura

---

- Consumo de recursos: Se consideran como recursos del FPGA, los elementos que pertenecen a su estructura básica, mismos que fueron descritos en el apartado 2.7. Dependiendo del algoritmo que se esté implementando se consumirá un porcentaje de los recursos, una vez realizada la síntesis del mismo, se despliega la cantidad de recursos que son utilizados. Generalmente se busca mantener el menor consumo posible.
- Frecuencia máxima: Es la frecuencia máxima del reloj principal a la que puede funcionar correctamente el sistema, es decir, con una frecuencia menor o igual se garantiza el correcto funcionamiento. Para calcular la frecuencia máxima, primero se debe de calcular el periodo mínimo del sistema, el cual se compone por retardos máximos de los componentes síncronos, retardo de los componentes computacionales, y retardo de las conexiones o ruteo. Al trasladar una arquitectura al FPGA, se realizan conexiones, con esto múltiples caminos síncronos, siendo el camino de mayor retardo el de más importancia. Con el tiempo de camino crítico se mide el periodo mínimo y el inverso de esto se tiene la frecuencia máxima de muestreo.

## 2.9 Mapeo de algoritmo a arquitectura

Esta técnica es planteada por Romero <sup>1</sup> en [29], que permite al algoritmo en cuestión pueda ser implementado en forma eficiente ya sea en términos de velocidad o área consumida. Asimismo, facilita que los diseños puedan ser replicados por cualquiera que requiera de su uso.

En sentido amplio, este proceso está conformado por las siguientes fases:

1. Generación del modelo de oro (*Golden model*).
2. Adecuación del algoritmo (*Algorithm transformation*).
3. Análisis de punto fijo (*Fixed-point analysis*).
4. Diseño de la arquitectura de hardware (*Hardware architecture design*).

---

<sup>1</sup>Debido a la importancia de esta técnica, será citada en extenso en este trabajo

5. Implementación y verificación de la arquitectura (*Architecture implementation and verification*).

Vale la pena resaltar, que este proceso puede tener una naturaleza iterativa en cualquiera de sus fases, ya que ha menudo se requieren hacer ajustes para obtener los resultados deseados.

### **2.9.1 Generación del modelo de oro**

El objetivo que se persigue aquí es el de generar una referencia para el algoritmo que pueda emplearse en pasos posteriores para evaluar otras figuras de mérito. Para esto, se debe programar el algoritmo objeto de estudio, empleando preferentemente un lenguaje de alto nivel, en aritmética de punto flotante y con sus ecuaciones originales.

### **2.9.2 Adecuaciones al algoritmo**

La finalidad de este punto es modificar las ecuaciones originales o secuencia de pasos del algoritmo para reducir su complejidad sin alterar el resultado final. No existe una regla de dedo para aplicarlo, únicamente el entendimiento profundo y un análisis exhaustivo del algoritmo ayudará a identificar si los siguientes artificios (por citar algunos) pueden ayudar a replantearlo.

- Factorizaciones o aproximaciones matemáticas.
- Simplificaciones o propiedades matemáticas.
- Transformaciones o cambios de dominios.
- Sistolización de operaciones de cálculo intensivo.
- Sustitución de divisiones y multiplicaciones con operaciones conjuntas de desplazamientos y sumas/restas.

### 2.9.3 Análisis de punto fijo

La elección natural de emplear aritmética de punto flotante en las arquitecturas de procesamiento digital de señales (PDS) regularmente es desechada. Esto se debe a que es posible alcanzar desempeños similares si se sustituyen los cálculos con su representación de punto fijo. También, éstos últimos ocupan menos tiempo de procesamiento y son menos complejos de implementar. En consecuencia, su consumo de área y potencia son menores.

Bajo la luz de lo expuesto, en este trabajo se ha optado por incluir aritmética de punto fijo en las arquitecturas de procesamiento digital de señales a diseñar, lo cual requiere que un análisis del algoritmo sea llevado a cabo en esos términos para encontrar la longitud y el formato de palabra correcto. Para cuantificar los efectos de la aritmética de punto fijo en un algoritmo, se usa la figura de mérito SQNR, que mide la calidad de una señal analógica después de ser sometida a un proceso de cuantización.

El análisis de punto fijo se divide en los pasos que a continuación se enumeran:

- Medición del rango dinámico: Se define como rango dinámico a la diferencia entre los valores máximos y mínimos que toma la variable. De tal forma, que resulta imprescindible dimensionar el rango dinámico de todas las variables en punto flotante que son manipuladas por el algoritmo, para después calcular la cantidad de bits que se le deben asignar tanto a la parte entera como a la fraccionaria para representarlas en punto fijo.
- Selección del formato de palabra: Existen diversas formas para obtener el formato de palabra. La cantidad de bits IP para la representación entera de una palabra en punto fijo se relaciona directamente con el rango dinámico de la variable en cuestión, por medio de la expresión siguiente:

$$IP = \lfloor \log_2(\max(\text{abs}(\alpha_{max}), \text{abs}(\alpha_{min}))) \rfloor + 2 \quad (23)$$

donde  $\alpha_{max}$  y  $\alpha_{min}$  son los valores máximo y mínimo del rango dinámico de la variable en punto flotante y  $\lfloor \cdot \rfloor$  es el operador *floor*. La parte fraccional define la

resolución  $\epsilon$  de una variable en punto fijo. La resolución es el cambio más pequeño que se puede tener debido a los niveles de cuantización y queda expresada como:

$$\epsilon = \frac{1}{2^{FP}} \quad (24)$$

Por lo que, al despejar  $FP$  que representa el número de bits fraccionales para una resolución dada, se tiene que:

$$FP = \lceil \log_2 \frac{1}{\epsilon} \rceil \quad (25)$$

donde  $\lceil \cdot \rceil$  denota el operador *ceil*.

Cabe señalar que la resolución de la parte fraccional depende de las necesidades del sistema. En general, se debe hacer una elección cuidadosa debido a que una mayor resolución desembocará en un aumento en la anchura de la palabra ( $WL$ ).

- Cuantificación de la relación señal a ruido de cuantización (SQNR): El proceso de cuantizar un valor de punto flotante genera un error que puede ser visto como ruido que contamina al valor original, por ende el SQNR es la figura de mérito preferida para medir la calidad del proceso de cuantificación de una variable de punto flotante. Debido que la mayoría de los algoritmos operan con datos expresados como matrices y vectores, la SQNR vendrá expresada como un promedio dado por:

$$SQNR = 10 \log_{10} \frac{\sum_{n=0}^{N-1} a(n)^2}{\sum_{n=0}^{N-1} (b(n) - a(n))^2} \quad (26)$$

donde  $a(n)$  es una señal original en punto flotante,  $b(n)$  es su contraparte en punto fijo y  $N$  es la cantidad de elementos que las conforman. En particular, se debe monitorear el SQNR en todas las variables del algoritmo y ajustar la longitud de la palabra en aquellas donde el SQNR sea muy pobre y sacrificar bits en donde



## 2.9. Mapeo de algoritmo a arquitectura

---

sea muy elevado. La finalidad es alcanzar un SQNR objetivo en los resultados de salida con un equilibrio en las longitudes de palabras de las variables.

- Efectos del redondeo: El inconveniente de usar aritmética de punto fijo es que no todos los valores pueden ser representados de manera exacta. Cuando esto sucede, el método de redondeo se utiliza para convertir el valor a un número representable con la consabida pérdida de precisión. La elección del tipo de redondeo que se pretenda usar en el algoritmo impactará directamente en su desempeño en términos de SQNR, área y velocidad de procesamiento. Así, un redondeo sencillo implicará un diseño más rápido, con menor consumo de área y con un SQNR menor que si se utilizará un redondeo más complejo. Los tipos de redondeo más empleados son el truncamiento, redondeo hacia cero, redondeo hacia más/menos infinito y el redondeo al más cercano.

### 2.9.4 Diseño de la arquitectura de hardware

Toda vez que se han dimensionado las longitudes y los formato de palabra correspondientes a las variables del algoritmo, lo siguiente es realizar un diagrama a bloques donde se visualice el recorrido que deben seguir los datos desde la entrada hasta la salida de algoritmo y que además capture su esencia en un nivel alto de abstracción. Cada bloque deberá representar un proceso funcional que derive en una transformación de los datos. Posteriormente, se tiene que ir incrementando el nivel de detalle inicial subdividiendo cada bloque en módulos, estableciendo una jerarquía. Cada módulo a su vez se tendrá que subdividir cuantas veces sea necesario hasta que sea sencillo de diseñar o su funcionalidad se relacione con algún componente u operación primitiva. De esta forma se tendrá una primera versión de lo que se conoce como la ruta de datos (*datapath*) de la arquitectura, la cual se tendrá que complementar con su correspondiente unidad de control.

Dependiendo del criterio de optimización: velocidad o consumo de área; que se desee aplicar a la arquitectura inicial, ésta se podrá refinar a través de las técnicas que a continuación se mencionan.

- **Paralelismo:** Permite la ejecución simultánea de varias operaciones, siempre y cuando no existan una dependencia de datos entre ellas. Esto permite incrementar significativamente la velocidad de operación de la arquitectura pero el consumo de área también se verá afectado en la misma proporción.
- **Encauzamiento (*pipelining*):** Cuando en un proceso de la arquitectura se ejecuta una secuencia de operaciones para obtener un resultado, es posible introducir una etapa de *pipeline* que permita traslapar la ejecución de tales operaciones de forma que, ya no será necesario esperar a que se termine de procesar dicha secuencia para poder introducir un nuevo dato al proceso. Vale señalar que la etapa de *pipeline* no mejorará el tiempo para procesar cada dato, pero sí incrementará la cantidad de operaciones que se ejecutan, con lo que el rendimiento de la arquitectura será mayor con un costo mínimo en el consumo de área.
- **Reconfigurabilidad:** No existe una definición concreta para éste término, pero esté estrechamente relacionado con la capacidad que se le puede otorgar a una arquitectura para modificar en tiempo de ejecución su ruta de datos. Esto con el objetivo de cambiar su funcionalidad y usando los mismos bloques o módulos de hardware. Esto disminuirá el consumo del área en la arquitectura pero las funcionalidades con las que cuente ahora serán excluyentes.
- **Reusabilidad:** Cuando alguno de los bloques o módulos que cumplan una misma función aparece más de una vez dentro de una arquitectura, se recomienda diseñar solo uno y usarlo las veces que sea necesario, en lugar de diseñar varios de ellos idénticos. Esto disminuirá drásticamente el consumo de área en la arquitectura, pero depreciará la velocidad de operación.
- **Portabilidad:** A menos que se indique lo contrario, la descripción de la arquitectura no debe asociarse con opciones o componentes de alguna tecnología específica de un fabricante. Esto garantizará su independencia y asegurará el que pueda ser implementada en varias plataformas de diseño (*EDA tools*) de cualquier fabricante sin realizar cambios en la descripción.

### 2.9.5 Implementación y verificación de la arquitectura

Toda vez que se tiene definida la arquitectura de hardware definitiva, lo que procede es describirla e implementarla a nivel de lógica de transferencia de registros (RTL) usando un lenguaje de descripción de hardware. El entorno de desarrollo que el fabricante de la tecnología pone a disposición del arquitecto, juega un papel fundamental al facilitar estos procesos. Después, la arquitectura ya sintetizada tiene que pasar por un proceso de verificación antes de que sea declarada lista para usarse. Esto involucra estudiar su comportamiento en condiciones controladas para:

- Verificar y asegurar que todas las funciones para las que fue diseñada sean llevadas a cabo. Esto se conoce como verificación estática.
- Verificar y asegurar que todas las secuencias involucradas en cada una de las funciones se ejecuten correctamente. Esto se conoce como verificación por comportamiento dinámico, e implica la generación de vectores de entradas específicos variantes con el tiempo, que se aplican a la arquitectura para monitorear las salidas generadas partir de ellos.
- Comprobar el comportamiento temporal: De manera adicional, es posible elaborar pruebas para observar las variaciones de las señales en puntos seleccionados, medir retardos entre eventos específicos, ancho de pulsos, etc.

La verificación se fundamenta casi siempre en bancos de pruebas (*test-benches*), que básicamente son un entorno de simulación alrededor de la arquitectura. Su labor consiste en inyectar un conjunto de estímulos específicos en las entradas y verificar que el resultado obtenido en las salidas sea el esperado. Por otro lado, es importante resaltar que a pesar de lo exhaustiva que pueda llegar a ser una verificación, nunca se logra al 100 % cuando se trata de arquitecturas complejas.



## **CAPÍTULO III**

### **Método**

El propósito de este capítulo es mostrar, a grandes rasgos, la metodología utilizada durante el desarrollo del trabajo de tesis; en otras palabras, el sujeto de estudio, el procedimiento a detalle, así como las herramientas y materiales utilizados.

#### **3.1 Sujeto**

El objeto de estudio de esta investigación es un bloque detector de símbolo para el esquema de transmisión SISO-OFDM en ambientes vehiculares; abordando detalles desde su diseño hasta su síntesis en un FPGA Xilinx.

#### **3.2 Procedimiento**

En la figura 6 se visualiza el gráfico que ilustra procedimiento seguido en este trabajo, así como las etapas que lo conformaron.




Figura 6: Diagrama de flujo del procedimiento que se usó en esta investigación

### 3.2. Procedimiento

---

- *Definición del problema:* se establecieron los antecedentes, objetivos, definición del problema a resolver, hipótesis planteadas, alcances y limitaciones del proyecto.
- *Investigación bibliográfica:* se revisaron artículos, libros, revistas, etc. con la finalidad de conocer el estado del arte de los detectores SISO en FPGA y así poder identificar las áreas de oportunidad.
- *Estudio de técnicas de diseño de hardware:* una vez contextualizado y entendido lo referente a detectores de símbolo, se realizó un estudio sobre los métodos de diseño digital y su síntesis en hardware.
- *Modelado en punto flotante del sistema en lenguaje de alto nivel:* se comprobó el funcionamiento del algoritmo del detector en MATLAB, utilizando el modelado completo entre el transmisor y receptor.
- *Traslado a modelo en punto fijo del sistema:* se traslado el sistema a aritmética de precisión finita para emular su comportamiento en un sistema digital real.
- *Diseño de arquitectura digital en hardware:* se procedió a trabajar con la propuesta para el detector de símbolo OSIC y codificación en lenguaje de descripción de hardware como verilog, y así utilizar un simulador basado en software para comprobar el funcionamiento de la arquitectura ya codificada.
- *Síntesis en FPGA:* se sintetizó la propuesta de diseño de la arquitectura ya codificada en FPGA.
- *Verificación del diseño del detector:* se comprobó la frecuencia máxima de operación que la implementación puede manejar, la cantidad de hardware requerido en el FPGA; si no hay resultados satisfactorios, se rediseña la arquitectura digital en hardware.
- *Redacción del documento de tesis:* se escribió el documento de tesis para el proceso de titulación.
- *Publicación de resultados:* se publicaron los resultados en artículos, ya sean de revista o congresos.

### **3.3 Herramientas**

- Tarjeta FPGA Artix-7 AC701.
- Monitor y teclado.
- PC (Intel i7-7700HQ a 2.8 GHz, 8 GB RAM, 1 TB HDD) con Windows 10, y software Vivado 2016.1, System Generator 2016.1 y MATLAB 2015a instalados.



## **CAPÍTULO IV**

# **Desarrollo**

En este capítulo se realiza el procedimiento citado en la sección 2.9 del documento, así como una explicación de la arquitectura para el desarrollo del algoritmo OSIC, con figuras y tablas que ayudan a esto.

### **4.1 Desarrollo del modelo algorítmico**

Como se observó en la sección 2.9.1, el algoritmo original presentado en la sección 2.5.2 se programó en alto nivel con la herramienta computacional MATLAB para comprobar su correcto funcionamiento en términos de BER. También, como se sugiere en 2.9.2, se introducen diversas adecuaciones al algoritmos para facilitar su síntesis e implementación en el FPGA.

### 4.1.1 Análisis en punto fijo

Con base en lo visto en la sección 2.9.3, se realiza la simulación en punto flotante para identificar los rangos dinámicos  $\alpha_{max} = 7,88$  y  $\alpha_{min} = -7,92$ , con ayuda de las funciones *max* y *min* de MATLAB.

Con el apoyo de ec. (23), se calculó la cantidad de bits de la parte entera sustituyendo los valores máximos y mínimos.

$$IP = \lfloor \log_2(\max(\text{abs}(7,88), \text{abs}(-7,92))) \rfloor + 2,$$

$$IP = \lfloor \log_2(\max(7,88, 7,92)) \rfloor + 2,$$

$$IP = \lfloor \log_2(7,92) \rfloor + 2,$$

$$IP = \lfloor 2,98 \rfloor + 2,$$

$$IP = 2 + 2,$$

$$IP = 4,$$

Por cuestiones de compatibilidad con los siguientes módulos del detector y en aras de estandarizar *WL* a 16 bits, se optó por utilizar un  $IP = 5$ .

Asimismo, se busca tener un error de resolución representado en -60 dB, por lo cual se sustituye éste valor en la ec. 25, con su respectiva conversión de dB a magnitud, dando como resultado:

$$FP = \lceil \log_2 \frac{1}{10^{(-60/20)} dB} \rceil$$

$$FP = \lceil \log_2 \frac{1}{0,001} \rceil$$

$$FP = \lceil 9,96 \rceil$$

$$FP = 10$$

#### 4.1. Desarrollo del modelo algorítmico

---

Del mismo modo que el caso anterior, se hizo un ajuste al cálculo de los bits para  $FP$ , incrementando su valor hasta 11 bits para alcanzar un  $WL$  de 16 bits.

Para corroborar el correcto funcionamiento del algoritmo en precisión finita, se programó usando el *fixed-point toolbox* de matlab y se procedió a realizar las simulaciones correspondientes. Para esto, se definieron los siguientes parámetros en el script al momento de definir las variables.

```
Signed = 1;
Word_Length = 16;
Integer_Part = X;
Fractional_Part = Word_Length - Integer_Part;

Data_Format = numerictype('Signed',Signed,...
    'WL',Word_Length,...
    'FractionLength',Fractional_Part);

Data_OP = fimath('RoundMode','floor',...
    'OverflowMode','saturate',...
    'ProductMode','SpecifyPrecision',...
    'ProductWordLength',Word_Length,...
    'ProductFractionLength',Fractional_Part,...
    'SumMode','SpecifyPrecision',...
    'SumWordLength',Word_Length,...
    'SumFractionLength',Fractional_Part);
```

Figura 7: Porción del script M para las variables en punto fijo

En la Figura 7, la variable *Integer\_Part* se evaluó para los valores 4, 5 y 6 y monitoreando el desempeño del sistema en términos de la métrica BER, tal como se sugiera en las Figuras 8, 9 y 10. En ellas también se muestran las variaciones en los resultados a cambiar en el orden de modulación (QPSK, QAM-16 y QAM-64).




Figura 8: Análisis de punto fijo del algoritmo con modulación QPSK.

Cabe destacar que las gráficas son el producto de simulaciones Monte Carlo y empleando matrices de canal especiales para sistemas de comunicación V2V. A pesar de no ser totalmente exhaustivas, estas simulaciones permiten tener un estimado del comportamiento general del algoritmo ante diferentes formatos de palabra.

#### 4.1. Desarrollo del modelo algorítmico




Figura 9: Análisis de punto fijo del algoritmo con modulación QAM-16.

Los resultados en las tres gráficas indican que tener una parte entera de 4, o incluso 5 bits es aceptable, pues son las que mejor siguen la traza de desempeño BER de punto flotante. Un beneficio adicional de usar  $IP = 5$  bits fue que se mitigó los pocos casos de *overflows* presenten cuando  $IP = 4$  bits.




Figura 10: Análisis de punto fijo del algoritmo con modulación QAM-64.

## 4.2 Arquitectura propuesta

Para explicar el diseño de la arquitectura, por principio de cuentas, se muestra el módulo *TOP LEVEL* el cual es el grado más alto de abstracción. Posteriormente, describir la composición de los módulos internos.

### 4.2.1 Parametrización

Para la codificación de la arquitectura se utilizaron los siguientes parámetros principales:

- *WL*: Representa la longitud de palabra utilizada para la representación en punto fijo.
- *IP*: Es la cantidad de bits utilizados para la parte entera de *WL*.
- *IF*: Es la cantidad de bits utilizados para la parte fraccionaria de *WL*. Siendo el resultado *WL* menos *IP*.
- *NP*: Es el número de subportadoras por símbolo OFDM.
- *NV*: Es la cantidad de subportadoras de datos por cada símbolo OFDM.
- *M*: Es el índice de modulación usada (BPSK, QPSK, QAM-16 o QAM-64).
- *MAP*: Define el valor máximo de bits para representar el número 255 en binario (8 bits).

### 4.2.2 Módulo Top

La Figura 11 muestra el módulo *TOP LEVEL*, que representa el nivel de mayor jerarquía de la arquitectura. Dentro de ella se observan los bloques principales para la detección de símbolo. Consecuentemente, los vectores de bits, se representan con líneas más gruesas que las de un solo bit. La Tabla 3 resume el conjunto de señales de entrada y salidas del bloque detector.




Figura 11: Segundo nivel de jerarquía en la arquitectura del detector

En la Figura 11, se pueden identificar los siguientes componentes del módulo *TOP-LEVEL*.

- **Div\_Factor**: primera parte del proceso de cancelación de la detección.
- **Hard\_Demapper**: genera cadena de bits correspondiente a un punto de la constelación.
- **Symbol\_Detector**: mapea un punto de la constelación.
- **Arit\_Oper**: realiza operaciones aritméticas.
- **CTRL**: módulo de control.
- **RA**: arreglo de registros.



## 4.2. Arquitectura propuesta

Tabla 3: Entradas y salidas del detector

Entrada	Tamaño (bits)	Fuente	Descripción
R_diag	$WL$	<b>Div_Factor</b>	Diagonal principal de la matriz <b>R</b> .
Yp_real_end	$WL$	<b>Div_Factor</b>	$K$ -ésimo valor de la parte real del vector recibido.
Yp_imag_end	$WL$	<b>Div_Factor</b>	$K$ -ésimo valor de la parte imaginaria del vector recibido.
R_real	$WL \times NV$	<b>Arit_Oper</b>	Valor real de la $k$ -ésima columna de la matriz <b>R</b> .
R_imag	$WL$	<b>Arit_Oper</b>	Valor imaginario de la $k$ -ésima columna de la matriz <b>R</b> .
Yp_real	$WL \times NV$	<b>Arit_Oper</b>	Parte real del vector recibido.
Yp_imag	$WL \times NV$	<b>Arit_Oper</b>	Parte imaginaria del vector recibido.
Salida	Tamaño (bits)	Destino	Descripción
pos	$\log_2(M)$	<b>Símbolo detectado</b>	Índice detectado.

El módulo **Div\_Factor** con ayuda del  $k$ -ésimo elemento del vector recibido y el  $k$ -ésimo elemento de la diagonal principal de la matriz **R**, ejecuta la parte de la cancelación para la detección y así obtener un punto en la constelación de la modulación que se esté aplicando. Una vez realizada la cancelación, el punto obtenido se procesa por medio de comparadores dispuestos en el módulo **Hard\_Demapper** teniendo como salida una cadena de bits. El módulo **Symbol\_Detector** mapea la posición de la coordenada que representa el símbolo estimado de la  $k$ -ésima subportadora de datos. El módulo **Arit\_Oper** con ayuda de la  $k$ -ésima columna de la matriz **R** de la descomposición **QR**

y el vector recibido (**Yp**), efectuó operaciones aritméticas para la siguiente cancelación. El módulo **CTRL**, como su nombre lo indica, controla y sincroniza la operatividad de la arquitectura. El bloque **RA** contiene un arreglo de registros para almacenar la información entre cada uno de los módulos.

### 4.2.3 El bloque Div\_Factor

El algoritmo de detección comienza en el **Div\_Factor** (Figura 12).




Figura 12: Arquitectura del bloque **Div\_Factor**

El bloque de la Figura 12 está compuesto de los siguientes componentes:

- **Divisor:** Realiza división aritmética entre números en punto fijo.
- **LUT\_Factor:** Contiene constantes a multiplicar por cada índice de modulación.

## 4.2. Arquitectura propuesta

Tabla 4: Entradas y salidas de **Div\_Factor**

Entrada	Tamaño (bits)	Fuente	Descripción
R_diag	WL	<b>Div_Factor</b>	Diagonal principal de la matriz <b>R</b> .
Yp_real_end	WL	<b>Div_Factor</b>	<i>K-ésimo</i> valor de la parte real del vector recibido.
Yp_imag_end	WL	<b>Div_Factor</b>	<i>K-ésimo</i> valor de la parte imaginaria del vector recibido.
Salida	Tamaño (bits)	Destino	Descripción
D_real	WL	<b>Hard_Demapper</b>	Valor real contaminado con ruido.
D_imag	WL	<b>Hard_Demapper</b>	Valor imaginario contaminado con ruido.

Para iniciar las operaciones aritméticas, se necesita que **LUT\_Factor** muestre el valor del factor de normalización de la constelación utilizada. Este valor se multiplica tanto por la parte real e imaginaria del *k-ésimo* valor del vector recibido, siendo el resultado de esta multiplicación dividido entre el *k-ésimo* valor de la diagonal principal de la matriz **R**, para que las salidas de **LUT\_Factor** pasen al módulo **Hard\_Demapper**.

#### 4.2.3.1 El bloque LUT\_Factor

Como ya se mencionó, el módulo **LUT\_Factor** se encarga por medio de una memoria ROM de proporcionar el factor de normalización acorde al índice de modulación, tal como se muestra en la Tabla 5.

Tabla 5: Contenido de **LUT\_Factor**

LUT	Contenido (HEX)
00	0800h
01	0b50h
10	194ch
11	33d8h

#### 4.2.3.2 El bloque Divisor

Este bloque calcula el cociente en aritmética de punto fijo entre dos valores. Dos divisores realizan de manera simultánea los cocientes del producto del vector recibido por el índice de normalización, entre el valor  $k$ -ésimo de la diagonal principal de la matriz **R**. El resultado se entrega después de 3 ciclos de reloj [30].

#### 4.2.4 El bloque Hard\_Demapper

Una vez obtenidos los datos **D\_real** y **D\_imag** se necesita identificar el símbolo de la constelación y de forma adicional su cadena de bits asociada. En la Figura 13, se muestra la arquitectura del módulo **Hard\_Demapper** y una explicación de sus entradas y salidas se resume en la Tabla 6.

## 4.2. Arquitectura propuesta




Figura 13: Arquitectura del bloque **Hard\_Demapper**

Este módulo se compone de la siguiente manera:

- **Dec\_cuadrante:** Detecta signo de la señal de entrada.
- **ABS:** Calcula el valor absoluto de una señal.
- **LUT\_Compara:** Almacena las constantes necesarias para comparación.
- **Comparador:** Establece posición del símbolo.
- **Concat\_Select:** Concatena bits de la comparación.

Tabla 6: Entradas y salidas de **Hard\_Demapper**

Entrada	Tamaño (bits)	Fuente	Descripción
D_real	$WL$	<b>Div_Factor</b>	Valor real contaminado con ruido.
D_imag	$WL$	<b>Div_Factor</b>	Valor imaginario contaminado con ruido.
Salida	Tamaño (bits)	Destino	Descripción
Dout	$MAP$	<b>Symbol_Detector</b>	Bits asociados a un punto de la constelación.

Las señales de entrada ingresan simultáneamente a los bloques **Dec\_Cuadrante** y **ABS** para identificar el signo y el valor absoluto de la señal. En el bloque **comparador** la señal saliente de **ABS** es comparada con las constantes almacenadas en **LUT\_Compara** para encontrar la cadena de bits asociada a un punto específico de la constelación. **Concat\_Select** recibe la información procesada por el bloque **comparador** y **Dec\_Cuadrante**, para unificar los bits salientes de ambos bloques y seleccionar las posiciones de bits que se utilizaran acorde al índice de modulación aplicado.

#### 4.2.4.1 El bloque Dec\_Cuadrante

**Dec\_Cuadrante** es un bloque común para las modulaciones definidas en el detector, su tarea es detectar el signo de las señales de entrada, lo que permite establecer el cuadrante en el que se encuentra el símbolo recibido (ecs. 27 y 28).

$$Dout(7) = \begin{cases} 1 & \text{si } D\_real \geq 0 \\ 0 & \text{cualquier otro caso} \end{cases} \quad (27)$$

$$Dout(3) = \begin{cases} 1 & \text{si } D\_imagl \geq 0 \\ 0 & \text{cualquier otro caso} \end{cases} \quad (28)$$

#### 4.2.4.2 El bloque ABS

El bloque **ABS** obtiene el valor absoluto de las coordenadas **D\_real** y **D\_imag** recibidas por el modulo anterior, para trasladar el procesamiento al dominio de los números reales positivos. El funcionamiento de este bloque se encuentra representado por la ec. 29.

$$|y| = \begin{cases} y & \text{si } y \geq 0 \\ -y & \text{cualquier otro caso} \end{cases} \quad (29)$$

donde  $y$  representa el valor de **D\_real** o **D\_imag**.

## 4.2. Arquitectura propuesta

---

### 4.2.4.3 El bloque LUT\_Compara

El bloque **LUT\_Compara** es una memoria ROM que contiene las constantes necesarias para el funcionamiento del bloque **comparador**. En la tabla 7 se muestran los valores almacenados en dicho bloque.

Tabla 7: Contenido de **LUT\_Compara**

LUT	Contenido (HEX)
00	0000h
01	0000h
10	1000ch
11	2000h

### 4.2.4.4 El bloque Comparador

Este bloque identifica la posición del símbolo de la constelación utilizada comparando continuamente las señales de salida de los bloques **ABS** y **LUT\_Compara**. La ec. 30 modela el comportamiento para QAM-16 y ecs. 31 y 32 para QAM-64.

$$Dout(6,2) = \begin{cases} 1 & \text{si } y \leq 2 \\ 0 & \text{cualquier otro caso} \end{cases} \quad (30)$$

$$Dout(6,2) = \begin{cases} 1 & \text{si } y \leq 4 \\ 0 & \text{cualquier otro caso} \end{cases} \quad (31)$$

$$Dout(5,1) = \begin{cases} 1 & \text{si } 2 \leq y \leq 6 \\ 0 & \text{cualquier otro caso} \end{cases} \quad (32)$$

donde  $y$  representa las salidas del bloque **ABS**.

#### 4.2.4.5 El bloque Concat\_Select

El bloque **Concat\_Select** recibe las salidas proporcionadas por el bloque **comparador** para concatenar los bits de la palabra **Dout**. Al final se seleccionan las posiciones de los bits que se emplearán de acuerdo al índice de modulación.

#### 4.2.5 El bloque Symbol\_Detector

Es el bloque encargado de decodificar la cadena de bits provenientes del bloque **Hard\_Demapper** para obtener la posición correspondiente al valor estimado por el detector. En la Figura 14, se muestra la arquitectura del módulo **Symbol\_Detector** y en la Tabla 8, una explicación de sus entradas y salidas.




Figura 14: Arquitectura del bloque **Symbol\_Detector**

Este módulo se compone por los siguientes elementos:

- **Get:** Su tarea es decodificar una cadena de bits.



## 4.2. Arquitectura propuesta

- **ROM\_Conste\_real**: Memoria donde se almacena la parte real de los ejes de la constelación.
- **ROM\_Conste\_imag**: Memoria donde se almacena la parte imaginaria de los ejes de la constelación.

Tabla 8: Entradas y salidas de **Symbol\_Detector**

Entrada	Tamaño (bits)	Fuente	Descripción
Dout	$MAP$	Hard_Demapper	Bits relacionados a un punto de la constelación.
Salida	Tamaño (bits)	Destino	Descripción
Pos	$\log_2(M)$	Salida del detector	índice de símbolo detectado.
Sest_real	$WL$	Arit_Oper	Valor estimado real de la constelación.
Sest_imag	$WL$	Arit_Oper	Valor estimado imaginario de la constelación.

Una vez indentificados los bits correspondientes a un punto de la constelación, resulta necesario encontrar cual es el símbolo estimado y su posición. La señal **Dout** llega a los bloques **Get** los cuales son los encargados de tomar los bits necesarios para decodificar la cadena de bits a una dirección de memoria ROM en donde se encuentran el símbolo estimado, pasando primero por un multiplexor que selecciona la cantidad de bits de salida. Esta señal de salida es la posición de salida para la estimación de símbolo. Las señales **Sest\_real** y **Sest\_imag**, son los valores estimados de la constelación para la parte real e imaginaria, respectivamente.

### 4.2.5.1 El bloque Get

Como ya se mencionó, los bloques **Get**, toman los bits necesarios para decodificar la dirección de memoria ROM donde se encuentra el símbolo estimado. La Tabla 9 resume el comportamiento del bloque en cuestión.

Tabla 9: Comportamiento de **Get**

LUT	Tamaño de salida (bits)	Significacia de los bits extraídos de DOUT
Get1	1	7
Get2	2	7, 3
Get4	4	7, 6, 3, 2
Get6	5	7, 6, 5, 3, 2, 1

#### 4.2.5.2 Los bloques **ROM\_Conste\_real** y **ROM\_Conste\_imag**

Los bloques **ROM\_Conste** son LUT's con los valores de la constelación sin normalizar. Sus valores son accesados con la ayuda de las salidas provenientes de los bloques **Gets**, entregando como resultado los valores estimados, mismos que son enrutados al módulo **Arit\_Oper**. La cantidad de localidades de la LUT se pueden observar en la tabla 10.

Tabla 10: Localidades utilizadas en **ROM\_Conste\_real** y **ROM\_Conste\_imag**

Modulación	Direcciones de memoria
BPSK	2
QPSK	4
QAM-16	16
QAM-64	64

## 4.2. Arquitectura propuesta

### 4.2.6 El bloque Arit\_Oper

Sus tareas principales son: la multiplicación compleja entre el símbolo estimado y el vector recibido, para sustraer el resultado con los elementos de la columna  $k$ -ésima de la matriz **R**, y así obtener el siguiente valor del vector recibido (**Yp\_real** y **Yp\_imag**) y el valor para la cancelación siguiente (**Yp\_real\_end** y **Yp\_imag\_end**). En la Figura 15, se muestra la arquitectura del módulo **Arit\_Oper** y en la Tabla 11, una explicación de sus entradas y salidas.




Figura 15: Arquitectura del bloque **Arit\_Oper**

Este módulo contiene los siguientes elementos:

- **RAM**: Memoria donde se guardan los valores del vector recibido.
- **Complex mult**: Multiplicación compleja de  $n$  bits.
- **Reg**: Registro de *pipeline*.
- **Sub\_complex**: Subtractor complejo de  $n$  bits.
- **Sel**: Selector de los datos para la cancelación.

Tabla 11: Entradas y salidas de **Arit\_Oper**

Entrada	Tamaño (bits)	Fuente	Descripción
Yp_real	$WL \times WL$	Entrada del sistema / Arit_Oper	Parte real del vector recibido.
Yp_imag	$WL \times WL$	Entrada del sistema / Arit_Oper	Parte imaginaria del vector recibido.
R_real	$WL \times WL$	Entrada del sistema	Parte real de la $k$ -ésima columna de la matriz <b>R</b> .
R_imag	$WL \times WL$	Entrada del sistema	Parte imaginaria de la $k$ -ésima columna de la matriz <b>R</b> .
Sest_real	$WL$	Symbol_Detector	Valor estimado real de la constelación.
Sest_imag	$WL$	Symbol_Detector	Valor estimado imaginaria de la constelación.
Rot	1	CTRL	Selector de vector.
Salida	Tamaño (bits)	Destino	Descripción
Yp_real_end	$WL$	Div_Factor	$K$ -ésimo elemento real del vector recibido.
Yp_imag_end	$WL$	Div_Factor	$K$ -ésimo elemento imaginario del vector recibido.

En este módulo recibe el vector recibido (**Yp\_real** y **Yp\_imag**), el cual es distribuido en 16 memorias RAM de puerto simple, para guardar un dato por cada memoria. Debido a que del vector recibido llegan 16 de los 48 datos por cada ciclo de reloj, por lo que son necesarias 3 localidades de cada memoria RAM. Los datos se transfieren por diferentes registros de forma de *pipeline* para multiplicar los valores estimados del

## 4.2. Arquitectura propuesta

---

módulo **Symbol\_Detector** con la  $k$ -ésima columna de la matriz **R**. El resultado con ayuda del bloque **Sub\_complex** es sustraído del vector recibido, para así obtener el valor para la siguiente cancelación por medio del bloque **Sel**. El cual es reescrito como nuevo vector recibido.

### 4.2.6.1 El bloque RAM

Es una memoria RAM de puerto simple con 4 localidades de memoria, donde son aprovechadas 3 localidades de memoria. Los datos del nuevo vector recibido son almacenados en esta memoria para la siguiente cancelación.

### 4.2.6.2 El bloque Complex mult

Este bloque ejecuta la multiplicación compleja entre los valores de la  $k$ -ésima columna de la matriz **R** y el valor estimado obtenido por el módulo **Symbol\_Detector**, tal como lo representan las ecs. 33 y 34.

$$V_{real} = R_{real} * Sest_{real} - R_{imag} * Sest_{imag} \quad (33)$$

$$V_{real} = R_{real} * Sest_{imag} - R_{imag} * Sest_{real} \quad (34)$$

Existe un bloque de registros *pipeline* en la salida de los multiplicadores para posteriormente enrutar tales resultados a los bloques de suma/resta complejas en el siguiente ciclo de reloj.

### 4.2.6.3 El bloque Reg

Es un conjunto de registro en forma de *pipeline* que retienen los resultados de la operación indicada por la unidad de control. Su presencia además sirve para sincronizar el flujo de los datos en esta parte de la arquitectura.

Un arreglo de registros (**RA**) de almacenamiento es compuesto por varios bloques **Reg**, el cual se habilita por medio de la unidad de control. Este bloque es utilizado para

la transferencia de datos de un bloque a otro La Figura 16 muestra composición de dicho bloque.




Figura 16: Arquitectura del bloque **RA**

Este bloque contiene el siguiente elemento:

- **Reg**: Registro simple.

Tabla 12: Entradas y salidas de **RA**

Entrada	Tamaño (bits)	Proviene de	Descripción
Data_in	<i>Variable</i>	<b>Módulo anterior</b>	Datos del módulo anterior.
<i>Enable</i>	<i>1</i>	<b>CTRL</b>	Habilitador de registros.
Salida	Tamaño (bits)	Sale a	Descripción
Data_ou	<i>Variable</i>	<b>Módulo siguiente</b>	Datos del módulo siguiente.

**Data\_in** son datos variables, que dependen de la cantidad de entradas en cada módulo de donde se obtienen los datos, de igual manera que la salida **Data\_out**.

## 4.2. Arquitectura propuesta

---

### 4.2.6.4 El bloque Sub\_complex

Este bloque se encarga de realizar la operación de resta compleja entre los valores del vector recibido y los obtenidos en el bloque de **Complex mult**, para así tener los datos para la siguiente cancelación e ir pasando los datos al bloque **RAM** para la siguiente operación. La salida de este bloque lleva los 16 datos reales y 16 imaginarios del vector recibido (**Yp\_real** y **Yp\_imag**).

### 4.2.6.5 El bloque Sel

El bloque **Sel** selecciona el elemento  $k$ -ésimo del vector recibido para realizar la siguiente constelación por medio de las señales **Yp\_real\_end** y **Yp\_imag\_end**.

### 4.2.7 El bloque CTRL

Para el diseño de la arquitectura, se optó por diseñar el control total del sistema en dos unidades de control locales, una para el proceso de cancelación (**CTRL1**) y otro para la ejecución de las operaciones aritméticas (**CTRL2**).

#### 4.2.7.1 CTRL1

**CTRL1** es el encargado del control de los datos de llegada del módulo **Div\_Factor**, para que pasen por los registros correspondientes y además sean obtenidos en el momento que sean necesarios. La propagación de los valores de activación de este control se realizan por medio de registros para módulos posteriores.

#### 4.2.7.2 CTRL2

**CTRL2** es el encargado de sincronizar el flujo de datos a la entrada del módulo **Arit\_Oper**, mismo que se activa cuando el módulo **Div\_Factor** entrega un resultado válido. Este control hace que los datos pasen por los registros entre cada bloque, y sean obtenidos en el momento necesario para ser almacenados en las localidades de la RAM que corresponden al vector recibido. Las señales de activación se propagan a los módulos posteriores por medio de registros.





## CAPÍTULO V

# Resultados

En este capítulo se presentan los resultados más relevantes acerca del trabajo realizado, junto con análisis y comentarios sobre los mismos.

### 5.1 Resultados de síntesis

La arquitectura fue descrita a nivel RTL usando Verilog HDL, utilizando una longitud de palabra  $WL = 16$ , parte entera  $IP = 5$  y parte fraccionaria  $FP = 11$ . La síntesis final se realizó en una tarjeta de desarrollo Xilinx AC701 bajo las siguientes condiciones:

- Se aplicaron las condiciones por defecto (*default settings*) y no se seleccionó alguna restricción de usuario (*user constraints*).
- No se hizo uso de ningún componente pre-diseñado proveniente de alguna librería de módulos.

- Se aplicó un esquema de redondeo de truncamiento simple al no requerir hardware adicional para su implementación.
- Todas las señales se codificaron en aritmética de punto fijo signada en complemento a dos.

La síntesis del detector se llevó a cabo en el software de desarrollo Vivado v2016.1, el dispositivo seleccionado fue el FPGA Xilinx de la familia Artix-7, modelo xc7a200t-2fbg676. Los resultados de este experimento quedan resumidos en la Tabla 13. En ella se presenta el total disponible de cada uno de los recursos del FPGA, la cantidad consumida por la arquitectura y el porcentaje que esto representa.

Tabla 13: Resultados de síntesis del detector para cada constelación

<b>Constelación</b>	<b><i>Slices LUTs</i></b>	<b><i>Slices Registers</i></b>	<b>DSPs48</b>	<b>Frecuencia máxima</b>
QPSK	4276 (3.17 %)	4157 (1.5442 %)	64 (8.65 %)	21.433 MHz
QAM-16	4583 (3.40 %)	4159 (1.5449 %)	64 (8.65 %)	21.433 MHz
QAM-64	4378 (3.25 %)	4162 (1.5460 %)	64 (8.65 %)	21.433 MHz

Analizando la tabla anterior, se observa una frecuencia de operación superior a los 20 MHz con un consumo de recursos muy reducido (menor al 10 %), con lo que queda de manifiesto que la arquitectura presenta una excelente relación velocidad-área. Por otro lado, no fue posible comparar directamente los resultados de síntesis con algún otro, ya que no existe en la literatura ningún detector similar reportado. Ante lo anterior, es posible dilucidar que el bloque detector puede incorporarse a cualquier sistema de recepción que trabaje con los estándares actuales de comunicación.

## 5.2 Resultados de latencia

Ahora, es importante determinar un aproximado de los ciclos necesarios en cada uno de los módulos presentados en el capítulo IV. Por lo que, primeramente se analiza **Div\_Factor** consume 3 ciclos para ajecutar sus tareas, independientemente de la cantidad de operaciones que realiza, por lo que:

$$ciclos\_Div\_Factor = 3. \quad (35)$$

Luego, el módulo **Hard\_Demapper** a pesar de que es completamente combinacional, contiene registros de entrada y salida, con lo que:

$$ciclos\_Hard\_Demapper = 2. \quad (36)$$

Concluido el “demapeado” del símbolo, se necesita un estimado del mismo en el módulo **Symbol\_Detector**. Aquí, únicamente se hace un acceso a la memoria ROM, de tal forma que:

$$ciclos\_Symbol\_Detector = 1. \quad (37)$$

Finalmente, se tiene el módulo **Arit\_Oper**, que tiene dos registros intermedios, uno de salida y una memoria RAM, además la primera mitad tarda un ciclo más que la segunda mitad del proceso, por lo que:

$$ciclos\_Arit\_Oper = \begin{cases} 4 & \text{si } N_D \leq 24 \\ 3 & \text{cualquier otro caso} \end{cases} \quad (38)$$

Con base en el análisis anterior y considerenado que se tienen  $N_D$  subportadoras de datos, el módulo **Arit\_Oper** entra en operación  $N_D - 1$  veces y son  $N_D$  ciclos para obtener los datos. Consecuentemente, la cantidad de ciclos requeridos para obtener en su totalidad los datos estimados queda defnido por:

$$ciclos\_totales = (ciclos\_Div\_Factor + ciclos\_Hard\_Demapper + ciclos\_Symbol\_Detector + \\ ciclos\_Arit\_Oper + 1) \times N_D + N_D - 4$$

$$ciclos\_totales = (3 + 2 + 1) \times N_D + 4 \times \frac{N_D}{2} + 3 \times (\frac{N_D}{2} - 1) + N_D - 4$$

$$ciclos\_totales = (6 + 2 + 3/2 + 1) \times N_D - 4 - 3.$$

$$ciclos\_totales = \lfloor (10,5) \times N_D \rfloor - 7. \quad (39)$$

### 5.3 Resultados de verificación funcional

La métrica para evaluar de forma global el desempeño del detector es el BER, para diversas condiciones de ruido en el canal. Por lo que, para obtener en una curva de desempeño el comportamiento de tal métrica, se recurre a simulaciones Monte Carlo del detector.

Una plataforma de co-simulación, integrada por MATLAB, SysGen y Simulink, similar a la mostrada en la Figura 17, fue diseñada para ejecutar 1,000 realizaciones con un conjunto de 5 símbolos OFDM por trama enviada y 10,000 matrices de canal específicas para V2V. Un total de 720 horas de procesamiento fueron necesarias en una *workstation* con 2 procesadores Xeon de 12 núcleos a 2 GHz con una RAM de 48 GB.

### 5.3. Resultados de verificación funcional




Figura 17: Esquema de verificación para las arquitecturas de hardware

La Figura 18 muestra la correspondencia de cada uno de los módulos ya implementados en el FPGA con respecto a la arquitectura propuesta vista en 4.2, siendo estos manipulados por medio de SysGen y Simulink.




Figura 18: Bloques correspondientes a módulos implementados en FPGA

El desempeño del detector ya implementado comparado con su correspondiente en punto fijo se muestra en las Figuras 19, 20 y 21.




Figura 19: Desempeño BER del detector para QPSK (simulación vs hardware)

Para QPSK y QAM-16, puede notarse que se logra un rendimiento similar al encontrado en la simulación en punto fijo de MATLAB. Esto nos da a entender que en dimensionamiento de las partes entera y fraccionaria de cada una de las variables dentro de la arquitectura es correcta. No obstante, en el caso QAM-64 el seguimiento entre las gráficas se aleja en la frontera de los 30 dB. Lo anterior se atribuye a la pérdida de precisión en ese rango de ruido ya que se debe cuantizar matrices de canal con valores muy pequeños.

### 5.3. Resultados de verificación funcional




Figura 20: Desempeño BER del detector para QAM-16 (simulación vs hardware)




Figura 21: Desempeño BER del detector para QAM-64 (simulación vs hardware)





## **CAPÍTULO VI**

### **Conclusiones**

En esta investigación, se propuso, diseñó y sintetizó una arquitectura digital en hardware implementado en FPGA Artix-7 del algoritmo de detección de símbolo OSIC, con una baja complejidad de operaciones para un sistema de transmisión SISO-OFDM en sistemas V2V. A conocimiento del autor, no se tiene reporte de alguna arquitectura similar donde ya se haya implementado el algoritmo de detección en cuestión. De tal forma, que la principal aportación de este trabajo de tesis fue de ir más allá de sólo el modelado algorítmico y por primera vez, desarrollar en forma experimental el sistema detector OSIC, así como su evaluación desde métricas de consumo de recursos, latencia y funcionales.

Se presentaron a detalle el diseño de los módulos necesarios que conforman la arquitectura del detector, con una descripción tanto de sus entradas y salidas, además de señalar la interacción entre ellas. Los resultados muestran que la implementación en punto fijo mantiene el rendimiento del algoritmo en punto flotante, es decir, las gráficas de BER de ambos modelos tienen una gran correspondencia.

Se observó que el número de recursos utilizados en la implementación en FPGA es menor al 10 % del total de la capacidad de la tarjeta en el peor de los casos. Esto denota que nuestra propuesta no requiere de un gran consumo de recursos de hardware para lograr una detección de símbolo adecuada. Por lo anterior, permite al bloque detector ser incorporado a cualquier sistema de recepción que opere con los estándares actuales de comunicación.

El máximo retardo o ruta crítica de la implementación se encuentra definida por el módulo **Arit\_Oper**, ya que aunque no es completamente combinacional, se tienen grandes recorridos de los datos. Lo cual afecta de manera negativa el desempeño general de la arquitectura en la frecuencia máxima de operación.

A la luz de los resultados obtenidos, se puede concluir que en términos de relación de funcionalidad-consumo de recursos, la arquitectura desarrollada cumple con los requerimientos de velocidad planteados. Considerando que es la primera implementación en plataforma FPGA presente en el estado de arte de un detector OSIC en un receptor SISO-OFDM para V2V.

Como trabajo a futuro se propone investigar mejoras que se puedan introducir para incrementar el desempeño ejemplo. Analizar las consecuencias que se tendrían, tanto positivas como negativas, en la mejora de desempeño contra complejidad de implementación al cambiar la forma en la que es realizado el módulo **Arit\_Oper**. Siendo un buen punto partida para llevar a cabo ésta tarea.

# Bibliografía

- [1] Giovanni Nardini, Antonio Viridis, Claudia Campolo, Antonella Molinaro, and Giovanni Stea. Cellular-V2X Communications for Platooning: Design and Evaluation. *Sensors*, 18(5):1527, May 2018.
- [2] Tom Glenn McGiffen, Sven Beiker, and Arogyaswami Paulraj. Motivating Network Deployment: Vehicular Communications. *IEEE Vehicular Technology Magazine*, 12(3):22–33, September 2017.
- [3] Gregory ; Yoon Rebecca ; Fikentscher Joshua ; Doyle Charlene ; Sade Dana ; Lukuc Mike ; Simons Jim ; Wang Jing Harding, John ; Powell. Vehicle-to-Vehicle Communications: Readiness of V2V Technology for Application. Tech Report DOT HS 812 014, U.S. Department of Transportation, United States, August 2014.
- [4] Innovation Science and Economic Development Canada. Intelligent Transportation Systems — Dedicated Short Range Communications (DSRC) — On-Board Unit (OBU). Technical report, 2017.
- [5] David W. Matolak. V2V Communication Channels: State of Knowledge, New Results, and What's Next. In *Communication Technologies for Vehicles*, volume 7865, pages 1–21. Springer, Berlin, Heidelberg, 2013.
- [6] Andreas Molisch, Fredrik Tufvesson, Johan Karedal, and Christoph Mecklenbrauer. A survey on vehicle-to-vehicle propagation channels. *IEEE Wireless Communications*, 16(6):12–22, December 2009.
- [7] Naima Sofi, Fethi Tarek Bendimerad, and Fatima Debbat. Compromise between spectral efficiency and interference cancellation in OFDM system. In *2017 International Conference on Engineering & MIS (ICEMIS)*, pages 1–7, Monastir, May 2017. IEEE.
- [8] P.W. Wolniansky, G.J. Foschini, G.D. Golden, and R.A. Valenzuela. V-BLAST: an architecture for realizing very high data rates over the rich-scattering wireless

- channel. In *1998 URSI International Symposium on Signals, Systems, and Electronics. Conference Proceedings (Cat. No.98EX167)*, pages 295–300, Pisa, Italy, 1998. IEEE.
- [9] Adnan Saifullah, Linbo Zhang, Ayoob Muhammad, and Irshad Muhammad. Low Complexity MIMO Detection Algorithm by Combining Modified OSIC and ML Detection. volume 8, pages 192–195, Harbin Engineering University, 2016.
- [10] D. Wubben, R. Bohnke, V. Kuhn, and K.-D. Kammeyer. MMSE Extension of V-BLAST Based on Sorted QR Descomposition. volume 1, pages 508–512, Orlando, FL, USA, 2003.
- [11] Tejas M. Bhatt and Dennis McCain. Matlab as a development environment for FPGA design. In *Proceedings of the 42nd annual conference on Design automation - DAC '05*, page 607, San Diego, California, USA, 2005. ACM Press.
- [12] MathWorks. Fixed-Point Basics in MATLAB, 2019.
- [13] Anuj Vaishnav, Khoa Dang Pham, and Dirk Koch. A Survey on FPGA Virtualization. In *2018 28th International Conference on Field Programmable Logic and Applications (FPL)*, pages 131–1317, Dublin, Ireland, August 2018. IEEE.
- [14] Divyang Rawal and Nikhil Sharma. MIMO Free Space Optical Communication Systems with Low Complexity QR-OSIC Detector. volume 14, pages 1–5, 2017.
- [15] J. Kim, D. Kim, and S. Yun. Mitigating Error Propagation in Successive Interference Cancellation. *IEICE Transactions on Communications*, E89-B(10):2956–2960, October 2006.
- [16] S.G. Wilson, M. Brandt-Pearce, Q. Cao, and J.H. Leveque. Free-Space Optical MIMO Transmission With  $Q$ -ary PPM. *IEEE Transactions on Communications*, 53(8):1402–1412, August 2005.
- [17] Li Huang, George Mathew, and J. M. Bergmans. Pilot-Aided Channel Estimation for Systems with Virtual Carriers. In *2006 IEEE International Conference on Communications*, pages 3070–3075, Istanbul, 2006. IEEE.

## BIBLIOGRAFÍA

---

- [18] J.A. Del Puerto-Flores, R. Parra, F. Peña, J. Cortez, and E. Romero. Evaluation of OFDM Systems With Virtual Carriers Over V2V Channels. pages 882–886, Vancuber, 2018.
- [19] J.A. Del Puerto-Flores, R. Parra, F. Peña, and J. Cortez. Performance Evaluation of Turbo Decoding in DFTS-OFDM Systems over V2V Channel. pages 1–5, Guadalajara, 2018.
- [20] IEEE Draft Standard for Information Technology - Telecommunications and information exchange between systems - Local and metropolitan area networks - Specific requirements - Part 11: Wireless LAN Medium Access control (MAC) and Physical Layer (PHY) specifications Amendment : Wireless Access in Vehicular Environments. 2010.
- [21] Lang Tong, B.M. Sadler, and Min Dong. Pilot-assisted wireless transmissions - General model, design criteria, and signal processing. *IEEE Signal Processing Magazine*, 21(6):12–25, November 2004.
- [22] Guillermo Acosta-Marum and Mary Ann Ingram. Six time- and frequency- selective empirical channel models for vehicular wireless LANs. *IEEE Vehicular Technology Magazine*, 2(4):4–11, December 2007.
- [23] I. Sen and D.W. Matolak. Vehicle–Vehicle Channel Models for the 5-GHz Band. *IEEE Transactions on Intelligent Transportation Systems*, 9(2):235–245, June 2008.
- [24] Xiang Cheng, Qi Yao, Miaowen Wen, Cheng-Xiang Wang, Ling-Yang Song, and Bing-Li Jiao. Wideband Channel Modeling and Intercarrier Interference Cancellation for Vehicle-to-Vehicle Communication Systems. *IEEE Journal on Selected Areas in Communications*, 31(9):434–448, September 2013.
- [25] D. Wubben, R. Bohnke, V. Kuhn, and K.-D. Kammeyer. MMSE extension of V-BLAST based on sorted QR decomposition. In *2003 IEEE 58th Vehicular Technology Conference. VTC 2003-Fall (IEEE Cat. No.03CH37484)*, pages 508–512 Vol.1, Orlando, FL, USA, 2003. IEEE.

- [26] Jose Alberto Del Puerto Flores. *Sistema de comunicación multiportadora para el estándar 802.11p utilizando precodificación frecuencial y cancelación no lineal de interferencia*. Tesis, Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, Enero 2019.
- [27] Juan M Bueno. *Introducción a la óptica instrumental*. EDITUM, 1999.
- [28] Daniel Menard, Daniel Chillet, and Olivier Sentieys. Floating-to-fixed-point conversion for digital signal processors. *EURASIP Journal on Advances in Signal Processing*, 2006(1):096421, 2006.
- [29] Eduardo Romero Aguirre. *Arquitecturas digitales de procesamiento de señales para sistemas de comunicación con entrenamiento implícito*. Tesis, Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, Diciembre 2012.
- [30] Alberto Rodríguez-García, Luis Pizano-Escalante, Ramón Parra-Michel, O Longoria-Gandara, and J Cortez. Fast fixed-point divider based on newton-raphson method and piecewise polynomial approximation. In *2013 International Conference on Reconfigurable Computing and FPGAs (ReConFig)*, pages 1–6. IEEE, 2013.