

Propuesta de arquitectura en FPGA de un detector de símbolos Near-ML para un receptor OFDM-V2V

**TESIS**

QUE PARA OBTENER EL GRADO DE

**MAESTRO EN CIENCIAS DE LA INGENIERÍA**

PRESENTA

**Aarón Escoboza Villegas**

CIUDAD OBREGÓN, SONORA

DICIEMBRE 2021

**Índice**

[CAPÍTULO I. INTRODUCCIÓN 5](#_Toc88891497)

[1.1 Antecedentes 5](#_Toc88891498)

[1.2 Planteamiento del problema 10](#_Toc88891499)

[1.3 Objetivo 11](#_Toc88891500)

[1.4 Hipótesis 11](#_Toc88891501)

[1.5 Justificación 11](#_Toc88891502)

[1.6 Delimitaciones 12](#_Toc88891503)

[1.7 Limitaciones 12](#_Toc88891504)

[CAPÍTULO II. FUNDAMENTOS TEÓRICOS 13](#_Toc88891505)

[2.1 El estándar IEEE 802.11p 13](#_Toc88891506)

[2.2 Pilotos en el estándar 802.11p 14](#_Toc88891507)

[2.3 Canal de comunicación V2V 15](#_Toc88891508)

[2.4 Sistemas de comunicación V2V 16](#_Toc88891509)

[2.5 Detección de datos 19](#_Toc88891510)

[2.5.1 Modelo del receptor 20](#_Toc88891511)

[2.5.2 Detector OSIC 22](#_Toc88891512)

[2.5.3 Detector QR-ML convencional 23](#_Toc88891513)

[2.5.4 Detector V2V Near-ML 24](#_Toc88891514)

[2.7 Redes de ordenamiento 26](#_Toc88891515)

[2.7.1 Medio limpiador 27](#_Toc88891516)

[2.7.2 Ordenador bitónico 28](#_Toc88891517)

[2.7.3 Red fusionadora 28](#_Toc88891518)

[2.7.4 Construcción de una red de ordenamiento 29](#_Toc88891519)

[2.8 Ordenamiento secuencial 30](#_Toc88891520)

[2.8.1 Máquina de ordenamiento de inserción 30](#_Toc88891521)

[2.8.2 Odd-even sorting network 31](#_Toc88891522)

[2.8.3 Ordenamiento basado en FIFOs 32](#_Toc88891523)

[2.6 Diseño digital a nivel RTL en FPGA 33](#_Toc88891524)

[2.6.1 Modelo de oro 34](#_Toc88891525)

[2.6.2 Adecuaciones al algoritmo 34](#_Toc88891526)

[2.6.3 Análisis de punto fijo 35](#_Toc88891527)

[2.6.4 Diseño de la arquitectura de hardware 36](#_Toc88891528)

[2.6.5 Implementación y verificación 37](#_Toc88891529)

[2.7 Diseño HLS en FPGA 37](#_Toc88891530)

[CAPÍTULO III. MÉTODO 40](#_Toc88891531)

[3.1 Sujeto 40](#_Toc88891532)

[3.2 Procedimiento 40](#_Toc88891533)

[3.3 Materiales y Herramientas 43](#_Toc88891534)

[CAPÍTULO IV. DESARROLLO 44](#_Toc88891535)

[4.1 Desarrollo del modelo algorítmico del sistema 44](#_Toc88891536)

[4.1.1 Modelo de oro del detector 45](#_Toc88891537)

[4.1.2 Modelado del sistema SISO V2V en MATLAB 47](#_Toc88891538)

[4.1.3 Análisis de punto fijo 47](#_Toc88891539)

[4.2 Diseño HLS de los ordenadores de datos 49](#_Toc88891540)

[4.2.1 Selección de algoritmos 49](#_Toc88891541)

[4.2.2 Codificación 50](#_Toc88891542)

[4.2.4 Programación del *testbench* en alto nivel 51](#_Toc88891543)

[4.3 Propuesta de arquitectura 52](#_Toc88891544)

[4.3.1 Bloque top 52](#_Toc88891545)

[4.3.2 El bloque *error* 54](#_Toc88891546)

[4.3.3 El bloque *addrToData* 55](#_Toc88891547)

[4.3.4 El bloque *sorter* 56](#_Toc88891548)

[4.3.5 El bloque *dataAndPointers* 61](#_Toc88891549)

[4.3.6 El bloque *survivors* 62](#_Toc88891550)

[4.3.7 El bloque *detection* 63](#_Toc88891551)

[4.3.8 El bloque *topControlUnit* 64](#_Toc88891552)

[CAPÍTULO V. RESULTADOS 65](#_Toc88891553)

[5.1 Resultados de síntesis 65](#_Toc88891554)

[5.1.1 Síntesis a nivel HLS 65](#_Toc88891555)

[5.1.2 Síntesis a nivel HDL-RTL 66](#_Toc88891556)

[5.2 Resultados de latencia 67](#_Toc88891557)

[5.2.1 Latencia en HLS 67](#_Toc88891558)

[5.2.2 Latencia en HDL-RTL 68](#_Toc88891559)

[5.3 Resultados de verificación 68](#_Toc88891560)

[5.3.2 Test-bench en HLS 68](#_Toc88891561)

[5.3.3 Test-bench a nivel HDL-RTL 69](#_Toc88891562)

[CAPÍTULO VI. CONCLUSIONES 71](#_Toc88891563)

[Bibliografía 72](#_Toc88891564)

[Anexo – Artículo publicado 77](#_Toc88891565)

# CAPÍTULO I. INTRODUCCIÓN

El presente capítulo presenta una breve descripción sobre el área de investigación del trabajo, se contextualiza y se define el problema a resolver, además, se plantean tanto el objetivo general como los específicos, planteando una posible solución al problema. Por otro lado, se mencionan los beneficios del trabajo resaltando la contribución del mismo, se define el alcance del trabajo, así como las limitaciones del mismo que impiden ir más allá del objetivo definido.

## 1.1 Antecedentes

Con el incremento de los vehículos en carretera, el control de tráfico se ha convertido en un gran reto hoy en día. La tasa de vehículos crece exponencialmente diariamente, solo en el 2010 había más de mil millones de vehículos. Con esto, los accidentes aumentaron causando aproximadamente 1.25 millones de muertes alrededor del mundo en 2010 [1].

En Estados Unidos se perdieron 6.9 mil millones de horas en carreteras y 3.1 mil millones adicionales de galones de gasolina debido a embotellamientos, lo cual representó una pérdida anual de 160 mil millones [2]. En Europa alrededor de 40 mil fallecieron y 1.7 millones fueron heridos en accidentes de tráfico [3]. Para tratar de resolver los problemas como los anteriores, las compañías, instituciones académicas, y agencias gubernamentales han incorporado tecnología de comunicación en vehículos y en infraestructura del transporte [4].

Se han integrado las comunicaciones vehículo a vehículo (V2V), vehículo a infraestructura (V2I), vehículo a peatones (V2P) y vehículo a red (V2N), en conjunto denominadas comunicaciones V2X. Esta última junto con las capacidades de detección de vehículos provee un soporte para aplicaciones relacionadas con la seguridad, infoentretenimiento para pasajeros y optimización del tráfico de vehículos [4]. En la Figura 1 se muestra las distintas formas de V2X [5].



Figura 1. Una ilustración simplificada de las comunicaciones V2X.

V2V es una tecnología que presenta una comunicación en red para vehículos, de tal manera que puedan estar conectados entre sí. Fue desarrollado y demostrado en 2005 por General Motors, promete una comunicación confiable y fuerte entre usuarios [6]. V2V puede ser usada para mandar advertencias al conductor en situaciones consideradas críticas y de alto riesgo (embotellamiento, cambio de carril) o mandar mensajes de ayuda después de un accidente de tráfico severo [7], [8].

V2V incorpora las siguientes tecnologías relacionadas con la seguridad [9]:

* Sistema de prevención de colisiones.
* Sistema de advertencia al conductor.
* Sistema de estabilidad del vehículo.
* Asistencia automatizada de frenado de emergencia.

Algunas de las aplicaciones son las siguiente [10] :

* Advertencia de colisión frontal.
* Advertencia de no pasar.
* Advertencia de punto ciego.
* Advertencia de cambio de carril.
* Luz de freno de emergencia electrónica.
* Asistente de giro a la izquierda.

Para soportar las comunicaciones V2X se han creado dos soluciones: Comunicaciones dedicadas de rango corto (Dedicated Short Range Communications por sus siglas en inglés DSRC) y tecnologías de redes celulares [2]. DSRC consiste en transceptores de radiocomunicación en los vehículos y unidades colocadas en los laterales de la carretera. Fue desarrollada para cumplir con los requerimientos de un ambiente dinámico como alta movilidad, baja latencia, y un rango considerado bueno de comunicación [8].

DSRC tiene 70 MHz en la banda de 5.9 GHz y es la tecnología por defecto en las aplicaciones de seguridad en V2V porque presenta una latencia menor a otras existentes, se basa en el estándar IEEE 802.11p y se espera que todos los nuevos vehículos la soporten, de acuerdo a lo reportado por la administración nacional de seguridad del tráfico en carreteras (National Highway Traffic Safety Administration, por sus siglas en inglés NHTSA) [11], [12].

Las tecnologías celulares incluyen tanto LTE (Long Term Evolution), 5G como los estándares antiguos. Con respecto a DSRC, estas tecnologías presentan un conjunto de ventajas como: mayor cobertura, infraestructura, seguridad, garantías de QoS (Quality of service) y escalabilidad robusta. Sin embargo, esas ventajas conducen a una arquitectura centralizada, latencia significativa de un extremo a otro, dependencia de la conectividad con la infraestructura y un costo mayor por el uso de la red[13].

Existen algunos retos en las comunicaciones vehiculares principalmente por el comportamiento estocástico del canal. El estándar IEEE 802.11p utiliza OFDM para DSRC, de tal manera que reduce el desvanecimiento que produce el movimiento de las terminales de comunicación y los objetos en el medio ambiente [14]. OFDM es un esquema de modulación multiportadora, los símbolos se transmiten en paralelo en múltiples subportadoras. La técnica reduce el ancho de banda en la subportadora y logra robustez contra el desvanecimiento en frecuencia, debido al retardo de las señales en las diferentes trayectorias de propagación [15].

Una de las actividades importantes a realizar en cualquier sistema de comunicación, como en un sistema SISO-OFDM para comunicaciones V2V, es la detección de símbolos en el receptor. El detector ML (Maximum-likelihood por sus siglas en inglés ML) presenta la mínima tasa de error de bit. Sin embargo, tiene una dependencia exponencial en la complejidad, por lo tanto, se necesitan algoritmos que alcancen tasas de error similares a la detección ML [16].

Para el desarrollo de tecnología en V2V es necesario la implementación de nuevos algoritmos de detección en plataformas que permitan su construcción física lo más rápido y eficiente posible con el objetivo de medir su viabilidad. El FPGA (Field- Programmable Gate arrays por sus siglas en inglés FPGA) es una tecnología en uso que provee grandes ventajas para implementar algoritmos y prototipos a nivel de hardware [17].

Un FPGA consiste de un arreglo de bloques lógicos programables de diferentes tipos, lógica general, memoria y bloques multiplicadores [18]. Alrededor del arreglo se encuentran los bloques de entrada y salida que permiten la comunicación hacia el mundo exterior como se muestra en la Figura 2.



Figura 2. Estructura básica de un FPGA .

Algunos problemas en trabajar al nivel de registro de transferencia (Register Transfer Level, RTL) utilizando lenguajes de descripción de hardware como VHDL o Verilog para su posterior síntesis en un FGPA, radica en que no son tan poderosos como los lenguajes de alto de nivel. Esto provoca códigos largos, incremento en la probabilidad de errores y un gran consumo de tiempo al hacer modificaciones en el diseño. Por los problemas anteriores, las herramientas de síntesis de alto nivel (High-Level Synthesis, HLS) son utilizadas [19].

HLS crea un código en un lenguaje de descripción de hardware tomando la descripción del algoritmo o sistema hecho en un lenguaje de alto nivel como C o C++ y directivas que describen restricciones de la arquitectura [20]. El flujo de diseño se muestra en la Figura 3 [21], [22].



Figura 3.Flujo de diseño HLS en Vivado.

## 1.2 Planteamiento del problema

Los sistemas OFDM sufren de un fenómeno llamado interferencia interportadora (inter-carrier interference, ICI), el cual se presenta en mayor medida en la comunicación V2V por las altas frecuencias de dispersión Doppler producidas por la alta movilidad en los enlaces vehiculares. El rendimiento general de los sistemas OFDM-V2V disminuye debido a la presencia de ICI provocando que la tarea de detección de datos sea agotadora [23].

La detección de datos es un proceso que conlleva una complejidad computacional importante en el receptor, la factibilidad de cualquier sistema diseñado para funcionar en canales V2V estará comprometida con el grado de complejidad del detector utilizado. El detector Near-ML es de baja complejidad y mejora el desempeño de BER (Bit Error Rate) [24], sin embargo, no existen arquitecturas de hardware que (incluso a nivel propuesto) permitan su factibilidad de implementación den un FPGA.

## 1.3 Objetivo

Desarrollar una propuesta de arquitectura de hardware del algoritmo Near-ML e implementar a nivel RTL-HDL y HLS la etapa de ordenamiento de datos; para la detección de símbolos en el receptor de un sistema SISO-ODFM en ambientes vehiculares V2V con la finalidad de conocer la viabilidad de incorporarlo a los estándares de comunicación actuales.

## 1.4 Hipótesis

Es posible diseñar una arquitectura digital a nivel propuesta de un detector de símbolos bajo el esquema de modulación OFDM y criterio de decisión Near-ML, así como la implementación a nivel RTL-HDL y HLS del bloque más importante del mismo, que sirva como referencia para portafolios de trabajos futuros.

## 1.5 Justificación

En la literatura sólo se han reportado resultados de simulación sobre el rendimiento del algoritmo, por lo tanto, no existe una investigación que haya implementado en hardware el algoritmo Near-ML y obtenido métricas de eficiencia. Con esto, se podrá corroborar la factibilidad y la viabilidad de ser introducido en las comunicaciones vehiculares y en los distintos estándares de comunicaciones inalámbricas móviles contemporáneos.

Este trabajo tendrá un impacto en una de las áreas con mayor crecimiento en los últimos años, las comunicaciones vehiculares. Normalmente, los receptores en V2V requieren implementaciones en hardware eficientes, que operen a mayores velocidades de transmisión, alta calidad de servicio y sobre todo de baja complejidad. Una forma de cumplir con lo anterior es implementar mejores y nuevos algoritmos como el que se presenta en esta tesis.

Finalmente, una vez terminado el trabajo se podría continuar con la implementación de cada bloque de la arquitectura y posteriormente tenerlo en un circuito integrado de uso comercial. Lo anterior, permitirá agregarlo a las aplicaciones V2V actuales y emergentes, en consecuencia, la complejidad y el consumo de potencia en los equipos de recepción del vehículo disminuirá.

## 1.6 Delimitaciones

Este trabajo abarca únicamente la propuesta de la arquitectura del algoritmo de detección y la implementación de uno de los bloques más importantes y de mayor uso. No se abordará el tema de diseñar y simular el algoritmo debido a que esta rea ya fue llevada acabo en un trabajo previo de maestría [24].

## 1.7 Limitaciones

Los recursos institucionales como el laboratorio no están disponibles por lo que podría poner en riesgo la etapa de validación física del ordenador si es necesaria. Otra limitación es el tiempo, una parte del trabajo será realizada en C++ en una plataforma que soporta la síntesis de programas en alto nivel y la siguiente parte en un lenguaje de descripción de hardware.

# CAPÍTULO II. FUNDAMENTOS TEÓRICOS

En este capítulo se abordan los conocimientos generales para la correcta comprensión del presente trabajo. Asimismo, se mencionan aquellos trabajos actuales similares al área de estudio planteada en esta investigación.

## 2.1 El estándar IEEE 802.11p

La comunicación V2V fue estandarizada con el nombre de comunicaciones dedicadas a corto alcance (Dedicated short-range communications) IEEE 802.11p en el año 2010 [25]. El estándar hace uso de la capa física correspondiente al estándar IEEE 802.11a, el cual opera en ambientes interiores y de baja movilidad. Debido a que el estándar 802.11a fue diseñado para entornos donde no existe alta movilidad del receptor y del transmisor, el rendimiento de los sistemas V2V no cumple con el desempeño deseable.

Una de las principales diferencias entre los estándares radica en el preámbulo y duración del símbolo. En la Figura 4 se muestra la trama de transmisión, consta de un preámbulo de dos símbolos de entrenamiento, un campo para señal señal y otro para los datos. La sincronía del sistema se realiza con los primeros 10 símbolos cortos de entrenamiento de 1.6 µs de duración. La estimación del canal y sincronización final se realizan con dos símbolos de entrenamiento largos de 6.4 µs de duración. La última parte de la trama es para el campo de la señal que contiene información sobre longitud de la trama, modulación y esquemas de codificación en la carga útil.



Figura 4. Trama del estándar 802.11p.

## 2.2 Pilotos en el estándar 802.11p

El escenario de alta movilidad en los ambientes V2V producen una respuesta al impulso del canal variante en el tiempo, por cada símbolo en OFDM, se presentan variaciones temporales de los coeficientes del canal. Existen 64 subportadoras por símbolo OFDM, incluyendo 48 subportadoras de datos, 4 subportadoras pilotos en los índices -21, -7 , 7 y 21 como se observa en la Figura 5.



Figura 5. Asignación de pilotos en 802.11p.

En [2] se demuestra que la asignación de pilotos anteriormente descrita, no es la mejor para la estimación de un canal V2V. Sin embargo, al usar receptores con esquemas de estimación de canal iterativos y detecciones basadas en la técnica de mínimo error cuadrático medio (MMSE) se logra rendimientos aceptables después de la tercera iteración [26].

## 2.3 Canal de comunicación V2V

Existen una gran cantidad de investigaciones para clasificar y modelar los canales V2V. Algunas clasificaciones son expuestas en [27], [28], [29], [30], [31], [32], [33]. En estos dos últimos trabajos, se expone la clasificación de escenarios V2V posibles, dentro de los cuales destacan los siguientes: V2V-Autopista con dirección opuesta, V2V-Urbano en avenida principal con dirección opuesta, V2V sub-urbano, V2V en autopista. Lo anterior se resume en la Tabla 1, publicada por [28].

Tabla 1. Características de los diversos escenarios V2V.

|  |  |  |  |
| --- | --- | --- | --- |
| **Escenario** | **Velocidad**  **(Km/h)** | **Desplazamiento**  **Doopler (Hz)** | **Retardo**  **máximo (***µ***s)** |
| V2V autopista,  dirección opuesta | 104 | 1000-1003 | 0.3 |
| V2V urbano avenida  principal, dirección opuesta | 32-48 | 300 | 0.5 |
| V2V autopista | 104 | 600-700 | 0.4 |
| V2V urbano avenida principal, misma  dirección | 32-48 | 400-500 | 0.4 |
| V2V suburbano  calle, misma dirección | 32-48 | 300-500 | 0.7 |
| V2V autopista,  misma dirección | 104 | 900-1150 | 0.7 |

Tomando como referencia lo expuesto en los diversos trabajos de la literatura, se concluye que un modelo de canal simple es insuficiente para modelar con precisión el entorno adverso de un canal V2V. Por este motivo, se usan canales estacionarios basados en el modelo TDL (Tapped Delay Line) obteniendo la variación presente en los canales V2V. La respuesta al impulso del canal varía temporalmente en el periodo de símbolo OFDM, tal variación es la causante de la interferencia entre portadoras (ICI) degradando el rendimiento de la modulación OFDM [33].

## 2.4 Sistemas de comunicación V2V

En la Figura 6 se muestra la estructura básica de un sistema de comunicación V2V, en la cual se basan gran parte de trabajos presentes en el estado del arte. Las etapas de estimación y ecualización representan dos de los procesos más relevantes durante la recepción. El desempeño general de un sistema V2V va estar estrechamente relacionado al desempeño de los dos procesos anteriormente mencionados.



Figura 6. Diagrama a bloques de un sistema V2V típico.

Con la finalidad de afrontar y mitigar los inconvenientes producidos por la alta movilidad del entorno adverso V2V, se han presentado una gran cantidad de trabajos que abordan la problemática desde diversos enfoques, tales como:

* Algoritmos de asignación de pilotos.
* Estimadores de canal en el dominio temporal.
* Estimadores de canal en el dominio frecuencial.
* Detectores lineales.
* Detectores no lineales.

En el estado del arte, es conocido que la estimación de parámetros en el receptor se complica en un sistema V2V debido a la ICI, la cual afecta a las subportadoras piloto, necesarias para la correcta estimación del canal. El estimador de canal reportado en [34] es adecuado para operar en canales altamente variantes.

La Figura 7 muestra el sistema V2V desarrollado en [35], cada bloque es seleccionado con base a las especificaciones del estándar IEEE V2V. A continuación, se describe a grandes rasgos cada uno de sus bloques V2V.



Figura 7. Sistema SISO V2V.

**Codificador convolucional:** Genera códigos lineales que se utilizan para proteger la información añadiendo redundancia a la secuencia de datos a transmitir. Con esto, se mejora el desempeño de la detección y corrección de errores de bits en el receptor.

**Interleaving:** Decorrelaciona la secuencia de bits generadas por el codificador convolucional con el fin de disminuir los errores que se puedan producir con bits por ráfaga.

**Modulador QAM:** Selecciona bloques de bits para realizar un mapeo a un símbolo complejo , por cada segundos, donde es la constelación de acuerdo con el estándar 802.11p.

**IFFT:** El bloque IFFT se encarga de realizar la modulación OFDM por cada bloque de 64 muestras correspondientes a un símbolo.

**Intervalo de guarda:** Se agregan un conjunto finito de ceros a la izquierda y derecha de los datos en un símbolo OFDM, esto permite disminuir la interferencia Inter-simbólica de las subportadoras adyacentes.

**Inserción de pilotos:** Se insertan un conjunto de elementos conocidos en cada símbolo OFDM cuya potencia suele ser mayor a las portadoras de datos, lo cual permite estimar el canal para posteriormente realizar la etapa de detección.

**Canal V2V:** Se generan matrices especiales que simulan los fenómenos físicos que se agregan a la señal de interés al pasar por el canal.

**Ruido:** Se genera un modelo de ruido básico conocido como ruido blanco gaussiano aditivo que representa el ruido en la electrónica del receptor.

**Remoción del intervalo de guarda y pilotos:** Remueve los intervalos de guarda y los pilos para solo dejar las subportadoras de datos.

**Deinterleaving:** Realiza el desentrelazado de la trama.

**FFT:** Realiza la demodulación OFDM.

**Detector:** Realiza la detección de los símbolos transmitidos utilizando el algoritmo Near-ML.

**Demodulador QAM:** Realiza la demodulación de los símbolos QAM provenientes del detector.

**Decodificador Viterbi:** Realiza la corrección de errores de bits de los datos detectados.

## 2.5 Detección de datos

Uno de los procesos con mayor grado de complejidad computacional en el receptor es la detección de datos, la factibilidad de un sistema diseñado para funcionar en tiempo real en un canal V2V dependerá principalmente del grado de complejidad del detector utilizado. El detector ML conocido como el detector optimo tiene una complejidad de ) [36]. Se puede apreciar que la complejidad aumenta de forma abrupta con el tamaño de la constelación y número de subportadoras de datos . En consecuencia, no resulta viable implementar tal detector. Actualmente, existen una serie de detectores con menor complejidad y rendimiento similar al detector ML. Algunos de ellos han sido diseñados para el sistema de espacio-tiempo de laboratorios Bell vertical (Bell Laboratories Layer Space-Time, V-BLAST) [37]. Uno de los más importantes y conocidos es el detector esférico [38].

Detectores no lineales basados en el algoritmo M en conjunto con la descomposición QR de la matriz de canal, ha comenzado a tener un gran auge [39], [40]. Recientemente, una gran contribución dentro de este, los detectores OSIC (Ordering Successive Interference Cancellation), QR-ML y V2V Near-ML. Los resultados de simulación han comprobado que son adecuados para mitigar la ICI y obtienen desempeños en términos de BER favorables [24].

### 2.5.1 Modelo del receptor

Es posible representar la señal del -ésimo símbolo que llega al receptor en su representación compleja banda base con la convolución discreta:

|  |  |  |
| --- | --- | --- |
|  |  | (1) |

Donde , , representa la CIR (Channel Impulse Response), la CIR del -ésimo bloque en el instante para un impulso de entrada en muestras pasadas, el -ésimo símbolo OFDM cuyo tamaño es , por último es el AWGN (Additive White Gussian Noise) complejo.

La ecuación (1) puede ser vista en su forma matricial como:

|  |  |  |
| --- | --- | --- |
|  |  | (2) |

donde:

,

,

el ruido es de media cero y varianza . Los coeficientes del CIR son representados por la matriz de dimensión de la siguiente forma:

|  |  |  |
| --- | --- | --- |
|  |  | (3) |

donde , representa el operador módulo , la CIR es considerada cero para . Para obtener el símbolo OFDM en FD (Frequency Domain) con CP (Cyclic Prefix) removido, se multiplica la ecuación (2) por la DFT (Discrete Fourier Transform) normalizada:

|  |  |  |
| --- | --- | --- |
|  |  | (4) |

la multiplicación resulta en:

|  |  |  |
| --- | --- | --- |
|  |  | (5) |

es el símbolo OFDM recibido en el FD y es la DFT del vector de ruido. Utilizando las propiedades de la matriz ortogonal; y , donde representa la matriz identidad de tamaño , entonces (5) puede ser formulada como:

|  |  |  |
| --- | --- | --- |
|  |  | (6) |
|  |  | (7) |

donde se compone por el vector de tamaño , símbolos pilotos y símbolos de guarda. La CFM (Matriz de frecuencias del canal) contiene información en dominio de la frecuencia del canal y la frecuencia Doopler de la representación circulante y dispersa de la CIR variante en el tiempo.se convierte en una matriz diagonal cuando la propagación Doppler es insignificante, lo cual significa un sistema libre de ICI, sin embargo, los ambientes V2V presentan alta movilidad tanto en el transmisor y receptor, ocasionando una dispersión Doppler significativa. Lo anterior convierte a en una matriz dispersa generando un sistema afectado por la ICI.

Debido a la selectividad del canal V2V, los sistemas OFDM son susceptibles a errores de detección, la potencia local de algunas subportadoras puede ser baja por causa de desvanecimientos profundos en la función de transferencia del canal imposibilitando la detección del dato transmitido en tales soportadoras. La técnica DFTS (Discrete Fourier Transofrm Spreading) se utiliza para reducir esta problemática.

Multiplicando la matriz de Fourier con el vector de símbolo OFDM transmitido es posible incorporar la dispersión DFT de los datos en el modelo de señal (7). Lo anterior, puede ser descrito con la siguiente ecuación:

|  |  |  |
| --- | --- | --- |
|  |  | (8) |

donde es el vector de datos recibido, la CFM de rango reducido , el vector de datos transmitido con LP (Linear Precoding), el vector de ruido; cada termino muestreado en las posiciones correspondientes de las subportadoras de datos.

### 2.5.2 Detector OSIC

Utilizando la descomposición V2V Sorted QR y el detector OSIC es posible implementar un detector subóptimo de baja complejidad, para un sistema multiportadora V2V con LP y que presente un excelente desempeño en términos de BER. La descomposición V2V Sorted QR de la matriz de canal consiste en calcular una matriz triangular superior , una matriz ortogonal de norma unitaria y una matriz de permutación , de tal manera que , donde es la matriz con sus columnas ordenadas de acuerdo a . Se obtiene un modelo reducido de la ecuación (8) :

|  |  |  |
| --- | --- | --- |
|  |  | (9) |

|  |  |  |
| --- | --- | --- |
|  |  | (10) |

|  |  |  |
| --- | --- | --- |
|  |  | (11) |

Debido a que es unitaria, las estadísticas del ruido no son alteradas. El nuevo modelo representado en la ecuación (11) es adecuado para la aplicación del detector OSIC. La estructura triangular de la matriz permite calulcar el -ésimo elemento de como:

|  |  |  |
| --- | --- | --- |
|  |  | (12) |

### 2.5.3 Detector QR-ML convencional

La detección QR-ML convencional puede ser incorporado al modelo del sistema receptor anteriormente mostrado como:

|  |  |  |
| --- | --- | --- |
|  |  | (13) |

|  |  |  |
| --- | --- | --- |
|  |  | (14) |

La búsqueda del símbolo estimado de la ecuación (14) se basa en la construcción de un árbol binario de búsqueda como se muestra en la Figura 8. Se define la métrica de distancia para cada rama del árbol.

|  |  |  |
| --- | --- | --- |
|  |  | (15) |

La distancia representa el valor de rama de un nodo que tiene a los nodos como sus nodos antecesores. La distancia de un nodo que se encuentra en el nivel y el nodo de la raíz representa la distancia acumulada, esto es, la suma de todas las distancias de las ramas desde el nodo raíz hasta el nodo indicado. En un nivel , la distancia acumulada se obtiene con la siguiente ecuación.

|  |  |  |
| --- | --- | --- |
|  |  | (16) |



Figura 8. Estructura del árbol de búsqueda bajo el criterio ML.

Con base a la ecuación (14), la detección óptima del vector será la ruta que minimice a la ecuación (16), cuando .

### 2.5.4 Detector V2V Near-ML

El detector V2V Near-ML incorpora el algoritmo adaptativo a la detección QR-ML convencional, el cual realiza ajustes durante el proceso de búsqueda del árbol binario con el fin de reducir la complejidad computacional. Al igual que el detector OSIC hace uso de la descomposición Sorted-QR. Como se muestra en la Figura 9 el símbolo se encuentra en el nodo raíz del árbol, y los nodos que surgen de él a través de las ramas son solución posible para . El algoritmo consiste en seleccionar en cada nivel del árbol binario de búsqueda un máximo de candidatos para la detección del simbolo del vector estimado, descartando nodos restantes del nivel actual.



Figura 9. Estructura del árbol de búsqueda bajo el criterio ML con algoritmo M.

Cada rama del árbol de búsqueda contiene una métrica de distancia definida por:

|  |  |  |
| --- | --- | --- |
|  |  | (17) |

Se selecciona nodos que mantienen una distancia menor entre cada nodo del nivel y el nodo de la raíz, por lo tanto, al realizar la detección se obtiene rutas posibles. La distancia correspondiente a cada ruta se define como :

|  |  |  |
| --- | --- | --- |
|  |  | (18) |

la solución esta dada por la ruta que cumpla con:

|  |  |  |
| --- | --- | --- |
|  |  | (19) |

El algoritmo Near ML genera detectores de baja complejidad para valores de pequeños, sin embargo, subóptimos en términos de tasa de error de bit, a medida que el valor de incremente, el desempeño del algoritmo se acerca al del detector ML, con la penalidad del incremento en complejidad computacional.

Como se puede inferir del detector Near ML, una de las etapas importantes es el ordenamiento de un conjunto de distancias. Este proceso es tan relevante que el desempeño del detector y del receptor en general depende de que tan eficiente es el ordenamiento. A continuación, se muestran en las secciones 2.7 y 2.8 las técnicas actuales para el ordenamiento de datos.

## 2.7 Redes de ordenamiento

Las redes de ordenamiento representan una de las maneras más eficientes y tradicionales de ordenamiento en el contexto de los FPGAs. Son atractivas por dos razones principales: no requieren líneas de control y son sencillas de paralelizar debido a que tienen un patrón simple de flujo de datos. Las redes de ordenamiento son adecuadas cuando se tiene una secuencia relativamente pequeña de elementos cuya longitud se conoce con anterioridad.

La representación de este tipo de ordenamiento es la de Knuth (ver Figura 10 (a)), consiste en una serie de líneas horizontales, donde es la cantidad de elementos a ordenar y líneas virtuales, donde es la cantidad de comparadores. Estos últimos, los observamos en la Figura 10 (b).



1. (b)

Figura 10. (a) Notación Knuth; (b) Notación de bloque.

En la Figura 11 vemos un ejemplo de una red de ordenamiento de 4 entradas, entonces, existen 4 líneas horizontales en las cuales una cantidad decomparadores están contactados.



Figura 11. Ejemplo de red de ordenamiento.

En este punto, la red de ordenamiento está en una forma muy básica y sin la capacidad de ordenar, a continuación, veremos que los elementos medio limpiador (*half cleaner*), clasificador bitínico (*bitonic sorter*) y la red fusionadora (*merging network*) permiten el correcto funcionamiento de la red de ordenamiento.

### 2.7.1 Medio limpiador

El medio limpiador consiste en una red de comparación en donde la línea es comparada con la línea para . Las secuencias de entrada tienen la clasificación de bitónicas, estas tienen la forma , , ó , , para 0. Cuando una secuencia bitónica de 0’s y 1’s se aplica al medio limpiador obtenemos una secuencia de salida en donde los valores más pequeños están en la mitad superior y los más grandes en la mitad inferior. El comportamiento anterior, lo observamos en la Figura 12.



Figura 12. Medio limpiador.

### 2.7.2 Ordenador bitónico

El tercer elemento en la lista para construir una red de ordenamiento, es el ordenador bitónico, consiste en combinar medios limpiadores de manera recursiva. La Figura 13 (a) muestra la construcción recursiva, primero, el medio limpiador divide la secuencia de entrada en dos, posteriormente se construyen clasificadores bitonicos para ordenar las mitades restantes desde un enfoque recursivo. El desglose del proceso recursivo lo vemos en la Figura 13 (b).



(a) (b)

Figura 13. (a) Construcción recursiva. (b) Recursión desglosada.

### 2.7.3 Red fusionadora

El último elemento para construir la red de ordenamiento es la red fusionadora, consiste en un circuito combinacional capaz de fusionar dos secuencias previamente ordenadas en una tercera que también está ordenada.

La red fusionadora es construida modificando el medio limpiador presente en el ordenador bitónico. La idea es realizar la inversión de la segunda mitad de las entradas implícitamente. Dada dos secuencias ordenadas y que van a ser fusionadas, se requiere tener el efecto de ordenar binonicamente la secuencia , . Debido a que el medio limpiador del ordenador binotico compara las entradas y para , la primera etapa de la red fusionadora se compara con las entradas y . La Figura 14 muestra esta correspondencia.



(a) (b)

Figura 14. (a) Transformación de dos secuencias cualquiera a dos secuencias bitónicas. (b) Transformación de una secuencia bitónica a dos secuencias que también son bitónicas.

### 2.7.4 Construcción de una red de ordenamiento

En este punto tenemos todos los elementos para construir una red totalmente combinacional capaz de ordenar elementos dados como entrada. La Figura 15 (a) representa la construcción de la red de ordenamiento, en ella se observa un nuevo elemento llamado ordenador[n], consiste en crear redes fusionadoras de manera recursiva hasta llegar a (ver Figura 15 (b)). Finalmente, la Figura 15 (c) muestra la red actual desde el punto de vista de comparadores.



Figura 15. (a) Construcción recursiva. (b) Desglose de la recursión. (c) Desglose a nivel de comparadores.

## 2.8 Ordenamiento secuencial

El ordenamiento secuencial es el segundo enfoque para ordenar un conjunto de elementos desordenados. El término “secuencial” refiere a que el algoritmo necesita una cantidad especifica de iteraciones para lograr el objetivo de ordenar elementos. Es el más lento en términos de latencia debido a que cada iteración consume un ciclo de reloj, sin embargo, el más fácil de implementar. A continuación, se presentan algunos ejemplos de unidades de ordenamiento basados en el enfoque secuencial.

### 2.8.1 Máquina de ordenamiento de inserción

La siguiente unidad de ordenamiento llamado máquina de ordenamiento de inserción está basada en el conocido algoritmo de inserción, en el cual se busca en un arreglo línea la correcta posición del dato no ordenado. La Figura 16 (a) representa la máquina de ordenamiento. Cada nodo es una célula de inserción/comparación y se tienen tantos nodos como elementos a ordenar. Los nodos entre si se comparan de tal manera que cada dato encuentra su posición correcta en el arreglo lineal de nodos.



(a) (b)

Figura 16. (a) Grafico de dependencias en modo ascendente; (b) Celda básica.

Los elementos que constituyen a la celda quedan plasmados en la Figura 16 (b), consiste en un comparador, un multiplexor, registro de datos y algunas líneas de control. Si se conecta un conjunto de celdas entre sí, se obtiene un arreglo lineal y si se agregan las líneas de control se obtiene la máquina de ordenamiento de inserción mostrada en la Figura 17.




Figura 17. Diagrama de células para - elementos.

### 2.8.2 Odd-even sorting network

Este tipo de ordenamiento se creó debido a que la implementación de una red implica una cantidad enorme de recursos. La unidad de ordenamiento se reduce a solo una fila y la complejidad disminuye a . El nuevo enfoque utiliza la unidad básica del comparador vista en los anteriores enfoques de ordenamiento, sin embargo, agregar un multiplexor y registros en la salida como se muestra en la Figura 18 (a). Además, el nuevo enfoque incorpora otro elemento, la *switch network (*red de conmutación*)* (Figura 18 (b))*.* Este último elemento tiene la responsabilidad de realizar un alineamiento de datos y llevarlos de nuevo hacia las unidades básicas de comparación. Cada alineamiento toma un ciclo de reloj, esto prosigue hasta lograr que todos los elementos estén ordenados, por lo que a este tipo de implementación es común verla como “red secuencial”.



Figura 18. (a) Unidad de comparación. (b) Red de ordenamiento secuencial.

### 2.8.3 Ordenamiento basado en FIFOs

La Figura 19 representa el ordenamiento secuencial basado en tres colas: dos de ellas son colas de entrada y la tercera la cola de salida. Las primeras dos colas tienen una longitud de y la de salida elementos. El nuevo enfoque se basa en el algoritmo donde dos conjuntos ordenados se fusionan para formar un tercero que también está ordenado. El proceso de combinar las dos colas de entrada empieza comparando los dos primeros elementos que se encuentran en la cabeza de cada cola, el resultado de la comparación sirve de selector para un multiplexor, este elemento selecciona el dato apropiado para ser insertado en la cola de salida, por lo tanto, en cada ciclo de reloj un nuevo dato se inserta en la cola de salida. El proceso de inserción se sigue hasta obtener todos los datos ordenados.



Figura 19. Diagrama a bloques del ordenamiento basado en FIFOs.

## 2.6 Diseño digital a nivel RTL en FPGA

En [41] se propone una metodología que permite realizar la implementación de un algoritmo de forma eficiente en términos de velocidad o consumo de área y además, los diseños pueden ser replicados de manera sistemática.

Dicho método , llamado mapeo de algoritmo a arquitectura se resume en el diagrama de flujo de la Figura 20, cabe resaltar, que tal diagrama tiene una naturaleza cíclica implícita en cada una de sus etapas. En las siguientes subsecciones se explican cada uno de los bloques correspondientes a cada etapa de la metodología.



Figura 20. Algoritmo a arquitectura.

### 2.6.1 Modelo de oro

Se genera un modelo que sirva de referencia para el algoritmo a implementar, de tal manera que se pueda evaluar el rendimiento funcional de la implementación. Para lograr esto, se programa el algoritmo bajo estudio empleando de preferencia un lenguaje de alto nivel, en aritmética de punto flotante y con sus ecuaciones originales.

### 2.6.2 Adecuaciones al algoritmo

En este paso se replantea la secuencia de tareas o sus respectivas ecuaciones del algoritmo con el fin de reducir su complejidad sin alterar su funcionalidad general. Es importante recalcar que no existe una metodología para aplicar tales adecuaciones solo el entendimiento profundo y experiencia sirve para identificarlas. A continuación, se enumeran algunas de ellas:

* Transformaciones o cambios de dominios.
* Sistolización de operaciones de cálculo intensivo.
* Reemplazo de divisiones y multiplicaciones con operaciones como sumas y desplazamientos.
* Simplificación o propiedades matemáticas.
* Factorizaciones o aproximaciones matemáticas.

### 2.6.3 Análisis de punto fijo

Utilizando la representación de punto fijo es posible alcanzar desempeños cercanos a los obtenidos con la representación en punto flotante, por lo cual, esta última es comúnmente descartada en las arquitecturas de procesamiento de señales (PDS). Además, la representación en punto fijo reduce el tiempo de procesamiento y la complejidad de la implementación por ende el consumo de potencia y área de silicio. El objetivo que se persigue al hacer un análisis de punto fijo es encontrar una longitud y formato de palabra que permita tener un desempeño similar al modelo de oro que está representado en punto flotante.

La cuantificación de la relación señal a ruido de cuantización (SQNR) se realiza el proceso de cuantificación de un valor en punto flotante también se genera un error que puede ser representado como ruido agregado al valor original, por lo tanto, el SQNR es el parámetro para medir el nivel de calidad del proceso de cuantificación de una variable en su representación de punto flotante. La mayoría de los algoritmos operan con variables que representan matrices y vectores, por lo tanto, el SQNR se expresa como un promedio:

|  |  |  |
| --- | --- | --- |
|  |  | (20) |

donde es la variable original en punto flotante, es la representación de en punto fijo y es la cantidad de elementos que conforman a la variable. Cuando una variable tiene un SQNR considerado bajo, se ajusta la longitud su longitud de palabra y se sacrifican bits de aquellas palabras cuyo SQNR es considerado alto. El objetivo es conseguir un SQNR en la salida equilibrado con las variables que conforman el algoritmo.

Los efectos del redondeo son una desventaja que se presenta al pasar un número en su presentación en punto fijo es que no todos los valores pueden ser representados de manera exacta. Él método del redondeo se emplea para obtener un valor representable a pesar de la perdida de precisión. Existe una gran variedad de tipos de redondeo, los más utilizados son el truncamiento, redondeo hacia cero, redondeo hacia más menos infinito y redondeo al más cercano. El tipo de redondeo a utilizar en el algoritmo tendrá un efecto importante en el desempeño en términos de SQNR, área y velocidad de procesamiento.

### 2.6.4 Diseño de la arquitectura de hardware

El objetivo en esta etapa es realizar un diagrama a bloques donde se visualice el recorrido completo que deben de seguir los datos desde la entrada hasta la salida del algoritmo, además, debe de permanecer con una esencia de abstracción de alto nivel. Cada uno de los bloques de la arquitectura deberán de presentar un proceso funcional que termine en una transformación importante de datos. Después, el nivel de detalle es reducido a módulos más pequeños que en conjunto representan una jerarquía de bloques funcionales. La jerarquía se vuelva tan pequeña que resulta relativamente fácil diseñar una funcionalidad del bloque en cuestión. En este punto, se tiene una versión que es conocida como ruta de datos (*datapath*) de la arquitectura, la cual va acompañada con su correspondiente unidad de control.

De acuerdo con el criterio de optimización: velocidad o consumo de área; que se aplique a la arquitectura inicial, está se podrá mejorar a través de técnicas como: paralelismo, encauzamiento (*pipelining*), reconfigurabilidad, reusabilidad, etc.

### 2.6.5 Implementación y verificación

Cuando finalmente se tiene la arquitectura de hardware a nivel de bloques funcionales, sigue describirla con un lenguaje de descripción de hardware e implementarla a nivel de lógica de trasferencia de registros (RTL). El entorno de desarrollo que el fabricante del FPGA provee al arquitecto de hardware, juega un papel fundamental para facilitar e incrementar el proceso de diseño. Esto último, involucra estudiar una serie de comportamientos y condiciones que buscan cumplir con los siguientes objetivos:

* Verificar y asegurar que las funciones para las que fueron diseñadas sean realizadas con éxito. Lo anterior, se conoce como verificación estática.
* Verificar y asegurar que las secuencias en cada bloque funcional se ejecuten correctamente. Esto se le conoce como verificación por comportamiento dinámico, implica la generación de vectores de entradas variantes en el tiempo que se aplican a la arquitectura y así monitorear los cambios en las salidas.
* Comprobar el comportamiento temporal: Es posible crear pruebas para observar las variaciones que presenta las señales en puntos específicos.

## 2.7 Diseño HLS en FPGA

Actualmente, los algoritmos son codificados en lenguajes de alto nivel como C y C++, lo que permite una abstracción de detalles de la plataforma de cómputo, además permiten una iteración rápida, mejoras incrementales y portabilidad del código, todas estas características son críticas en la industria del software. En las últimas décadas, la ejecución rápida de los algoritmos codificados en lenguajes de alto nivel ha sido lo que ha impulsado al desarrollo de procesadores y compiladores. Al principio, para mejorar el rendimiento de un programa en tiempo de ejecución se hacía uso de dos conceptos centrales: incrementar la frecuencia del reloj del procesador o usar procesadores dedicados. Por mucho tiempo, lo que se hacía era esperar un año para tener los nuevos procesadores y de esta manera acelerar la ejecución del software. Con cada incremento en la frecuencia de reloj se mejoraba el tiempo de ejecución del programa, sin embargo, para grandes aplicaciones y productos de calidad, esto ya no es viable.

Por otro lado, los FPGAs tienen una gran diferencia con las aplicaciones basados en un procesador, principalmente el modelo de programación. En un FPGA se basa principalmente en la descripción de arquitecturas sin utilizar los lenguajes de alto nivel como C o C++ anteriormente mencionados. La Figura 21 muestra en una línea de tiempo que representa el tiempo que tarda cada tipo de tecnología en alcanzar una primera versión de la aplicación y hasta lograr una versión final, como se observa, el modelo de programación basado en RTLs es el más lento.



Figura 21. Tiempo de diseño vs rendimiento de la aplicación con diseño RTL.

La aplicación implementada en un FPGA presenta una mayor eficiencia en términos de consumo de potencia y tiempo de ejecución, sin embargo, el tiempo de desarrollo requerido para alcanzar la implementación esta más allá del alcance del esfuerzo típico de desarrollo de software. Por este motivo, normalmente los FPGAs son utilizados solo para aquellas aplicaciones que requieren un rendimiento que no puede ser logrado con la tecnología actual basada en procesadores.

Los recientes avances en la tecnología realizados por Xilinx® acortan la diferencia entre los modelos de programación basados en un procesador y el del FPGA creando el compilador de síntesis de alto nivel (*High Level* Synthesis *compiler* ). El nuevo compilador permite convertir un algoritmo en un lenguaje de alto nivel en una implementación RTL, esto es, convierte un modelo de programación basado en procesador en un modelo de programación basado en niveles de trasferencia de registros. El proceso de conversión entre modelos permite reducir el tiempo de desarrollo de la aplicación (ver Figura 22) y conservar los beneficios de una implementación en hardware.



Figura 22. Tiempo de diseño vs rendimiento de aplicación con el compilador Vivado HLS.

# CAPÍTULO III. MÉTODO

El objetivo de este capítulo es describir la metodología empleada para el desarrollo del presenta trabajo, consta de los sujetos u objeto de estudio, el procedimiento que desglosa cada una de las etapas del proyecto y por último, la lista de materiales y herramientas que fueron necesarias.

## 3.1 Sujeto

El objeto de estudio es el detector *Near*-ML con esquema de transmisión SISO-OFDM en ambientes vehiculares. Este trabajo es desarrollado por un alumno de maestría y asesorado por un investigador del Dpto. de Ingeniería Eléctrica y Electrónica.

## 3.2 Procedimiento

La Figura 23 muestra el procedimiento a seguir para cumplir con los objetivos planteados en el presente proyecto. A continuación, se explica cada etapa con un mayor nivel de detalle.



Figura 23. Diagrama de flujo del procedimiento.

**Definición del problema:** Se describen los antecedentes, objetivos, problema a resolver, hipótesis, alcances y limitaciones del proyecto.

**Investigación bibliográfica:** Se revisan documentos como artículos, libros y revistas cuya publicación sea reciente, con el objetivo de conocer el estado de arte de los detectores en sistemas SISO que operan en ambientes vehiculares.

**Estudio de técnicas de diseño de hardware:** Se estudian los métodos de diseño e implementación en hardware.

**Modelado del sistema entre el receptor y transmisor:** Se modela el sistema completo del transmisor y receptor en MATLAB con la finalidad de comprobar el funcionamiento del detector.

**Conversión de punto flotante a punto fijo:** Después de comprobar el funcionamiento del algoritmo en punto flotante, se convierte a aritmética de precisión finita para simular el comportamiento del algoritmo operando en un sistema digital real con recursos limitados.

**Diseño de la arquitectura de hardware:** La arquitectura propuesta del detector ML se codifica en un lenguaje de descripción de hardware, y se utiliza un simulador basado en software para comprobar el funcionamiento.

**Implementación en FPGA:** Una vez que la simulación de la arquitectura diseñada es exitosa se procede a implementarla en un FPGA disponible en el mercado. Se comprueba la frecuencia máxima de operación a la cual la implementación puede manejar.

**Verificación:** En la verificación se comprueba a nivel funcional y estadístico la arquitectura de hardware.

**Publicación de resultados:** Cuando la verificación está completada se procede a publicar los resultados en una revista o congreso.

**Escritura del documento final:** Se escribe el documento de tesis para cumplir con el requisito de titulación.

**Codificación en C++:** El algoritmo de ordenamiento se codifica utilizando el lenguaje de programación de alto nivel C++ como una función que recibe de parámetro un arreglo desordenado de tamaño .

**Diseño del testbench:** Se inyecta un conjunto de vectores desordenado al diseño para obtener los vectores ordenados en la salida.

**Simulación pre-sintesis:** En este paso se compila y se ejecuta el código en C++ para verificar el correcto funcionamiento del algoritmo de ordenamiento.

**Sintesís:** Traslada el diseño al plano físico en el FPGA, para obtener el reporte de síntesis correspondiente.

**Simulación pos-sintesis**: En esta etapa se ejecuta el *tesbench* en un ambiente de co-simulación con el objetivo de validar la arquitectura ya sintetizado en el FPGA.

**Documentación**: Se documenta cada uno de los tipos de resultados dados por la herramienta Vivado HLS, tales resultados son: consumo de recursos del FPGA, retardo de *datapath*, frecuencia máxima, consumo de bloques dedicados, pruebas y resultados funcionales.

## 3.3 Materiales y Herramientas

A continuación, se muestran los materiales y herramientas necesarios para cumplir con el desarrollo de la investigación.

**Herramientas**:

* MATLAB
* Vivado HLS 2016.1
* Laptop Acer con procesador Intel core i5-8265U, 8GB DDR4, 256GB PCIe NVMe SSD.
* Tarjeta de desarrollo Nexys-4 DDR
* Tesis de posgrado afines

**Materiales**:

* Bases de datos institucionales de revistas internacionales.

# CAPÍTULO IV. DESARROLLO

En este capítulo se describe la implementación del modelo algorítmico del detector Near-ML, el diseño HLS de varios algoritmos de ordenamiento, los bloques que componen a la propuesta de la arquitectura y el diseño HDL de un sistema híbrido (secuencial/paralelo). Cada bloque que conforma las arquitecturas se describe a detalle junto con sus entradas y salidas.

## 4.1 Desarrollo del modelo algorítmico del sistema

El detector Near-ML que se definió de manera analítica en la sección 2.5.4 fue modelado utilizando la herramienta computacional MATLAB, posteriormente incorporado a un sistema completo de comunicaciones SISO-V2V en punto flotante . En las siguientes secciones, se muestra cada etapa de la implementación del detector.

### 4.1.1 Modelo de oro del detector

El modelo de oro que se implementó es el propuesto por [24]. La Figura 24 y Figura 25 muestran el modelo a nivel seudocódigo, consiste en un algoritmo recursivo cuyas entradas son la matriz de la descomposición , el vector que contiene los datos que llegan al receptor, el vector *order*, el índice que varía con base al tipo de modulación (QAM-4/16/64), el tamaño de la constelación y la cantidad de subportadoras de datos de acuerdo con el esquema OFDM.

Las siguientes notaciones se emplean dentro de las Figura 24 y Figura 25:

* Variables con formato en negrita y mayúscula denotan matrices.
* Variables con formato en negrita y minúscula representan vectores.
* Todas las variables son globales.
* El subíndice en las variables indica que se está refiriendo a un vector o una fila de una matriz.



Figura 24. Pseudocódigo del detector.



Figura 25. Pseudocódigo de la función nearml().

### 4.1.2 Modelado del sistema SISO V2V en MATLAB

Con el fin de corroborar la ejecución del algoritmo mostrado, este fue codificado en MATLAB y posteriormente incorporado a un sistema de comunicaciones de una antena transmisora y una antena receptora, simulando su operación con modelos de canal de ambientes vehiculares reales. Tal sistema de comunicaciones se describió en la sección 2.4.

### 4.1.3 Análisis de punto fijo

Con el fin de obtener el rango dinámico de las variables que componen al algoritmo codificado en MATLAB, se llevó a cabo un análisis Montecarlo. Para esto se ejecutaron 1000 realizaciones del sistema. En cada realización se monitorearon las variables críticas del algoritmo. La Figura 26 muestra el resultado del experimento mencionado.




Figura 26. Valores máximos y mínimos de las variables críticas.

Una vez obtenido el valor máximo y el mínimo fueron sustituidos en la ecuación mostrada abajo con el fin de obtener los bits de la parte entera que conformará el formato de la palabra.

Para representar en punto fijo el valor máximo es necesario por lo menos una parte entera de 6 bits. Para obtener la cantidad de bits de la parte fraccionaria con una resolución de -60dB, se siguió el procedimiento que se muestra a continuación:

De acuerdo con las operaciones anteriores, el formato de palabra resulta bits, el cual se extiende a porque es un formato estándar y permite tener una mayor compatibilidad con otros módulos de la arquitectura.

Para pasar de punto flotante a punto fijo se usa la herramienta *fixed-point toolbox* de MATLAB que permite convertir las variables en punto flotante a objetos que tienen propiedades de punto fijo y de esta manera comparar el funcionamiento de un algoritmo con longitudes de buses limitados. La Figura 27 muestra las líneas de código que definen el formato de la palabra, la capacidad de almacenar valores negativos y la creación del objeto *dataFormat*. Por otro lado, la palabra reservada *numerictype* crea un objeto con las longitudes del formato de palabra dadas como parámetros de la función relacionadas con operaciones matemáticas entre variables de punto fijo.



Figura 27. Porción de código en MATLAB.

## 4.2 Diseño HLS de los ordenadores de datos

En esta sección se describe las etapas que se siguieron para realizar el diseño HLS del sistema ordenador de datos. En general, consiste en cuatro pasos principales: selección de algoritmos de ordenamiento de acuerdo a un conjunto de criterios, codificación, síntesis y su correspondiente *testbench.*

### 4.2.1 Selección de algoritmos

Actualmente existen una gran variedad de algoritmos de ordenamiento, cada uno de ellos tiene características bien definidas y áreas de aplicación. Para su selección se tomó como base la métrica más representativa que presentan los algoritmos: el orden de complejidad. Los algoritmos elegibles fueron:

* Selection Sort (SS)
* Insertion Sort (IS)
* Bubble Sort (BS)
* Heap Sort (HS)

En la Tabla 2 se muestran las ventajas y desventajas de cada uno de ellos. Una de las características más presentativas de los algoritmos que se puede identificar en la tabla, es la facilidad de implementación y la eficiencia con arreglos pequeños y grandes.

Tabla 2. Ventajas y desventajas de algoritmos de ordenamiento seleccionados.

|  |  |  |
| --- | --- | --- |
| Algoritmo | Ventajas | Desventajas |
| Insertion Sort | * Simple * Fácil de usar * Eficiente en listas pequeñas | * Deficiente en grandes listas * Realiza numerosas comparaciones |
| Selection Sort | * Rendimiento constante * Realiza pocos intercambios | * Su rendimiento es fácilmente influenciado por el orden inicial de los elementos * Realiza numerosas comparaciones |
| Bubble Sort | * Fácil implementación * Fácil de comprender | * Deficiente en grandes listas * Requiere muchas lecturas y escrituras en memoria |
| Heap Sort | * Es efectivo con datos desordenados | * Complejo * No es estable |

### 4.2.2 Codificación

La codificación se realizó en el lenguaje de alto nivel C++. El programa de cada uno de los algoritmos de ordenamiento consiste en dos funciones principales. La primera función sirve de interfaz, en la cual se presentan variables de entrada como la operación (lectura o escritura) que se desea realizar, el dato de salida e índice de su posición en el arreglo lineal. La segunda función representa el algoritmo de ordenamiento. A continuación, se muestra a nivel de función como se compone la implementación de cada algoritmo .

**void interfaz(operación, índice de dato de salida, dato de salida)**

**{**

**//lógica del tipo de operación**

**Algoritmo();**

**}**

La Figura 28 muestra prototipo de funciones de la interfaz del algoritmo de selección donde se puede ver los parámetros de entrada anteriormente descritos





Figura 28. Prototipo de función de interfaz y función del algoritmo SS.

### 4.2.4 Programación del *testbench* en alto nivel

Con el fin de comprar el funcionamiento correcto de cada algoritmo de ordenamiento, una función externa que comprueba que todos los elementos del arreglo estén ordenados. La Figura 29 muestra dicha función, la cual itera cada elemento comparándolo con el elemento anterior, si existe un elemento en la posición cuyo elemento adyacente sea menor, entonces, quiere decir que hay un par de elementos que no están ordenados y por lo tanto el algoritmo no ha cumplido con su objetivo.



Figura 29. Función para corroborar la funcionalidad de los algoritmos de ordenamiento.

## 4.3 Propuesta de arquitectura

En esta sección primero se empieza explicando la parte de la propuesta de la arquitectura y posteriormente en la sección 4.3.4 se presenta cada etapa del diseño HDL correspondiente al ordenador híbrido, que está basado en el algoritmo *merge* yredes de ordenamiento.

### 4.3.1 Bloque top

El nivel principal, también llamado *top level,* contiene una serie de bloques funcionales que en conjunto hacen posible la detección de símbolos. La Figura 30 muestra el diagrama a bloques de la propuesta de arquitectura y la Tabla 3 sus entradas y salidas. A continuación, se explica cada uno de ellos.




Figura 30. Propuesta de arquitectura RTL del detector.

**Bloque error**

Genera la diferencia entre cada símbolo recibido y el símbolo real de la constelación.

**Bloque addToData**

Accede a las direcciones de memoria que son dadas como entrada y las entrega como salida.

**Bloque sorter**

Realiza el ordenamiento para un conjunto de distancias cuyo número corresponde a las modulaciones QPSK, QAM16, QAM64 y QAM256.

**Bloque dataAndPointers**

Genera las direcciones de memoria de los datos que son dados como entrada.

**Bloque survivors**

Seleccionada a los nodos sobrevivientes en un árbol de búsqueda.

**Bloque detection**

Realiza la detección y genera un símbolo estimado.

Tabla 3. Descripción de entradas y salidas del *top level*.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***yp*** | 16 | Vector recibido |
| ***R*** | 16 | Matriz R |
| ***nt*** | 16 | Tamaño de la matriz R |
| ***conste*** | 16 | Tipo de constelación utilizada |
| ***start*** | 1 | Señal que indica el inicio de la ejecución del módulo top |
| ***M*** | 2 | Índice de la modulación a utilizar |
| Salida | Longitud en bits | Descripción |
| ***S*** | 16 | Símbolo estimado |

### 4.3.2 El bloque *error*

El bloque *error* de la Figura 31 tiene el objetivo de generar el error entre los símbolos recibidos en el receptor y los símbolos verdaderos de la constelación, para este proceso se necesita el vector recibido, la matriz de canal *R,* el tamaño de la matriz *R* y la constelación utilizada. Las entradas y salidas se muestran en la Tabla 4.



Figura 31. El bloque *error*.

Tabla 4. Descripción de entradas y salidas del bloque *error.*

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***yp*** | 16 | Vector recibido |
| ***R*** | 16 | Matriz R |
| ***nt*** | 16 | Tamaño de la matriz R |
| ***conste*** | 16 | Tipo de constelación utilizada |
| Salida | Longitud en bits | Descripción |
| ***dire1,dire2,dir3,dire4*** | 16 | Direcciones de los errores |

### 4.3.3 El bloque *addrToData*

El bloque addrToData de la Figura 32 tiene la función de acceder a los datos que se encuentran almacenados en las direcciones de memoria provenientes del bloque *error y* entregárselos al bloque *sorter* para ser ordenadas. Las entradas y salidas se muestran en la Tabla 5.



Figura 32. El bloque addrToData.

Tabla 5. Descripción de entradas y salidas del bloque *addrToData*.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***dire1, dire2, dire3, dire4*** | 16 | Direcciones de los errores |
| Salida | Longitud en bits | Descripción |
| ***d1\_un, d2\_un, d3\_un, d4\_un*** | 16 | Distancias desordenadas |

### 4.3.4 El bloque *sorter*

La Figura 33 presenta el diagrama a bloques de la arquitectura del bloque *sorter* y la Tabla 6 define sus entradas y salidas. De la Figura 33 se pueden identificar subsistemas:

**Sorting network:** Consiste en una red de ordenamiento combinacional de 4 entradas basada en comparadores.

**Merge unit:** Realiza la combinación de conjuntos de 4 elementos para conformar 16, 64 y 256 distancias ordenadas.

**Mux:** Enruta las salidas de los bloques *Merge unit* y *Sorting network*.

**Control unit:** Supervisa y dirige la secuenciación necesaria para logar que el bloque *Merge unit* combine subconjuntos de 4 entradas e indica cuando el proceso de ordenamiento finaliza.




Figura 33. Diagrama de caja blanca del bloque Top.

Tabla 6. Descripción de entradas y salidas del bloque top.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***d1, d2, d3, d4*** | 16 | Distancias generadas en el algoritmo Near-ML para posteriormente ser ordenadas |
| ***start*** | 1 | Señal que indica el inicio de la ejecución del módulo top |
| ***M*** | 2 | Índice de la modulación a utilizar |
| Salida | Longitud en bits | Descripción |
| ***dist*** | 64 | Representa un vector con las distancias ordenadas |
| ***done*** | 1 | Indica que el ordenamiento ha finalizado. |

El inicio de la ejecución de bloque *sorter* comienza cuando la señal de *start* se vuelve un “1 lógico”, entonces en cada ciclo de reloj se aceptan cuatro distancias desordenadas en las entradas d1 a d4 para formar la cantidad de distancias 16, 64 y 256, de acuerdo con las modulaciones QAM16, QAM64 y QAM256 respectivamente. En el caso de QPSK, no es necesario formar cantidades múltiples de 4, las salidas del bloque *sorting network* fluyen directamente al multiplexor de la salida. Al terminar el ordenamiento la bandera *done* retorna a 1 indicando que el proceso de ordenamiento ha finalizado.

El bloque *Sorting newtork* es uno de los bloques fundamentales de la arquitectura, se compone solo de comparadores combinacionales cuyas salidas entregan el máximo y mínimo de las señales dadas de entrada. El funcionamiento es simple, dado 4 entradas a,b,c y d desordenadas, el bloque genera las salidas ordenadas f,g,h,i como se observa en la Figura 34.




Figura 34. Bloque Sorting network.

Tabla 7. Descripción de entradas y salidas del bloque Sorting network.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***a,b,c,d*** | 16 | Distancias desordenadas. |
| Salida | Longitud en bits | Descripción |
| ***f,g,h,i*** | 16 | Distancias ordenadas, tal que . |

El bloque *Merge unit* es el que presenta mayor complejidad en la arquitectura del ordenador hibrido, ya que es el encargado de formar las distancias de las constelaciones QAM16, QAM64 y QAM256 tomando como base 4 entradas ordenadas que provienen del bloque *Sorting network*. Está diseñado en bloques basados en el algoritmo *merge sort,* en donde dos conjuntos ordenados de longitud y forman un vector ordenado de longitud . *Merge unit* genera como salida las 4 distancias más pequeñas generadas por los bloques internos de acuerdo con el índice de modulación *M*. En la Figura 35 se observa a nivel de diagrama de bloque su composición y en la Tabla 8 las entradas y salidas.




Figura 35. Bloque Merge unit.

Tabla 8. Descripción de entradas y salidas del bloque merge de 4 a 8.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***a,b,c,d*** | 16 | Distancias ordenadas |
| Salida | Longitud en bits | Descripción |
| ***f,g,h,i*** | 16 | Las 4 distancias más pequeñas de las modulaciones QAM16, QAM64 y QAM256. |

La Figura 36 representa el registro secuencial que tienen cada bloque *Merge*. Este bloque tiene la responsabilidad de formar un conjunto de salida de tamaño tomando como base dos conjuntos de tamaño . Para lograrlo, en el primer ciclo de reloj se guarda el vector de en entrada en el vector de salida , durante el segundo ciclo se toma el vector de entrada y lo almacena en . En la Tabla 9 se definen las entradas y salidas del registro.




Figura 36. Registro de entrada de los sub bloques *Merge*.

Tabla 9. Descripción de entradas y salidas del bloque reg.

|  |  |  |
| --- | --- | --- |
| Entradas | Longitud en bits | Descripción |
|  | 16 | Distancias ordenadas |
|  | 16 | Distancias ordenadas |
| Salida | Longitud en bits | Descripción |
|  | 16 | Concatenación de los vectores de entrada y |

En la Figura 37 se muestra el bloque *merge* de 4 a 8 , a manera de ejemplo para ilustrar su estructura. Consiste en dos bloques *merge* principales (bloques de color azul) de 2 a 4 y una columna de comparadores. El bloque de 4 a 8 toma dos conjuntos ordenados de 4 elementos y combina los dos conjuntos para dar una salida ordenada del doble de longitud. En la Tabla 10 se describen las entradas y salidas tal bloque*.*




Figura 37. Sub bloque *merge* de 4 a 8.

Tabla 10. Descripción de entradas y salidas del bloque *merge* 4 a 8.

|  |  |  |
| --- | --- | --- |
| Entradas | Longitud en bits | Descripción |
|  | 16 | Distancias ordenadas |
|  | 16 | Distancias ordenadas |
| Salidas | Longitud en bits | Descripción |
|  | 16 | Concatenación de los vectores de entrada y de manera ordenada. |

El bloque *control unit* de la Figura 38 es el encargado de coordinar a todos los elementos componen a la arquitectura, de tal manera que en conjunto realicen el proceso de ordenamiento. Cuando la señal de *start* es 1 lógico, la unidad de control genera los valores necesarios en la señal *load* para poder coordinar al bloque *merge unit* de acuerdo con el índice de modulación . En la Tabla 11 se describen sus entradas y salidas*.*




Figura 38.*Control unit* del bloque *sorter*.

Tabla 11. Descripción de entradas y salidas del bloque *Control Unit.*

|  |  |  |
| --- | --- | --- |
| Entradas | Longitud en bits | Descripción |
| ***start*** | 1 | Señal que indica el inicio de la ejecución del módulo top |
| ***M*** | 2 | Índice de la modulación a utilizar |
| Salidas | Longitud en bits | Descripción |
| ***load*** | 16 | señal de control para la unidad *Merge* |
| ***Done*** | 1 | Señal que indica cuando el proceso de detección ha finalizado |

### 4.3.5 El bloque *dataAndPointers*

El bloque *dataAndPointers* de la Figura 39 tiene como objetivo obtener las direcciones de memoria de cada distancia ordenada que llega como entrada al bloque. Las entradas y salidas se muestran en la Tabla 12.




Figura 39. El bloque *addrAndPointers*.

Tabla 12. Descripción de entradas y salidas del bloque *dataAndPointers.*

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***d1\_so, d2\_so, d3\_so, d4\_so*** | 16 | Distancias ordenadas |
| Salida | Longitud en bits | Descripción |
| ***d1\_bso, d2\_bso, d3\_bso, d4\_bso*** | 16 | Distancias ordenadas |
| ***dir\_d1\_bso, dir\_d2\_bso, dir\_d3\_bso, dir\_d4\_bso*** | 16 | Direcciones de cada distancia ordenada |

### 4.3.6 El bloque *survivors*

El bloque *survivors* mostrado en la Figura 40, tiene como objetivo escoger el número de sobrevivientes en cada nivel del árbol y generar tres vectores relacionados con las distancias. Sus entradas y salidas se muestran en la Tabla 13.




Figura 40. El bloque *survivors*.

Tabla 13. Descripción de entradas y salidas del bloque data *survivors*.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***d1,d2,d3,d4*** | 16 | Las cuatro distancias más pequeñas |
| ***addr1,addr2,addr3,addr4*** | 16 | Direcciones de cada distancia ordenada |
| ***ctrl\_survivors*** | 16 | Línea de control |
| Salida | Longitud en bits | Descripción |
| ***p\_symb*** | 16 | Símbolo padre del símbolo sobreviviente |
| ***p\_dist*** | 16 | Distancia del símbolo sobreviviente |
| ***p\_yp*** | 16 | Vector recibido |

### 4.3.7 El bloque *detection*

La función del bloque *detection* mostrado en la Figura 41 es estimar el símbolo recibido con la ayuda un conjunto de entradas que representan un árbol de búsqueda. Las entradas y salidas se muestran en la Tabla 14.




Figura 41. El bloque *detection*.

Tabla 14. Descripción de entradas y salidas del bloque *detection.*

|  |  |  |
| --- | --- | --- |
| Entradas | Longitud en bits | Descripción |
| ***p\_symb*** | 16 | Símbolo padre del símbolo sobreviviente |
| ***p\_dist*** | 16 | Distancia del símbolo sobreviviente |
| ***p\_yp*** | 16 | Vector recibido |
| ***ctrl\_detect*** | 16 | Línea de control |
| Salidas | Longitud en bits | Descripción |
| ***S*** | 16 | Símbolo detectado |

### 4.3.8 El bloque *topControlUnit*

Por último, en la Figura 42, el bloque que controla la secuencia necesaria para generar el símbolo estimado. Controla al bloque *survivors* y *detection* con el fin de generar el número de iteraciones necesarias para realizar la detección de datos. Las entradas y salidas se muestran en la Tabla 15.



Figura 42. Unidad de control para el bloque *top*

Tabla 15. Descripción de entradas y salidas del bloque *top*.

|  |  |  |
| --- | --- | --- |
| Entrada | Longitud en bits | Descripción |
| ***start*** | 1 | Señal que indica el inicio de la ejecución del módulo top |
| ***M*** | 2 | Índice de la modulación a utilizar |
| Salida | Longitud en bits | Descripción |
| ***ctrl\_survivors*** | 16 | Línea de control para el bloque *survivors* |
| ***ctrl\_detect*** | 16 | Línea de control para el bloque *detection* |

# CAPÍTULO V. RESULTADOS

En este capítulo se presentan resultados de la síntesis, latencia y la correspondiente verificación para ambos ordenadores de datos: diseñado con HLS y el hibrido con RTL-HDL. En cada sección se agregan tablas o imágenes obtenidas en reportes de simulación con Vivado e ISE Design Suite 14.7, para ambos enfoques de diseño.

## 5.1 Resultados de síntesis

### 5.1.1 Síntesis a nivel HLS

En la Figura 43 se muestra (a manera de ejemplo) el módulo de *hardware* correspondiente a la síntesis del algoritmo de inserción y su correspondiente arquitectura RTL. Se observa los puertos de entrada y salida del bloque de *hardware* generado por Vivado HLS.



Figura 43. Módulo y arquitectura RTL obtenidos en HLS por el algoritmo insertion sort.

En la Figura 44 se presentan de forma resumida, los resultados del consumo de *hardware* de cada algoritmo para cantidades de elementos a ordenar coincidente con los tamaños de constelación QAM (*N* = 4, 16, 64 y 256) definidas en el detector. Todas las arquitecturas de los algoritmos presentan consumos reducidos de *Flip-Flops* (FFs) y LUTs (*Lookup Tables*) en sus síntesis y ninguno de ellos requiere bloques dedicados de RAM o DSPs.



Figura 44. Resultados de síntesis; consumo de FFs (izquierda) y LUTs (derecha)

### 5.1.2 Síntesis a nivel HDL-RTL

La síntesis del detector se llevó a cabo en el software de desarrollo ISE Design Suite 14.7 para el bloque *sorter*, el dispositivo seleccionado fue el FPGA de Xilinx de la familia Artix-7, modelo xc7a100t-3csg324. Los resultados de la síntesis se muestran en la Tabla 16.

Tabla 16. Recursos consumidos por el bloque *sorter.*

|  |  |  |  |
| --- | --- | --- | --- |
| Recurso consumido | Usado | Disponible | Utilización |
| Número de slices registros | 10 | 126800 | 0.007% |
| Número de slices LUTs | 19 | 63400 | 0.002% |
| Número de IOBs | 70 | 210 | 33.33% |
| Número de BUFG/BUFGCTRLs | 1 | 32 | 3.125% |

## 5.2 Resultados de latencia

### 5.2.1 Latencia en HLS

En la Figura 45 se presenta el desempeño en términos de latencia (izquierda) y frecuencia de operación (derecha). La latencia máxima representa los ciclos de reloj necesarios para lograr ordenar los *N* elementos. Como puede notarse, la menor latencia la presenta el hardware del algoritmo *bubble sort* y la peor el del *heap sort*.



Figura 45. Resultados de rendimiento; latencia (izq.) y frec. max. de operación (derecha).

En lo que respecta a la velocidad, la Figura 4 (derecha) exhibe el comportamiento de la frecuencia máxima de operación de las arquitecturas sintetizadas para los valores de *N* ya mencionados. La arquitectura más veloz fue la del algoritmo de inserción con una . El peor caso se tiene para la del *heap-sort* con una .

### 5.2.2 Latencia en HDL-RTL

En la Tabla 17 se muestran los ciclos que necesita el bloque *sorter* para generar las distancias ordenadas en cada tipo de modulación, se observa que para la modulación QPSK no ocupa ningún ciclo, esto se debe a que el bloque es completamente combinacional.

Tabla 17. Latencia del bloque *sorter.*

|  |  |
| --- | --- |
| Modulación | Ciclos |
| QPSK | 0 |
| QAM16 | 6 |
| QAM64 | 24 |
| QAM256 | 96 |

## 5.3 Resultados de verificación

### 5.3.2 Test-bench en HLS



Figura 46 se presenta el diagrama de tiempos del algoritmo de inserción.

La ejecución empieza cuando la señal *ap\_start* se vuelve un uno lógico, en ese momento el bloque de hardware inicia con el proceso de ordenamiento generando direcciones para leer o escribir en la memoria externa. Después de una cantidad de ciclos de reloj, la bandera *ap\_done* indica que los elementos están completamente ordenados y es posible seguir con la etapa de lectura como se muestra en la Figura 47 con la señal de salida *dOut*.



Figura 46. Cronograma de operación del módulo durante el inicio de ordenamiento para el algoritmo de inserción.



Figura 47. Cronograma de operación del módulo en la fase final de ordenamiento para el algoritmo de inserción.

### 5.3.3 Test-bench a nivel HDL-RTL

Como ejemplo, todas las simulaciones del detector corresponden a la modulación QAM16. A continuación, se muestra la verificación correspondiente al módulo *sorting network*, *merge unit* de 4 a 8 y el módulo *Top (sorter).*

El bloque *sorting network* realiza el ordenamiento de cuatro distancias en cada ciclo de reloj, ya que en cada ciclo existe un nuevo dato de entrada. Al comportamiento anterior, se observa en la Figura 48.



Figura 48. Prueba funcional de la red de ordenamiento con QAM16.

El bloque *Merge unit* combina cuatro distancias en cada ciclo de reloj. Como ejemplo, se muestra el su comportamiento con el bloque de 4 a 8, esto es, toma dos entradas de 4 para formar una salida de 8. En la modulación QAM16, se necesita formar dos conjuntos de 8 distancias para posteriormente juntarlas y tener una salida de 16 distancias, tal comportamiento lo observamos en la Figura 49.



Figura 49. Prueba funcional de la *merge unit* de 4 a 8.

La Figura 50 corresponde a la verificación funcional del bloque *sorter,* se observa que el tipo de modulación está seleccionada a QAM16 (*M =* 01). Cuando la señal de entrada se vuelve uno lógico empieza la operación de ordenamiento, en cada ciclo de reloj se ordenan cuatro distancias para formar 16 y seleccionar las cuatro más pequeñas, después, se transfieren a la salida. El comportamiento anterior, lo observamos en la Figura 50.




Figura 50. Verificación funcional del boque *sorter* cuando M = QAM16.

# CAPÍTULO VI. CONCLUSIONES

En este trabajo se propuso una arquitectura digital del algoritmo de detección de símbolos *Near*-ML para un sistema de comunicaciones SISO-OFDM en ambientes V2V. Se hizo énfasis en implementar el submódulo de ordenamiento de datos de la arquitectura debido a que es el cuello de botella dentro del detector y el de mayor uso durante la ejecución del algoritmo. El ordenador se diseñó utilizando un enfoque hibrido secuencial/paralelo, logrando así, un diseño eficiente en latencia y recursos consumidos del FPGA. Al mismo tiempo, se utilizó HLS para realizar el prototipado rápido de los algoritmos de ordenamiento más empleados actualmente. Logrando en ellos, una uniformidad en el consumo reducido de *hardware*, bajas latencias y velocidad elevadas. Así, con base a lo anterior se comprobó qué, la arquitectura obtenida para el algoritmo de ordenamiento de inserción y la arquitectura hibrida se perfilan como las opciones con mayor viabilidad para ser incorporadas en el diseño de sistemas receptores OFDM de última generación con detección *Near-ML*. Como futuro trabajo se pueden implementar los bloques restantes de la propuesta de arquitectura y así obtener las métricas de eficiencia del algoritmo de detección a partir del desarrollo total del sistema receptor.

# Bibliografía

[1] S. Kulkarni, A. Darekar, and S. Shirol, “Proposed framework for V2V communication using Li-Fi technology,” in *2017 International Conference on Circuits, Controls, and Communications (CCUBE)*, Bangalore, Dec. 2017, pp. 187–190. doi: 10.1109/CCUBE.2017.8394163.

[2] K. Abboud, H. A. Omar, and W. Zhuang, “Interworking of DSRC and Cellular Network Technologies for V2X Communications: A Survey,” *IEEE Trans. Veh. Technol.*, vol. 65, no. 12, pp. 9457–9470, Dec. 2016, doi: 10.1109/TVT.2016.2591558.

[3] J. Lianghai, A. Weinand, B. Han, and H. D. Schotten, “Multi-RATs support to improve V2X communication,” in *2018 IEEE Wireless Communications and Networking Conference (WCNC)*, Barcelona, Apr. 2018, pp. 1–6. doi: 10.1109/WCNC.2018.8377432.

[4] S. Gyawali, S. Xu, Y. Qian, and R. Q. Hu, “Challenges and Solutions for Cellular Based V2X Communications,” *IEEE Commun. Surv. Tutorials*, vol. 23, no. 1, pp. 222–255, 2021, doi: 10.1109/COMST.2020.3029723.

[5] Holger Rosier. Under the hood of v2x communications (2020, Abril, 1) [Online]. Available: https://www.epdtonthenet.net/article/178093/Under-the-hood-of-v2x-communications.aspx

[6] K. Eshteiwi, K. Ben Fredj, G. Kaddoum, and F. Gagnon, “Performance analysis of peer-to-peer V2V wireless communications in the presence of interference,” in *2017 IEEE 28th Annual International Symposium on Personal, Indoor, and Mobile Radio Communications (PIMRC)*, Montreal, QC, Oct. 2017, pp. 1–6. doi: 10.1109/PIMRC.2017.8292202.

[7] D. Boehmlaender, S. Hasirlioglu, V. Yano, C. Lauerer, T. Brandmeier, and A. Zimmer, “Advantages in Crash Severity Prediction Using Vehicle to Vehicle Communication,” in *2015 IEEE International Conference on Dependable Systems and Networks Workshops*, Rio de Janeiro, Brazil, Jun. 2015, pp. 112–117. doi: 10.1109/DSN-W.2015.23.

[8] T. Bey and G. Tewolde, “Evaluation of DSRC and LTE for V2X,” in *2019 IEEE 9th Annual Computing and Communication Workshop and Conference (CCWC)*, Las Vegas, NV, USA, Jan. 2019, pp. 1032–1035. doi: 10.1109/CCWC.2019.8666563.

[9] H. P. Dai Nguyen and R. Zoltan, “The Current Security Challenges of Vehicle Communication in the Future Transportation System,” in *2018 IEEE 16th International Symposium on Intelligent Systems and Informatics (SISY)*, Subotica, Sep. 2018, pp. 000161–000166. doi: 10.1109/SISY.2018.8524773.

[10] Gregory, Y. Rebecca, F. Joshua, D. Charlene, S. Dana and L. Mike, S. Jim, J. Harding, “Vehicle-to-Vehicle Communications: Readiness of V2V Technology for Application.,” presented at the Tech Report DOT HS 812 014, U.S. Departament of Transportation, United States, Aug. 2014.

[11] R. Sabouni and R. M. Hafez, “Performance of DSRC for V2V communications in urban and highway environments,” in *2012 25th IEEE Canadian Conference on Electrical and Computer Engineering (CCECE)*, Montreal, QC, Apr. 2012, pp. 1–5. doi: 10.1109/CCECE.2012.6335027.

[12] J. Thota, N. F. Abdullah, A. Doufexi and S. Armour, "V2V for Vehicular Safety Applications," in IEEE Transactions on Intelligent Transportation Systems, vol. 21, no. 6, pp. 2571-2585, June 2020, doi: 10.1109/TITS.2019.2920738.

[13] Z. MacHardy, A. Khan, K. Obana, and S. Iwashina, “V2X Access Technologies: Regulation, Research, and Remaining Challenges,” *IEEE Commun. Surv. Tutorials*, vol. 20, no. 3, pp. 1858–1877, 2018, doi: 10.1109/COMST.2018.2808444.

[14] Md. S. Hossen, M.-S. Bang, Y. Park, and K.-D. Kim, “Performance analysis of an OFDM-based method for V2X communication,” in *2014 Sixth International Conference on Ubiquitous and Future Networks (ICUFN)*, Shanghai, China, Jul. 2014, pp. 238–242. doi: 10.1109/ICUFN.2014.6876789.

[15] T. Maehata *et al.*, “DSRC using OFDM for roadside-vehicle communication system,” in *VTC2000-Spring. 2000 IEEE 51st Vehicular Technology Conference Proceedings (Cat. No.00CH37026)*, Tokyo, Japan, 2000, vol. 1, pp. 148–152. doi: 10.1109/VETECS.2000.851435.

[16] Atsushi Okawado, Ryutaroh Matsumoto and Tomohiko Uyematsu, “Near ML detection using Dijkstra’s algorithm with bounded list size over MIMO channels,” 2008, pp. 2022–2025. doi: 10.1109/ISIT.2008.4595344.

[17] V. Kiray, S. Demir, and M. Zhaparov, “Improving Digital Electronics Education with FPGA technology, PBL and Micro Learning methods,” in *Proceedings of 2013 IEEE International Conference on Teaching, Assessment and Learning for Engineering (TALE)*, Bali, Indonesia, Aug. 2013, pp. 445–448. doi: 10.1109/TALE.2013.6654479.

[18] I. Kuon, R. Tessier, and J. Rose, “FPGA Architecture: Survey and Challenges,” *FNT in Electronic Design Automation*, vol. 2, no. 2, pp. 135–253, 2007, doi: 10.1561/1000000005.

[19] K. Georgopoulos *et al.*, “An evaluation of vivado HLS for efficient system design,” in *2016 International Symposium ELMAR*, Zadar, Croatia, Sep. 2016, pp. 195–199. doi: 10.1109/ELMAR.2016.7731785.

[20] F. Callaly, D. O’Loughlin, D. Lyons, A. Coffey, and F. Morgan, “Xilinx Vivado High Level Synthesis: Case studies,” in *25th IET Irish Signals & Systems Conference 2014 and 2014 China-Ireland International Conference on Information and Communities Technologies (ISSC 2014/CIICT 2014)*, Limerick, Ireland, 2014, pp. 352–356. doi: 10.1049/cp.2014.0713.

[21] Xilinx. ug871-vivado-high-Ievel-synthesis-tutorial (2017, Mayo, 5) (v2017.1) [Online]. Available: https://www.xilinx.com/support/documentation/sw\_manuals/xilinx2017\_1/ug871-vivado-high-level-synthesis-tutorial.pdf

[22] Xilinx. wp416-Vivado-Design-Suite (2012, junio, 22) (v1.1) [Online]. Available: https://www.xilinx.com/support/documentation/white\_papers/wp416-Vivado-Design-

Suite.pdf

[23] J. A. Del Puerto-Flores, J. Cortez, C. A. Gutierrez, C. Del Valle-Soto, R. Velazquez, and L. J. Valdivia, “Performance of MRC Detection in OFDM System with Virtual Carriers over V2V Channels,” in *2019 IEEE 39th Central America and Panama Convention (CONCAPAN XXXIX)*, Guatemala City, Guatemala, Nov. 2019, pp. 1–6. doi: 10.1109/CONCAPANXXXIX47272.2019.8976929.

[24] Hector Eduardo Aldrete Vidrio, “Sistema de comunicación multiportadora para el estándar 802.11p utilizando precodificación frecuencial y cancelación no lineal de interferencia,” 2019.

[25] IEEE Draft Standard for Information Technology - Telecommunications and information, exchange between systems - Local and metropolitan area networks - Specific, and requirements, “Part 11: Wireless LAN Medium Access control (MAC) and Physical Layer (PHY) specifications Amendment : Wireless Access in Vehicular Environments,” 2010.

[26] T. Zemen, L. Bernado, N. Czink, and A. F. Molisch, “Iterative Time-Variant Channel Estimation for 802.11p Using Generalized Discrete Prolate Spheroidal Sequences,” *IEEE Trans. Veh. Technol.*, vol. 61, no. 3, pp. 1222–1233, Mar. 2012, doi: 10.1109/TVT.2012.2185526.

[27] X. Cheng, C.-X. Wang, D. Laurenson, S. Salous, and A. Vasilakos, “An adaptive geometry-based stochastic model for non-isotropic MIMO mobile-to-mobile channels,” *IEEE Trans. Wireless Commun.*, vol. 8, no. 9, pp. 4824–4835, Sep. 2009, doi: 10.1109/TWC.2009.081560.

[28] Cheng-xiang Wang, Xiang Cheng, and D. Laurenson, “Vehicle-to-vehicle channel modeling and measurements: recent advances and future challenges,” *IEEE Commun. Mag.*, vol. 47, no. 11, pp. 96–103, Nov. 2009, doi: 10.1109/MCOM.2009.5307472.

[29] X. Cheng *et al.*, “An Improved Parameter Computation Method for a MIMO V2V Rayleigh Fading Channel Simulator Under Non-Isotropic Scattering Environments,” *IEEE Commun. Lett.*, vol. 17, no. 2, pp. 265–268, Feb. 2013, doi: 10.1109/LCOMM.2013.011113.121535.

[30] X. Cheng *et al.*, “Cooperative MIMO Channel Modeling and Multi-Link Spatial Correlation Properties,” *IEEE J. Select. Areas Commun.*, vol. 30, no. 2, pp. 388–396, Feb. 2012, doi: 10.1109/JSAC.2012.120218.

[31] I. Sen and D. W. Matolak, “Vehicle–Vehicle Channel Models for the 5-GHz Band,” *IEEE Trans. Intell. Transport. Syst.*, vol. 9, no. 2, pp. 235–245, Jun. 2008, doi: 10.1109/TITS.2008.922881.

[32] G. Acosta-Marum and M. A. Ingram, “Six time- and frequency- selective empirical channel models for vehicular wireless LANs,” *IEEE Veh. Technol. Mag.*, vol. 2, no. 4, pp. 4–11, Dec. 2007, doi: 10.1109/MVT.2008.917435.

[33] Xiang Cheng, Qi Yao, Miaowen Wen, Cheng-Xiang Wang, Ling-Yang Song, and Bing-Li Jiao, “Wideband Channel Modeling and Intercarrier Interference Cancellation for Vehicle-to-Vehicle Communication Systems,” *IEEE J. Select. Areas Commun.*, vol. 31, no. 9, pp. 434–448, Sep. 2013, doi: 10.1109/JSAC.2013.SUP.0513039.

[34] F. Pena-Campos, R. Carrasco-Alvarez, O. Longoria-Gandara, and R. Parra-Michel, “Estimation of Fast Time-Varying Channels in OFDM Systems Using Two-Dimensional Prolate,” *IEEE Trans. Wireless Commun.*, vol. 12, no. 2, pp. 898–907, Feb. 2013, doi: 10.1109/TWC.2013.010413.120624.

[35] A. I. Dagoberto, “Arquitectura en hardware de un detector OSIC para receptor SISO-OFDM en canal V2V,” Tesis, ITSON, Obregón, Sonora.

[36] M. O. Damen, H. El Gamal, and G. Caire, “On maximum-likelihood detection and the search for the closest lattice point,” *IEEE Trans. Inform. Theory*, vol. 49, no. 10, pp. 2389–2402, 2003.

[37] D. Wübben, R. Böhnke, J. Rinas, V. Kühn, and K. D. Kammeyer, “Efficient algorithm for decoding layered space-time codes,” *Electron. Lett.*, vol. 37, no. 22, p. 1348, 2001, doi: 10.1049/el:20010899.

[38] B. Hassibi and H. Vikalo, “On the sphere-decoding algorithm I. Expected complexity,” *IEEE Trans. Signal Process.*, vol. 53, no. 8, pp. 2806–2818, 2005.

[39] H. Moroga, T. Yamamoto, and F. Adachi, “Iterative Overlap TD-QRM-ML Block Signal Detection for Single-Carrier Transmission without CP Insertion,” in *2012 IEEE Vehicular Technology Conference (VTC Fall)*, 2012, pp. 1–5.

[40] K. Temma, T. Yamamoto, and F. Adachi, “Improved 2-Step QRM-ML Block Signal Detection for Single-Carrier Transmission,” in *2011 IEEE Vehicular Technology Conference (VTC Fall)*, 2011, pp. 1–5.

[41] E. Romero, “Arquitecturas digitales de procesamiento de señales para sistemas de comunicación con entrenamiento implicíto,” CINVESTAV, Guadalajara, 2012.

[42] A. Farmahini-Farahani, H. J. Duwe, M. J. Schulte, and K. Compton, “Modular Design of High-Throughput, Low-Latency Sorting Units,” *IEEE Trans. Comput.*, vol. 62, no. 7, pp. 1389–1402, Jul. 2013.

[43] D. Chen, J. Cong, and P. Pan, “FPGA Design Automation: A Survey,” *FNT in Electronic Design Automation*, vol. 1, no. 3, pp. 195–334, 2006.

[44] I. Skliarova and V. Sklyarov, *FPGA-BASED Hardware Accelerators*, vol. 566. Cham: Springer International Publishing, 2019.

[45] Y.-K. Choi, Y. Chi, J. Wang, and J. Cong, “FLASH: Fast, Parallel, and Accurate Simulator for HLS,” in *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Dec. 2020, vol. 39, pp. 4828–4841.

[46] M. M. Kamruzzaman, “Performance of Turbo coded wireless link for SISOOFDM, SIMO-OFDM, MISO-OFDM and MIMO-OFDM system,” in *14th International Conference on Computer and Information Technology (ICCIT 2011)*, 2011, p. 6.

[47] I. Baig and V. Jeoti, “A new ZCT precoded OFDM system with pulse shaping: PAPR analysis,” in *2010 IEEE Asia Pacific Conference on Circuits and Systems*, 2010, pp. 1131–1134.

# Anexo – Artículo publicado

**DISEÑO HLS DE ALGORITMOS DE ORDENAMIENTO PARA RECEPTORES OFDM CON DETECTOR DE SÍMBOLOS NEAR-ML**

Aarón Escoboza-Villegas, Eduardo Romero-Aguirre

*Instituto Tecnológico de Sonora*

[\*aaron.villegas@hotmail.com](mailto:*aaron.villegas@hotmail.com), [eduardo.romero@itson.edu.mx](mailto:eduardo.romero@itson.edu.mx)

**Resumen**

En un sistema receptor OFDM, la etapa de ordenamiento de datos es esencial para detección de símbolos mediante el algoritmo *Near-ML* ya que condiciona su desempeño y por ende de todo el sistema de comunicación. Por dicha razón, la motivación detrás de esta investigación es el diseño de arquitecturas de hardware en FPGA; bajo el enfoque HLS, de un conjunto de algoritmos de ordenamiento de datos y evaluar su desempeño en términos de métricas tales como: latencia, tiempo de ejecución, consumo de recursos de hardware y frecuencia de operación, para la cantidad de datos requerida por un detector de símbolos *Near-ML*. Esto permitirá establecer la factibilidad de implementación de las arquitecturas digitales de receptores OFDM de esta índole en sistemas de comunicación inalámbricos contemporáneos.

**Palabras clave**: Diseño digital, FPGA, Ordenamiento de datos, Telecomunicaciones.

**Introducción**


El ordenamiento es una de las operaciones fundamentales en la computación y tiene un amplio rango de aplicaciones tales como: procesamiento digital de señales, base de datos, procesamiento de imagen y video [42]. Dicho proceso puede modelarse como, dada una secuencia de números , el problema de ordenamiento se puede definir como la permutación tal que . Los algoritmos *bubble sort*, (BS), *insertion sort* (IS), *selection sort* (SS) y *heap sort* (HS) son de los más usados. Por otro lado, en las últimas décadas la industria semiconductora ha crecido de manera exponencial. Los dispositivos de tecnología programable y en particular los FPGA (*Field Programmable Gate Array*) ha destacado por su mayor densidad y velocidad de operación en comparación con otras tecnologías [43]. Dado el vasto campo de aplicación de algoritmos PDS que requieren etapas de ordenamiento y el crecimiento de los FPGAs como tecnología de desarrollo digital; el trabajo conjunto de estas dos se ha convertido en tema actual de investigación. Pese a lo anterior, los algoritmos de ordenamiento tienen la peculiaridad de ser difícilmente modelables usando HDLs (*Hardware Description Languages*), lo cual conlleva a códigos pocos eficientes, largos y engorrosos [44]. Herramientas de síntesis de alto nivel (HLS), tal como Vivado HLS han surgido para acortar los tiempos de diseño [45]. En HLS, los algoritmos son descritos en lenguajes de alto nivel y posteriormente son sintetizados automáticamente por la herramienta en cuestión. En otro orden de ideas, la técnica OFDM (*Orthogonal Frequency Division Multiplexing*) ha llegado a ser el común denominador en sistemas de comunicación inalámbricos actuales [46]. Su idea básica es dividir el canal en varios subcanales ortogonales, los cuales se transmiten en paralelo mejorando el manejo del ancho de banda, reduciendo la ISI (*Intersymbol Interference*) y facilitando el trabajo del sistema receptor [47]. También para incrementar el desempeño de un sistema de comunicación es necesario reducir la complejidad de la etapa de detección de datos. Así, el detector óptimo de máxima verosimilitud (*Maximum* *Likelihood - ML*) presenta una complejidad de , donde es el tamaño de la constelación y la cantidad de subportadoras es . Su implantación es poco viable en comparación con los detectores lineales cuya complejidad es acotada por [36]. Una de las recientes propuesta es el detector *Near-ML*, el cual presenta baja complejidad y un desempeño en términos de tasa de error de bit (BER) que se acerca al ML [36]. Una de las etapas cruciales en el funcionamiento del detector es la del ordenamiento de una cantidad de distancias acorde al tamaño de la constelación. Consecuentemente, el algoritmo de ordenamiento y su implementación en hardware *determina* en gran medida el rendimiento y consumo del bloque detector.

**Objetivo**

Diseñar arquitecturas en FPGA, bajo el enfoque HLS, de un conjunto de algoritmos de ordenamiento candidatos para un detector de símbolos *Near-ML*; evaluando su desempeño en términos de métricas tales como: latencia, tiempo de ejecución, consumo de recursos de *hardware* y frecuencia de operación; a fin de establecer la factibilidad de su implantación en receptores OFDM modernos.

**Metodología**

En la Figura 1 se muestra el diagrama de flujo la metodología utilizada en este trabajo. Por principios de cuentas, el algoritmo de ordenamiento se codifica en lenguaje de programación C como una función que recibe de parámetro un arreglo desordenado de valores de tamaño . Para efectos del diseño del *testbench,* lo valores del arreglo se generan aleatoriamente y se introducen al algoritmo para corroborar su correcto funcionamiento. Hecho lo anterior, se procede a la traslación del código a su correspondiente arquitectura digital en FPGA con la ayuda de Vivado HLS (Xilinx, 2003) y se monitorean los resultados de métricas que definen la eficiencia de síntesis. Posteriormente se realiza una verificación a nivel funcional y se documentan los hallazgos junto a todo lo anterior para su difusión.





**Figura 1: Flujograma de la metodología empleada.**

**Resultados y discusión**

Cada una de las arquitecturas de *hardware* obtenidas por medio del diseño HLS, fueron sometidas a diversos *testbenchs*, antes y después de su síntesis en la tarjeta de desarrollo Nexys-4 que tiene un FPGA Artix-7 modelo xc7a100tcsg324 de Xilinx. Los valores correspondientes recabados se pueden englobar en resultados de: síntesis, rendimiento y funcionales.

*Resultados de síntesis*

En la Figura 2 se muestra (a manera de ejemplo) el módulo de *hardware* correspondiente a la síntesis del algoritmo de inserción y su correspondiente arquitectura RTL. Se observa los puertos de entrada y salida del bloque de *hardware* generado por Vivado HLS.



**Figura 2: Bloque y RTL del algoritmo de inserción.**

En la Figura 3 se presentan de forma resumida, los resultados del consumo de *hardware* de cada algoritmo para cantidades de elementos a ordenar coincidente con los tamaños de constelación QAM (*N*=4, 16, 64 y 256) definidas en el detector. Todas las arquitecturas de los algoritmos presentan consumos reducidos de *Flip-Flops* (FFs) y LUTs (*Lookup Tables*) en sus síntesis y ninguno de ellos requiere bloques dedicados de RAM o DSPs.

**Figura 3: Resultados de síntesis; consumo de FFs (izquierda) y LUTs (derecha).**

*Resultados de rendimiento*

En la Figura 4 se presenta el desempeño en términos de latencia (izquierda) y frecuencia de operación (derecha). La latencia máxima representa los ciclos de reloj necesarios para lograr ordenar los *N* elementos. Como puede notarse, la menor latencia la presenta el hardware del algoritmo *bubble sort* y la peor el del *heap sort*.

**Figura 4: Resultados de rendimiento; latencia (izq.) y frec. max. de operación (derecha).**

En lo que respecta a la velocidad, la Figura 4 (derecha) exhibe el comportamiento de la frecuencia máxima de operación de las arquitecturas sintetizadas para los valores de *N* ya mencionados. La arquitectura más veloz fue la del algoritmo de inserción con una fmax = 193 MHz. El peor caso se tiene para la del *heap-sort* con una fmax de 149 MHz.

*Pruebas funcionales*

En la Figura 5 se presenta el diagrama de tiempos de operación de la arquitectura sintetizada del algoritmo de inserción. La ejecución empieza cuando se activa la señal *ap\_start*, en ese instante el *hardware* inicia con el proceso de ordenamiento generando direcciones para leer o escribir en la memoria externa. Después de una cantidad de ciclos de reloj la señal de salida *ap\_done*, indica que los elementos están ordenados y listos para su lectura,



**Figura 5: Cronograma de operación de la arquitectura del algoritmo de inserción.**

**Conclusiones**

Uno de los procesos más importantes en el área de telecomunicaciones es el ordenamiento de datos, por ello, se correcta implementación en hardware impacta de manera significativa en el desempeño del detector y a su vez en el receptor. En este trabajo, el diseño HLS hizo posible el prototipado rápido en *hardware* de los algoritmos de ordenamiento más empleados actualmente. Logrando en ellos, una uniformidad en el consumo reducido de *hardware*, bajas latencias y velocidad elevadas, no obstante, el incremento de la cantidad de datos a ordenar. Así, con base a lo anterior se comprobó que, la arquitectura obtenida para el algoritmo de inserción se perfila como la opción con mayor viabilidad para ser incorporada en el diseño de sistemas receptores OFDM de última generación con detección *Near-ML*. Además de la flexibilidad adicional de las arquitecturas que les permite operar en modo *stand-alone* o como un coprocesador.

**Agradecimientos**

Este proyecto se llevó a cabo por el bloque de sistemas digitales del ITSON participante del proyecto Jalisco On-Chip (JoC).

**Referencias**

Baig, I., & Jeoti, V. (2010). A new ZCT precoded OFDM system with pulse shaping: PAPR analysis. *2010 IEEE Asia Pacific Conference on Circuits and Systems*, 1131–1134.

Chen, D., Cong, J., & Pan, P. (2006). FPGA Design Automation: A Survey. *Foundations and Trends® in Electronic Design Automation*, *1*(3), 195–334.

Choi, Y.-K., Chi, Y., Wang, J., & Cong, J. (2020). FLASH: Fast, Parallel, and Accurate Simulator for HLS. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, *39*, 4828–4841.

Damen, M. O., El Gamal, H., & Caire, G. (2003). On maximum-likelihood detection and the search for the closest lattice point. *IEEE Transactions on Information Theory*, *49*(10), 2389–2402.

Farmahini-Farahani, A., Duwe, H. J., Schulte, M. J., & Compton, K. (2013). Modular Design of High-Throughput, Low-Latency Sorting Units. *IEEE Transactions on Computers*, *62*(7), 1389–1402.

Kamruzzaman, M. M. (2011). Performance of Turbo coded wireless link for SISOOFDM, SIMO-OFDM, MISO-OFDM and MIMO-OFDM system. *14th International Conference on Computer and Information Technology (ICCIT 2011)*, 6.

Skliarova, I., & Sklyarov, V. (2019). *FPGA-BASED Hardware Accelerators* (Vol. 566). Springer International Publishing.

Xilinx (2015), *Vivado Design Suite User Guide v2015.1*, Xilinx Inc, 2015.