
Grundlagenpraktikum: Rechnerarchitektur Systemdesign Vertiefung

Cache Simulation und Analyse

Gruppe 165
Lie Aditya Bryan
Jovan Rio Tjandra
Aaron Rafael Thamin



Direkt-abgebildeter und 4-fach-assoxiativer Cache

Was sind die Unterschiede? Welcher ist besser?

Inhaltsverzeichnis


Unsere Cacheimplementation

Simulation mit Hilfe von SystemC und Analyse

Endergebnis


Zusammenfassung

Unsere Cacheimplementation



Cacheimplementation


Direkt-abgebildet



Ein Block kann genau in einer Stelle im Cache abgelegt werden

Cacheimplementation

4-fach-assoziativ




Jede Adresse kann auf einen Teil der Cachezeilen abgebildet werden

Unsere Cacheimplementation


Direkt-abgebildet

Direct Mapped Cache



Unsere Cacheimplementation

4-fach-assoziativ



4 x 4 Matrixmultiplikation

$$A \times B = C$$


$$\begin{bmatrix} 3 & 7 & 4 & 12 \\ 6 & 18 & 8 & 1 \\ 5 & 23 & 3 & 41 \\ 29 & 17 & 5 & 1 \end{bmatrix} \times \begin{bmatrix} 19 & 13 & 49 & 22 \\ 4 & 21 & 37 & 34 \\ 50 & 0 & 8 & 14 \\ 26 & 7 & 13 & 0 \end{bmatrix} = \begin{bmatrix} 597 & 270 & 594 & 360 \\ 612 & 463 & 1037 & 856 \\ 1403 & 835 & 1653 & 934 \\ 895 & 741 & 2103 & 1286 \end{bmatrix}$$

0x0	0x4	0x8	0xC	Γ0x	74 0	x78	0x7C	$0x80^{-}$
0x10	0x14	0x18	0x1C				0x8C	
0x20	0x24	0x28	0x2C	0x	94 0	x98	0x 9 C	0xA0
0x30	0x34	0x38	0x3C	$\lfloor 0x \rfloor$	A4 0:	xA8	0xAC	0xB0

$0 \times C0$	0xC4	0xC8	0xCC
0xD0	0xD4	0xD8	0xDC
0xE0	0xC4 $0xD4$ $0xE4$	0xE8	0xEC
0xF0	0xF4	0xF8	$0 \mathrm{xFC}$

4 x 4 Matrixmultiplikation

Initialisierung des Hauptspeichers mit dem Inhalt von Matrix A




$\lceil 3 \rceil$	7	4	12
6	18	8	1
5	23	3	41
2 9	17	5	$1 \rfloor$

$\int 0 x 0$	0x4	0x8	0xC
0x10	0x14	0x18	0x1C
0x20	0x24	0x28	0x2C
0x30	0x34	0x38	$0 \mathrm{x} 3 \mathrm{C}$

4 x 4 Matrixmultiplikation

Initialisierung des Hauptspeichers mit dem Inhalt von Matrix B




Γ	19	13	49	22
	4	21	37	34
	50	0	8	14
L	26	7	13	$0 \rfloor$

$\int 0x74$	0x78	0x7C	0x80
0x84	0x88	0x8C	0x 90
0x94	0x 98	0x9C	0xA0
0xA4	0xA8	0xAC	0xB0

4 x 4 Matrixmultiplikation

Initialisierung der Lösungsmatrix C mit 0 als Platzhalter, Lesen und Schreiben der Ergebnisse in C



•	•	
R, R, R, W, R,	0x0, 0x74, 0xC0, 0xC0, 0x4, 0x84, 0xC0,	57
W, R, R, R,		85
W, R, R, R,		285
W,	0xC0,	597

597	270	594	360
612	463	1037	856
1403	835	1653	934
895	741	2103	1286

0xC0	0xC4	0xC8	0xCC
			0xDC
0xE0	0xE4	0xE8	0xEC
0xF0	0xF4	0xF8	$0 \mathrm{xFC}$

4 x 4 Matrixmultiplikation

Überprüfung der Simulation

Test-Case: Die Adressen zwischen der .csv-Datei und der manuell geschriebenen Datei in simulation.cpp stimmen nicht

```
Error in Matrix A: Wrote to the wrong address Expected: 0 but got: 4
Error in Matrix A: Wrote to the wrong address Expected: 0 but got: 4
Error in Matrix A: Wrote to the wrong address Expected: 0 but got: 4
Error in Matrix A: Wrote to the wrong address Expected: 0 but got: 4
Error in Matrix A: Wrote to the wrong address Expected: 0 but got: 4
```

4 x 4 Matrixmultiplikation

Überprüfung der Simulation

Test-Case: Die Werte zwischen der .csv-Datei und der manuell geschriebenen Datei in simulation.cpp stimmen nicht

Error in Matrix B: Something went wrong while storing data Expected: 49 but got: 100
Error in Matrix B: Something went wrong while storing data Expected: 49 but got: 100
Error in Matrix B: Something went wrong while storing data Expected: 49 but got: 100
Error in Matrix B: Something went wrong while storing data Expected: 49 but got: 100

Überblick

Eingaben:

- Cycles: 3.000
- Cachelines: 4
- Cacheline size: 4 Bytes
- Cache latency: 2 Cycles
- Memory latency: 3 Cycles

```
Cycle 1393
Request address: 172 data: 0 WE: 0
Wait for cache latency!
Cycle 1394
Request address: 172 data: 0 WE: 0
Wait for cache latency!
Cycle 1395
Request address: 172 data: 0 WE: 0
Current data in cache
Offset 0: 1
Offset 1: 0
Offset 2: 0
Offset 3: 0
Replace data in cache from main memory
Address 172: 13
Address 173: 0
Address 174: 0
Address 175: 0
Wait for memory latency!
```

```
Cycle 1396
Request address: 172 data: 0 WE: 0
Wait for memory latency!

Cycle 1397
Request address: 172 data: 0 WE: 0
Wait for memory latency!

Cycle 1398
Request address: 172 data: 0 WE: 0
Data is ready: 13

Cycle 1399
Request address: 248 data: 0 WE: 0
Wait for cache latency!
```

4x4 Matrix Multiplikation

Anzahl der Cache-Misses - 11th Gen Intel(R) Core(TM) i7-1195G7

```
// Perform matrix multiplication (SIZE = 4)
for (int i = 0; i < SIZE; ++i) {
    for (int j = 0; j < SIZE; ++j) {
        for (int k = 0; k < SIZE; ++k) {
            C[i][j] += A[i][k] * B[k][j];
        }
    }
}</pre>
```

Cache-Misses = ~68%

Direkt-abgebildet

Eingaben:

• Cycles: 10.000

Cachelines: 8

• Cacheline size: 8 Bytes

Cache latency: 2 Cycles

Memory latency: 4 Cycles

Cycles: 1468

Misses: 139

Hits: 165

Primitive Gate Count: 2248

Cache-Misses

Realität = ~68%

Unsere Simulation: ~46%

4-fach-assoziativ

Eingaben:

• Cycles: 10.000

Cachelines: 8

• Cacheline size: 8 Bytes

Cache latency: 2 Cycles

Memory latency: 4 Cycles

Cycles: 1196

Misses: 71

Hits: 233

Primitive Gate Count: 2920

Cache-Misses

Realität = ~68%

Unsere Simulation: ~23%

Anzahl von Cachezeilen erhöhen

Eingaben:

• Cycles: 10.000

• Cachelines: X 16

• Cacheline size: 8 Bytes

Cache latency: 2 Cycles

Memory latency: 4 Cycles

Direkt-abgebildet

Vorher

Cycles: 1468 Misses: 139

Hits: 165

Primitive Gate Count: 2248

Nachher

Cycles: 1164 Misses: 63

Hits: 241

Primitive Gate Count: 4464

Unterschiedliche Latenz

Eingaben:

• Cycles: 10.000

Cachelines: 8

Cacheline size: 8 Bytes

Cache latency: X 5 Cycles

Memory latency: X 40 Cycles

Direkt-abgebildet

Vorher

Cycles: 1468 Misses: 139 Hits: 165

Primitive Gate Count: 2248

Nachher

Cycles: 7384 Misses: 139 Hits: 165

Primitive Gate Count: 2248

Zu wenig Zyklen

Eingaben:

• Cycles: 10,800 100

Cachelines: 8

Cacheline size: 8 Bytes

Cache latency: 2 Cycles

Memory latency: 4 Cycles

Direkt-abgebildet

Vorher

Cycles: 1468 Misses: 139 Hits: 165

Primitive Gate Count: 2248

Nachher

Cycles: 18446744073709551614

Misses: 11

Hits: 9

Primitive Gate Count: 2248

Schaltkreisanalyse

Benötigte Gatteranzahl:

```
1-bit Speicher = 4 Gatter
```

Der ganze Speicher = Anzahl Cachezeilen x Cachezeilengröße x 1-bit Speicher x 8

Control Logic = $5 \times Anzahl$ Cachezeilen

Tag-Comparator = $2 \times Anzahl Tag-Bits \times Anzahl Cachezeilen$

Summe = ganzer Speicher + Control Logic + Tag-Comparator

Zusätzlich für 4-fach:

2-bit Speicher für Zähler = 2×1 -Bit Speicher \times Anzahl Cachezeilen

Comparator = 2-bit Zähler x 2

Update logic = 2-bit Zähler x 7

LRU = 2-bit Zähler + Comparator + Update Logic

Summe für 4-fach = Summe + LRU

Zusammenfassung

Direkt-assoziativer und 4-fach-assoziativer Cache Welcher ist besser?

Direkt-abgebildeter Cache ist schneller als 4-fach-assoziativer Cache

4-fach-assoziativer Cache hat weniger Misses als direkt-abgebildeter Cache

4-fach-assoziativer Cache wird heutzutage als direkt-abgebildeter bevorzugt

Verbesserung

MainMemory und die andere Cacheimplementationen könnten auch die SC_MODULE implementieren.

Beispiele in der .csv-Datei und die Tests in simulation.cpp für Matrixmultiplikation sind unflexibel.

Die Adresse in unserem Beispiel sind nicht weit genug verteilt, dass unsere Simulation viel weniger Misses als in der Realität hat.

Vielen Dank für Ihre Aufmerksamkeit!

Fragen?