

Dalle istruzioni alle microoperazioni

Il funzionamento della CU



SAPIENZA
UNIVERSITÀ DI ROMA

Alessandro Pellegrini


Architettura dei Calcolatori Elettronici
Sapienza, Università di Roma

A.A. 2018/2019


Le microoperazioni

- L'implementazione dello z64 che stiamo studiando è *multiciclo*
- L'esecuzione di un'istruzione è divisa in più fasi (cicli macchina)
- In un singolo ciclo macchina, il processore può non essere in grado di eseguire tutte le operazioni associate
 - Ad esempio, un'istruzione ADD richiede il movimento dei dati verso la ALU, il calcolo del risultato e la riscrittura del risultato
- La CU implementa un'istruzione tramite una serie di microoperazioni, ciascuna eseguita in un ciclo macchina

Realizzazione della CU




Microcodice per una classe di istruzioni




Organizzazione della CU

- Per eseguire il microprogramma di un'istruzione, la CU userà come input:
 - La classe e il tipo dell'istruzione — contenuta in IR
 - Le variabili di condizione che arrivano da fuori la CPU
 - Le variabili di condizione che arrivano da dentro la CPU — ad esempio i bit di `FLAGS`
 - La modalità di indirizzamento degli operandi dell'istruzione — dedotta da IR
- Il numero di segnali di output della CU dipende dall'implementazione della PU e dei moduli esterni
- L'organizzazione della CU dipende dal costo implementativo, dalla performance desiderata e dal tipo di macchina a stati finiti scelta (Mealy o Moore)


La CU come macchina di Mealy



Qual è il costo del microcodice?




z64: Architettura completa




La fase di Fetch

- Ogni operazione incomincia con la fase di fetch
- Le microoperazioni associate alla fase di fetch sono:
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
- In questo modo, l'istruzione successiva viene caricata nel registro IR (così da poterla interpretare ed eseguire) e il valore di RIP viene incrementato (così da puntare alla prossima istruzione/dato)


La fase di Fetch



La fase di Fetch




La fase di Fetch




Operazione in corso:

$MDR \leftarrow (MAR), RIP \leftarrow RIP + 8:$
 $INC_{RIP} = 1, B_{AB} = 1$
 $B_{AB} = 1, MRD = 1$

La fase di Fetch




La fase di Fetch



Operazione in corso:

$$\text{IR} \leftarrow \text{MDR}:$$
$$W_{IR} = 1, B_{MDROUT} = 1$$


Interazione con la memoria



Istruzioni di movimento dati

- Le microoperazioni associate al movimento dati dipendono dalla modalità di indirizzamento utilizzato
- Accedere in memoria utilizzando la modalità di indirizzamento dello z64 è un'attività costosa
- `movq %rax, %rcx:`
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
 - $TEMP2 \leftarrow RAX$
 - $RCX \leftarrow TEMP2$

Istruzioni di movimento dei dati




Operazione in corso:

$TEMP2 \leftarrow RAX$:

$REG_MUX = 0, R_M = 1, W_T2 = 1$

Istruzioni di movimento dei dati



Operazione in corso:

$RCX \leftarrow TEMP2$:

$S_{MUX} = 2, REG_{MUX} = 1, S_{opcode} = 000000, B_S = 1, W_M = 1$

Istruzioni di movimento dati: full addressing


- `movq %rax, 0xaaaa(%rax, %rcx, 8):`
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
 - $TEMP2 \leftarrow RCX$
 - $TEMP1 \leftarrow \text{Shifter_Out}[SHL, 000011]$
 - $TEMP2 \leftarrow RAX$
 - $MAR \leftarrow ALU_OUT[ADD]$
 - $TEMP1 \leftarrow IR[0:31]$
 - $TEMP2 \leftarrow MAR$
 - $MAR \leftarrow ALU_OUT[ADD]$
 - $MDR \leftarrow RAX$
 - $(MAR) \leftarrow MDR$

The diagram illustrates the execution of the instruction `MOV RCX, 11` in the x86-64 architecture. The instruction is decoded, and the ALU calculates the effective address of the constant 11. The result is then loaded into the RCX register. The instruction format fields (source size, dest size, source (base), dest (base), index, RSP, RDX) are also shown.


Operazione in corso:

$TEMP2 \leftarrow RCX$
 $S_{MUX} = 0, REG_{MUX} = 2, R_M = 1, W_{T2} =$


Istruzioni di movimento dei dati: full addressing




Istruzioni di movimento dei dati: full addressing




Istruzioni di movimento dei dati: full addressing




Istruzioni di movimento dei dati: full addressing




Istruzioni di movimento dei dati: full addressing




Istruzioni di movimento dei dati: full addressing



Istruzioni di movimento dei dati: full addressing



Istruzioni di movimento dei dati: full addressing




Operazione in corso:

$(MAR) \leftarrow MDR:$

$B_{AB} = 1$

$B_{AB} = 1, MWR = 1$

Istruzioni di movimento dei dati: full addressing



Istruzioni di movimento dati: immediati “piccoli”

- `movl $0xaaaa, %eax:`
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
 - $EAX \leftarrow IR[0:31]$

Operazione in corso:


$RAX \leftarrow IR[0:31]$:

$S_{MUX} = 2, REG_{MUX} = 1, W_M = 1, B_{SHORT} = 1$

Istruzioni di movimento dati: immediati “grandi”

- `movq $0xaaaa, %rax:`
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $RAX \leftarrow MDR$

Istruzioni di movimento dati: immediati “grandi”




Operazione in corso:


$MAR \leftarrow RIP$:

$B_{rip} = 1, W_{MAR} = 1$

Istruzioni di movimento dati: immediati "grandi"



Istruzioni di movimento dati: immediati "grandi"




Operazione in corso:

$MDR \leftarrow (MAR), RIP \leftarrow RIP + 8:$
 $INC_{RIP} = 1, B_{AB} = 1$
 $B_{AB} = 1, MRD = 1$

[illegible]

MDR \leftarrow (MAR), RIP \leftarrow RIP + 8:
 $INC_{RIP} = 1, B_{AB} = 1$
 $B_{AB} = 1, MRD = 1$
 $B_{AB} = 1, MRD = 1, B_{DBIN} = 1, W_{MDR} = 1$

Istruzioni di movimento dati: immediati "grandi"



“Unifichiamo” le modalità di indirizzamento

- In funzione degli operandi, un'istruzione di movimento dati deve o meno accedere in memoria
- L'accesso in memoria è parametrico
- ...ma avere tante versioni diverse di microprogramma per tutte le istruzioni che accedono in memoria non è efficiente!


“Unifichiamo” le modalità di indirizzamento

- In funzione degli operandi, un'istruzione di movimento dati deve o meno accedere in memoria
- L'accesso in memoria è parametrico
- ...ma avere tante versioni diverse di microprogramma per tutte le istruzioni che accedono in memoria non è efficiente!
- Una modifica all'organizzazione della CU permette di “chiamare” sottoprogrammi cablati nel microcodice
- Tutte le istruzioni che devono calcolare un indirizzo di memoria possono chiamare quel sottoprogramma


Sottoprogramma per calcolare gli indirizzi

```
1  if D == 1 and Bp == 0 and Ip == 0
2      MAR ← IR[0:31]
3  else if D == 0 and Bp == 1 and Ip == 0
4      MAR ← B
5  else if Ip == 1
6      TEMP2 ← I
7      MAR ← SHIFTER_OUT[SHL, T]
8      TEMP1 ← MAR
9      if D == 1
10         TEMP2 ← IR[0:31]
11         MAR ← ALU_OUT[ADD]
12         TEMP1 ← MAR
13     endif
14     if Bp == 1
15         TEMP2 ← B
16         MAR ← ALU_OUT[ADD]
17     endif
18 endif
```

Chiamata a sottoprogramma




Schema della CU modificata



Istruzioni Aritmetiche e Logiche

- L'esecuzione di una determinata operazione aritmetica o logica dipende dall'opcode passato alla ALU
- `addw %ax, %cx`:
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
 - $TEMP1 \leftarrow AX$
 - $TEMP2 \leftarrow CX$
 - $CX \leftarrow ALU_OUT[ADD]$

Istruzioni Aritmetiche e Logiche




Operazione in corso:

$TEMP1 \leftarrow AX:$

$S_{MUX} = 1, REG_{MUX} = 0, R_M = 1, W_{T1} = 1$

Istruzioni Aritmetiche e Logiche




Operazione in corso:

$TEMP2 \leftarrow CX:$

$S_{MUX} = 2, REG_{MUX} = 1, R_M = 1, W_{T2} = 1$


Istruzioni Aritmetiche e Logiche




Istruzioni Aritmetiche e Logiche

- `andw %ax, %cx:`
 - $MAR \leftarrow RIP$
 - $MDR \leftarrow (MAR); RIP \leftarrow RIP + 8$
 - $IR \leftarrow MDR$
 - $TEMP1 \leftarrow AX$
 - $TEMP2 \leftarrow CX$
 - $CX \leftarrow ALU_OUT[AND]$


Istruzioni Aritmetiche e Logiche



Istruzioni Aritmetiche e Logiche




Istruzioni Aritmetiche e Logiche




Istruzioni di salto condizionale

- `jz displacement:`
 - `MAR \leftarrow RIP`
 - `MDR \leftarrow (MAR); RIP \leftarrow RIP + 8`
 - `IR \leftarrow MDR`
 - `IF FLAGS[ZF] == 1 THEN`
 - `TEMP1 \leftarrow RIP`
 - `TEMP2 \leftarrow IR[0:31]`
 - `RIP \leftarrow ALU_OUT[ADD]`
 - `ENDIF`

Istruzioni di salto condizionale



Istruzioni di salto condizionale



Operazione in corso:

TEMP2 \leftarrow IR[0:31]:
 $B_{SHORT} = 1, W_{T2} = 1$

Istruzioni di salto condizionale

