I.I.S. "Benvenuto Cellini"

Corso di formazione tecnica

Architettura dei sistemi x86 – Interfacce I/O

Prof. Alessandro Pinto

v.2009

Bus ISA (Industry Standard Architecture)

(1981 – metà anni '90)

Bus di interconnessione I/O parallelo (bus di sistema), estende il bus del microprocessore verso

il mondo esterno


Versione XT: 8 bit con clock 4,77MHz


Versione AT: 16 bit con clock 8MHz

Throughput: <5MB/s

Stesso clock della cpu nelle prime versioni, successivamente distinto e fissato a 8.33MHz per questioni di compatibilità. Il bus di espansione viene separato dal bus della cpu (host bus o local bus) tramite un controller

	XT (8bit)	AT (16bit)
Connettore	Conn. a pettine (31+31) pin	(3)+31)+(18+18)
Bus Indirizzi	20 bit	20 + 4 bit
Bus Dati	8 bit \ \ \	16 bit
Interrupt	8	8+8
DMA	3 canali	3+ 4 (a 16bit)
Alimentazione	+5V, -5V, +12V, -12V	





Per installare una scheda periferica sul bus ISA è richiesta la conoscenza (e configurazione) dei seguenti parametri:

- Indirizzo I/O
- linea IRQ
- canale DMA (se utilizzato)

Questi dati possono essere prefissati oppure, più frequentemente, è possibile variarli (per evitare conflitti con altri dispositivi) entro un range deciso, dal costruttore, agendo su jumper o dip-switch sulla scheda stessa.

Es. Scheda Audio Sound Blaster (tra parentesi i valori predefiniti):

Interrupt (IRQ): 2, [5], 7, 10 8-bit DMA Channel: 0, [1], 3 16-bit DMA Channel: [5], 6, 7 Joystick I/O Address: 200 Hex

Audio I/O Address: [220], 240, 260, 280 MPU-401 I/O Address: 300, [330] Hex FM Synthesizer I/O Address: 388 Hex

Bus EISA (Extended Industry Standard Architecture)

(1988	– metà anni '90)	
	Larghezza del bus	32 bit
	Compatibilità	8 bit ISA, 16 bit ISA, 32 bit EISA
	Connettore	98+100 pin (intercalati)
	Alimentazione	+5V, 5V, +12V, -12V
	Clock	8.33MHz
	Data rate	32MB/s [8.33 MHz x 4 byte]
	Transfer rate utile	20MB/s

Altre innovazioni del bus EISA


- BUS MASTER: la periferica può comunicare direttamente con altri dispositivi tramite il bus senza interagire con la CPU
- Configurazione via Software: le risorse hardware delle periferiche EISA (IRQ, DMA, indirizzi) non richiedono il settaggio tramite jumper ma tramite apposite utility software. (Bozza di Plug&Play)

L'impiego del bus EISA è stato essenzialmente limitato a macchine di fascia alta (server). La maggior parte delle periferiche EISA disponibili erano interfacce SCSI e schede di rete.

32 Bit EISA Bus - top view



La compatibilità ISA/EISA è assicurata per via meccanica: le schede EISA presentano i tagli nelle posizioni indicate che consentono la completa inserzione nello slot e l'impiego di tutti i pin del connettore. Le scheda ISA, viceversa, non vengono inserite a fondo e il contatto è limitato alla sola porzione di connettore compatibile ISA.



1000	972372	GND			0A.5	FO CH CK	200	72007
OND	* *	HEBET DAY			A 3	Data Y	* *	CMO
+69	* 2	+14			A 2	Data 6	8.3	START
-114	9.1	IRG 1				Date 5	8.3	ERROY
X, NC	F 4	-59			A 5	Date 4	E 4	EX 33
X, NC	* 1					Data 3		GNG
Kodening, Key	F. 4	rizv	# T		AT	Date 2		Rodierung, Key
X,NC	F 7			_		Data 1	6.7	EX 10
X, NC				-		Date 6	6.4	SLBORST
+129	Y 8	10000	-		A 10	NO CH ROY	E 8	MISSURET
W-40	F 10	the state of the s	B 10		A 11	AEN	6.10	W-8
LUCK	F 11				100		811	GMD
Reserved	F 12		812		A.12	Addr 19	8.12	Reservad
GNO	F 13	1000	B 13		A.13	Associts	E 13	Reserved
Reserved	F 14	(1)	0 14		A 14	Add 1T	6.14	Reserved
96.7	F.11	DACK 3	B 18		A.15	Add 16	6.15	GND
Kodierung, Key	F 10	1000	8.18		A 18	Asso 15	E 19	Kodierung, Key
86.2	811	DACK 1	m 17		A.TT	A00/14	6.17	BE 1
86.0	11/2/05	0801	B 18		A 10	Addr 13		
	7.14	EXCK.8	0.19		A 19	AGO 12	E 18	LASI
GND	F 19	CLH	B 26		A.20	Addr 11	E 18	GMD
46V	F 20	MQ 7	W 21		API	Age 10	H 29	LA 38
LA 29	F 21		B 22		AZZ	App 1	6.21	LAJE
GNO	F-22		B 23	_	A 22	Agov 8	E 32	1.A 27
LA 28	F 23	1000	707)	-	A 24	Ass T	8.43	LA 25
LA 24	F 24	IRQ 4			10000		6.24	GND
Koderung, Key	P 25	MQ.1			A.25	Addy 6	E 25	Kedlerung Key
LA 18	F-24		9 26		A 26	Ann t	8 28	LA 19
1.6 16	# 27	TIC			AZT	Attir 4	8.27	LA 12
+64	F 28		E 29		A 29	Asset 1	6.36	LA 12
-69	7.29	+14	8 29		ATR	Ass I	0.29	LATE
GND	P-30	060	B 38		A.30	Add: 1	E 20	OND
LA 19	F 31	GNG	B.31		A.31	Assr 6	E 31	LAS
	153			= **			5550	330
EAR	1960.5				S DASSES		0.10	LAT
LAS	# 2	The second second second	D 1		Title	5848	0.1	GND
LAS	# 3		0.2		0.5	Add 21	0.1	iA4
+69		100000000000000000000000000000000000000	D 3		0.1	Asor 25	6 4	LAS
LAZ	H 5	HQ 11	0 +		6.4	A80:21	0.6	GND
Kodlenung, Key		IRG 12	0.0		0.8	Alloy 20	0 8	
Data 16		ING 13			C 6	A60/18		Kodistung, Kay Dela 17
1275044		INQ 14	0.7		0.7	Add 18	700	
Data 16	**	EXERTS.				Add 17	0.4	Data 19
GNO			0.8		0.8	DEGIT	0.8	Data 20
Date 31	11.10	Characteristics	20.00		6.10	DEWN	G 18	Data 22
Over 23	H 11	neg s	7.17.5		CH	Data 8	0.11	GMD
Date 24	# 12	1000	0.12		G 12	Date 9	G 13	D+(a 25
GND	#113	0.0000000000000000000000000000000000000	D 13		C 13	Date 10	0.13	Data 26
Data 27	H 14	manufacture.			0.000		G 14	Data 26
Kodierung, Key	Hab	1,700,000,000	D 14		0 14	Data 11	9.16	Ridderung, Key
Data 29	H 78	ong t			G 18	Data 12	0.18	GND
+89	44.32		D 16		C 16	Data 13	0.17	Date 30
+9V	** 18	MASTER	D-17	()	C 17	Date 14	0.18	Date 21
MACKN	H 19	GND	D-18		C to	Detail 15	G 18	MRE ON
MAL NA	11.18			- " -	i i		6.19	310.04

Bus VLB (VESA Local Bus) VESA - Video Electronics Standards Association

(1993-1994)

Nato come soluzione "temporanea" alla limitata larghezza di banda del bus ISA, la vita utile è stata limitata ai 486.

E' un bus <u>locale</u> che ha avuto particolare impiego per l'interfacciamento con la scheda video su PC basati su 486. Il termine "locale" significa che opera alla stessa velocità del processore, contrariamente al bus ISA nel quale il clock è fissato a 8MHz.

Il VLB lavora a fianco dell'ISA (del quale costituisce estensione compatibile) come collegamento ad alta velocità per l'accesso diretto alla memoria.

Fisicamente lo slot VLB si presenta come uno slot addizionale (tipicamente di colore marrone) allineato con uno slot ISA


Larghezza del bus	32 bit
Compatibilità	8 bit ISA, 16 bit ISA, 32 bit VLB
Connettore	t12 pin
Alimentazione	+5V
Clock	25-33-40MHz (CPU clock)
Data rate (teorico)	133MB/s

Limiti:

•Legato all'architettura del 486


•Numero limitato di slot (max 2) a causa di problemi di natura elettrica

•Problemi di affidabilità / stabilità



Vesa Local Bus - top view

Onto 9	0 8		100	A1 D1	Data 1
Date 2	0.1	**	14 14	A2 03	Date 2
Date 4	D 4		H H	A3 GND	Ground
Date 6	n *		H	A4 0 5	Data 8
Date 8	0.0	89	H H	AF D7	Date 7
Ground	GND		PH PH	A6 D9	Data 8
Data 19	D 10		H H	A7 D11	Data 11
Data 12	0.12	0.0	H H	A8 D13	Data 13
+6V	VDC		H H	A9 016	Date 15
Date 14	0.14	810	H	A16 GND	Greend
Data 16	D 16	811	F F	A11 D 17	Outs 17
Date 18	0.18	812		ATE VCC	+tV
Outs 30	D 20	811	T (1)	ATE DITE	Date 19
Ground	GND	814		A14 D 21	Data 21
Date 22	0.23	818		ATS DEE	Date 23
Date 24	D 24	916		A16 D 25	Date 25
Data 26	D 26	817		ATT GHD	Grewand
Date 26	D 28	818		A18 D 27	Date 27
Data 30	D 16	019		A19 D 28	Ovto 39
+8V	VOC	1128		A28 D 31	Oats 31
Address 31	A 21	821		A21 A3E	Address 30
Graund	GAIS	7.5		A22 A 28	Address 28
Accress 29	A.25	827		A23 A 26	Address 26
Address 27	A.27			A24 GND	Ground
Astress 25	A 25			A25 A 24	Address 24
Athlress 23	AZI			A26 A 23	Address 22
Appress 21	API			AZT VCC	-8V
Address 19	A 19			A28 A-26	Address 25
Greund	GNO	444		A29 A 18	Address 18
Address 17	ATT			A38 A 16	Address 18
Appress 15	A 15		H 14	A31 A 14	Address 14
+5V	VEC			A32. A 12	Address 12
Address 13	A 13	0.00	H H	A33 A 16	Address 18
Address 11	A 11		- m	A34 A E	Andress 8 Ground
Address T	A 7	H20	H 100	ASE A S	Address 8
Address S		817	H	ATT A 4	Address 4
Ground	OND	838	(m)	A38 WBACK	Witte Back
Address 3	A 3	B36	H H	AND RES	Byte Enable 9
Address 2	A 2	840	H. H	A4E VCC	+5V
Mas Connected	MC.	641	H 140	A41 BE 1	Byte Enable 1
	ESET	Bet	H H	A42 DE 2	Byte Enable 2
Data Command	00	840	H H	AAT OND	Ground
Warnery I/O	MIG	044	H H	A44 0E3	Byte Exotin 3
WittelBead	WIR	040		A45 ADS	Address Strake
.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				V-1-1-1-1	
				2013/501201	727878208207
binness benefit to	DYNTH			A48 LRDY	Local Ready
Ground	GND	849		A49 LDEV	Local Device
Interrupt 5	IRQ B		14	ASI LREG	Local Request
Buryl Ready	BMDY		- m	ANI GRD	Ground
Buret Last	BLAST			AST LONT	Local Gram
Identification 6	100	811		AES VCC	TOTAL CONTRACTOR AND ADDRESS OF
Identification 1	EH.	854	100 July	A84 100	Mentification 3
Ground	GNO	855		ASE IDO	Mertification 3
Local Clock	LELA			A56 104	Mentification 4
*5V	ACC	867	100	AST LERW	Local Enable Address Stre
Local Birs Size 16	38.16	818	har had	ASE LEADS	Color Crimes Address Stre



Bus PCI (Peripheral Component Interconnect)

(1993-2004)

- •E' un bus <u>locale</u> introdotto nel 1992 da un consorzio guidato da Intel
- •Può supportare tipicamente 4/8 dispositivi
- •Supporta DMA, Bus Master, Plug&Play
- •Indipendente dal processore

Larghezza del bus dati	32 bit		64 bit		
Bus indirizzi	32 bit (4 GB indirizzabili)				
Connettore	124 pin (98+	-22+key)	188 pin (98+22+64+key)		
Alimentazione	+5V	+3.3V	+5V	+3.3V	
Clock	33.33MHz	66MHz	33MHz	66MHz	
Data rate (teorico)	133MB/s	266MB/s	266MB/s	533MB/s	

Il bus PCI include 4 linee di interrupt che vengono rese tutte disponibili per tutti i dispositivi (sharing).

Tuttavia la posizione fisica delle quattro linee è "ruotata" tra gli slot. In questo modo il carico di lavoro è automaticamente distribuito


In un sistema tipico, il firmware interroga il bus PCI all'avvio per determinare quali dispositivi sono presenti e di quali risorse hanno bisogno (memoria, I/O, linee di interrupt...). Le risorse vengono allocate e viene comunicato a ciascun dispositivo quale è la sua allocazione.


La mappatura delle linee di interrupt tra il bus e il sistema è strettamente dipendente dal sistema stesso.

Questo significa che, a priori, non è possibile sapere la mappatura interrupt dei dispositivi

Ogni dispositivo PCI è identificato da almeno una coppia di valori relativi, rispettivamente, al produttore (Vendor ID) e al dispositivo (Device ID).

http://www.pcidatabase.com/index.php






FRONT SIDE BUS (o Host Bus): è il bus che collega la CPU con il controllore della memoria (MCH o North Bridge)

BACK SIDE BUS: collegamento tra la CPU e la CACHE L2

EXPANSION BUS: collegamento dedicato alle periferiche di I/O



Bus AGP (Accelerated Graphic Port)


- •E' un bus specifico per il collegamento di periferiche video
- •La definizione più corretta è "porta" in quanto dedicata ad un solo tipo di periferica. Inoltre in un sistema normalmente è presente una sola connessione AGP.
- •Viene introdotta allo scopo di aumentare le prestazioni delle schede grafiche (collo di bottiglia del bus PCI):
 - •Può accedere direttamente alla memoria di sistema. (AGP Aperture)
 - Sideband Addressing


Address/Data Lines) vi è flusso di dati.

• Clock doppio rispetto al bus PCI (confronto AGP1, PCI standard)

AGP 1.0	1x: 32 bit, 66MHz	266MB/s	2 211	
AGP 1.0	2x: 32 bit, 66MHz "double data rate"	533MB/s	3.3v	
AGP 2.0	4x: 32 bit, 66MHz "double data rate"	1066MB/s	1.5v	
AGP 3.0	8x: 32 bit, 66MHz (8x double data rate)	2133MB/s	0.8v	

Il sideband addressing è una funzionalità della porta AGP che massimizza l'efficienza ed il throughput della connessione separando il bus degli indirizzi da quello dei dati tramite l'aggiunta di 8 linee da 8 bit ciascuna (Sideband Address Port). Questo consente al controller grafico di ricevere nuove richieste e comandi anche mentre sulle 32 linee principali (Main








è il bus che collega la CPU con il controllore della memoria (MCH o North Bridge)


BACK SIDE BUS:


collegamento tra la CPU e la CACHE L2

EXPANSION BUS:

collegamento dedicato alle periferiche di I/O








Bus PCI-X

- Evoluzione del bus PCI. E' mantenuta la compatibilità.
- Stesso connettore
- Un controller può gestire fino a 4 schede (banda massima solo punto-punto)
- Aumento della larghezza di banda (fino a 32 volte la capacità del PCI)
- Supporto ECC
- Applicazioni: schede di rete alta velocità (10 Gigabit ethernet, 10Gb Fibre Channel), controller per dischi ad alte prestazioni
- Introduzione di una versione a 16 bit per applicazioni low-pin-count che necessitano di banda

Larghezza del bus dati	64 bit				
Connettore	188 pin (184 pin + key)				
Alimentazione	+3.3V +3.3V +1.5V +1.5V				
Clock	66MHz	133MHz	133MHz DDR	133MHz QDR	
Data rate (teorico)	533MB/s	1.06GB/s	2.13GB/s	4.26GB/s	

		64-Bit		32-E	Bit	16-Bit
Mode	V _{I/O}	Slots	MB	Slots	MB	
PCI 33	5V/3.3V		266		133	N/A
PCI 66*	3.3V	_	533	-	266	N/A
PCI-X 66	3.3V		533		266	N/A
PCI-X 133 (operating at 100 MHz)	3.3V		800		400	N/A
PCI-X 133	3.3V		1066		533	N/A
PCI-X 266	1.5V		2133		1066	533
PCI-X 533	1.5V		4266		2133	1066



Bus PCI-Express

Bus di interconnessione I/O seriale sia a livello di motherboard che verso il mondo esterno

Compatibile a livello software con il bus PCI

Connessione logica tra le periferiche: *link*

Un *link* può essere costitutito da una o più corsie (*lane*)

Al livello fisico una corsia è costituita da una coppia di line seriali (tx e rx full duplex)

Uno slot PCI-Express può contenere da 1 a 32 corsie (2ⁿ)

La capacità dello slot è indicata con il prefisso 'x' seguito dal numero di corsie (es. 16 corsie: x16)

Gli slot x1 sono impiegati tipicamente per le periferiche più lente (prestazioni equivalenti al PCI), mentre quelli x16 per le schede video (prestazioni superiori all'AGP)

E' prevista, in alcune implementazioni, la possibilità di hot-plug

revisione	Clock	Data rate (per lane)
1.x	1.25GHz	250MB/s
2.0	2.5GHz	500MB/s
3.0	4GHz	1GB/s


PCIe x4

PCIe x16

PCIe x1


PCIe x16

PCI



Compatibilità:

- •Una scheda può essere inserita in uno slot di dimensione maggiore (es una scheda x1 può essere inserita in qualsiasi slot).
- •Uno slot può essere cablato con un numero di lane inferiore a quello caratteristico della sua dimensione (es uno slot x16 cablato con solo 4 lane)
- In entrambi i casi viene negoziato il massimo numero di lane compatibili tra slot e scheda
- Di norma non è possibile impiegare schede più larghe dello slot.



Esempio: chipset i975

