cfg_addr[3:0] cfg_we

enable_relu

rst_n

cfg_wdata[7:0]

clk
s_valid
s_data[7:0]

prod[2][1][10]_i_31

LUT2

I0 O

I1

prod[2][1][2]_i_9

LUT2

I0 O
I1

win_reg[2][0][0] FDCE Q C
CECLR Dwin_reg[2][0][1] FDCE Q C
CECLR Dwin_reg[2][0][2] FDCE Q C
CECLR Dwin_reg[2][0][3] FDCE Q C
CECLR Dwin_reg[2][0][4] FDCE Q C
CECLR Dwin_reg[2][0][5] FDCE Q C
CECLR Dwin_reg[2][0][6] FDCE Q C
CECLR Dwin_reg[2][0][7] FDCE Q C

CECLR D

prod[2][0][10]_i_31
LUT2

I0 O
I1

prod[2][0][2]_i_9

LUT2

I0 O

I1

prod[1][2][2]_i_9
LUT2

I0 O

I1

prod[1][2][10]_i_31
LUT2

I0 O

I1

prod[1][1][10]_i_31

LUT2

I0 O
I1

prod[1][0][10]_i_31

LUT2

I0 O

I1

prod[1][0][2]_i_9

LUT2

I0 O
I1

prod[1][1][2]_i_9
LUT2

I0 O
I1

lb1_reg[28][1]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

lb1_reg[28][2]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

prod[2][1][10]_i_20

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][1][10]_i_21

LUT4 O

I0

I1

I2

I3 prod[2][1][10]_i_22
LUT2

I0 O
I1

lb0_reg[28][1]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

lb0_reg[28][2]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod[0][2][10]_i_31

LUT2

I0 O

I1 prod[2][1][10]_i_23

LUT6 O

I0
I1

I2

I3
I4

I5 prod[2][1][10]_i_24

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][1][10]_i_25

LUT4 O

I0
I1
I2

I3 prod[2][1][10]_i_26
LUT2

I0 O

I1 prod[2][1][2]_i_2

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][1][2]_i_3

LUT4 O

I0

I1

I2

I3 prod[2][1][2]_i_4
LUT2

I0 O

I1 prod[2][1][2]_i_5
LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][1][2]_i_6

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][1][2]_i_7

LUT4 O

I0

I1
I2

I3 prod[2][1][2]_i_8
LUT2

I0 O

I1 prod[2][1][10]_i_27
LUT2

I0 O

I1 prod[2][1][10]_i_28
LUT2

I0 O

I1 prod[2][1][10]_i_29
LUT2

I0 O

I1 prod[2][1][10]_i_30
LUT2

I0 O

I1 win_reg[2][1][0] FDCE Q C
CECLR Dwin_reg[2][1][1] FDCE Q C
CECLR Dwin_reg[2][1][2] FDCE Q C

CECLR D

prod[0][2][2]_i_9
LUT2

I0 O

I1 win_reg[2][1][3] FDCE Q C
CECLR Dwin_reg[2][1][4] FDCE Q C
CECLR Dwin_reg[2][1][5] FDCE Q C
CECLR Dwin_reg[2][1][6] FDCE Q C
CECLR Dwin_reg[2][1][7] FDCE Q C
CECLR Dwin_reg[2][2][1] FDCE Q C
CECLR Dwin_reg[2][2][2] FDCE Q C

CECLR D

prod[2][1][14]_i_34

LUT2

I0 O

I1 prod[2][1][14]_i_35
LUT2

I0 O

I1 prod[2][1][14]_i_36
LUT2

I0 O

I1 prod[2][1][14]_i_37
LUT2

I0 O
I1

prod[2][0][10]_i_20

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][0][10]_i_21

LUT4 O

I0
I1
I2

I3 prod[2][0][10]_i_22
LUT2

I0 O

I1 prod[2][0][10]_i_23

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][0][10]_i_24

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][0][10]_i_25

LUT4 O

I0

I1

I2

I3 prod[2][0][10]_i_26
LUT2

I0 O

I1 prod[2][0][2]_i_2

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][0][2]_i_3

LUT4 O

I0

I1

I2

I3 prod[2][0][2]_i_4
LUT2

I0 O

I1 prod[2][0][10]_i_27
LUT2

I0 O

I1 prod[2][0][10]_i_28
LUT2

I0 O

I1 prod[2][0][10]_i_29
LUT2

I0 O

I1 prod[2][0][10]_i_30
LUT2

I0 O

I1 prod[2][0][2]_i_5

LUT6 O

I0

I1

I2

I3

I4

I5 prod[2][0][2]_i_6

LUT6 O

I0
I1

I2

I3

I4

I5 prod[2][0][2]_i_7
LUT4 O

I0
I1
I2

I3 prod[2][0][2]_i_8
LUT2

I0 O

I1

prod[2][0][14]_i_34

LUT2

I0 O

I1 prod[2][0][14]_i_35
LUT2

I0 O

I1 prod[2][0][14]_i_36
LUT2

I0 O

I1 prod[2][0][14]_i_37
LUT2

I0 O
I1

prod[1][2][2]_i_2

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][2][2]_i_3

LUT4 O

I0
I1
I2

I3 prod[1][2][2]_i_4
LUT2

I0 O

I1 prod[1][2][2]_i_5

LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][2][2]_i_6

LUT6 O

I0

I1

I2

I3

I4

I5 prod[1][2][2]_i_7

LUT4 O

I0
I1
I2

I3 prod[1][2][2]_i_8
LUT2

I0 O

I1 prod[1][2][14]_i_34
LUT2

I0 O

I1 prod[1][2][14]_i_35
LUT2

I0 O

I1 prod[1][2][14]_i_36
LUT2

I0 O

I1 prod[1][2][14]_i_37
LUT2

I0 O

I1 prod[1][2][10]_i_20

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][2][10]_i_21

LUT4 O

I0
I1
I2

I3 prod[1][2][10]_i_22
LUT2

I0 O

I1 prod[1][2][10]_i_23

LUT6 O

I0
I1

I2

I3
I4

I5 prod[1][2][10]_i_24

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][2][10]_i_25

LUT4 O

I0
I1
I2

I3 prod[1][2][10]_i_26
LUT2

I0 O

I1 prod[1][2][10]_i_27
LUT2

I0 O

I1 prod[1][2][10]_i_28
LUT2

I0 O

I1 prod[1][2][10]_i_29
LUT2

I0 O

I1 prod[1][2][10]_i_30
LUT2

I0 O

I1 prod[1][1][14]_i_34
LUT2

I0 O

I1 prod[1][1][14]_i_35
LUT2

I0 O

I1 prod[1][1][10]_i_20

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][1][10]_i_21

LUT4 O

I0

I1

I2

I3 prod[1][1][10]_i_22
LUT2

I0 O

I1 prod[1][1][10]_i_23
LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][1][10]_i_24

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][1][10]_i_25

LUT4 O

I0

I1

I2

I3 prod[1][1][10]_i_26
LUT2

I0 O

I1 prod[1][1][10]_i_27
LUT2

I0 O

I1 prod[1][1][10]_i_28
LUT2

I0 O

I1 prod[1][0][2]_i_2
LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][0][2]_i_3

LUT4 O

I0

I1
I2

I3 prod[1][0][2]_i_4
LUT2

I0 O

I1 prod[1][0][10]_i_20

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][0][10]_i_21

LUT4 O

I0

I1

I2

I3 prod[1][0][10]_i_22
LUT2

I0 O

I1 prod[1][0][10]_i_23

LUT6 O

I0

I1

I2

I3

I4

I5 prod[1][0][10]_i_24

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][0][10]_i_25

LUT4 O

I0

I1
I2

I3 prod[1][0][10]_i_26
LUT2

I0 O

I1 prod[1][0][10]_i_27
LUT2

I0 O

I1 prod[1][0][10]_i_28
LUT2

I0 O

I1 prod[1][0][10]_i_29
LUT2

I0 O

I1 prod[1][0][10]_i_30
LUT2

I0 O

I1 prod[1][0][2]_i_5

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][0][2]_i_6

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][0][2]_i_7

LUT4 O

I0

I1

I2

I3 prod[1][0][2]_i_8
LUT2

I0 O

I1 prod[1][0][14]_i_34
LUT2

I0 O

I1 prod[1][0][14]_i_35
LUT2

I0 O

I1 prod[1][0][14]_i_36
LUT2

I0 O

I1 kernel[2][0][7]_i_1
LUT5 O

I0
I1
I2

I3

I4 kernel[2][1][7]_i_1

LUT5 O

I0

I1
I2
I3

I4 prod[1][1][10]_i_29
LUT2

I0 O

I1 prod[1][1][10]_i_30
LUT2

I0 O

I1 prod[1][0][14]_i_37
LUT2

I0 O

I1 prod[1][1][14]_i_36
LUT2

I0 O

I1 prod[1][1][14]_i_37
LUT2

I0 O

I1 prod[1][1][2]_i_2

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][2]_i_3

LUT4 O

I0

I1
I2

I3 prod[1][1][2]_i_4
LUT2

I0 O

I1 prod[1][1][2]_i_5
LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][1][2]_i_6

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][2]_i_7

LUT4 O

I0

I1
I2

I3 prod[1][1][2]_i_8
LUT2

I0 O

I1 win_reg[1][1][1] FDCE Q C
CECLR Dwin_reg[1][1][2] FDCE Q C
CECLR Dwin_reg[1][2][1] FDCE Q C
CECLR Dwin_reg[1][2][2] FDCE Q C

CECLR D

lb1_reg[28][3]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

lb1_reg[28][4]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"win_reg[1][0][1] FDCE Q C
CECLR Dwin_reg[1][0][2] FDCE Q C

CECLR D

lb1_reg[28][5]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

lb1_reg[28][6]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

win_reg[0][0][1] FDCE Q C
CECLR Dwin_reg[0][0][2] FDCE Q C

CECLR D

prod_reg[2][1][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][1][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] win_reg[2][2][0] FDCE Q C

CECLR D

prod[2][1][10]_i_12

LUT6 O

I0
I1

I2

I3

I4

I5 prod[2][1][10]_i_13
LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][1][10]_i_14

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][1][10]_i_15

LUT6 O

I0
I1

I2

I3
I4

I5 prod[2][1][10]_i_16

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][1][10]_i_17

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][1][10]_i_18

LUT6 O

I0

I1

I2

I3
I4

I5 prod[2][1][10]_i_19

LUT6 O

I0

I1

I2

I3

I4

I5 prod[2][1][14]_i_19

LUT4 O

I0
I1

I2

I3 prod[2][1][14]_i_20

LUT4 O

I0

I1
I2

I3 prod[2][1][14]_i_21

LUT4 O

I0

I1

I2

I3 prod[2][1][14]_i_22

LUT5 O

I0
I1
I2
I3

I4 prod[2][1][14]_i_23

LUT5 O

I0

I1

I2
I3

I4 prod[2][1][14]_i_24

LUT5 O

I0

I1

I2

I3

I4 prod[2][1][14]_i_25

LUT4 O

I0
I1
I2

I3

lb0_reg[28][3]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod[0][2][10]_i_20
LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][10]_i_21

LUT4 O

I0
I1
I2

I3 prod[0][2][10]_i_22
LUT2

I0 O

I1 prod[0][2][10]_i_23

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][2][10]_i_24

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][10]_i_25

LUT4 O

I0
I1
I2

I3 prod[0][2][10]_i_26
LUT2

I0 O

I1 prod[0][2][10]_i_27
LUT2

I0 O

I1 prod[0][2][10]_i_28
LUT2

I0 O

I1 prod[0][2][14]_i_34
LUT2

I0 O

I1 prod[0][2][10]_i_29
LUT2

I0 O

I1 prod[0][2][10]_i_30
LUT2

I0 O

I1 prod[0][2][14]_i_35
LUT2

I0 O
I1

lb0_reg[28][4]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod[0][2][14]_i_36

LUT2

I0 O

I1 prod[0][2][14]_i_37
LUT2

I0 O
I1

lb0_reg[28][5]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"

lb0_reg[28][6]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod[0][2][2]_i_2
LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][2]_i_3

LUT4 O

I0
I1
I2

I3 prod[0][2][2]_i_4
LUT2

I0 O

I1 prod[0][2][2]_i_5
LUT6 O

I0
I1

I2

I3

I4

I5 win_reg[2][2][3] FDCE Q C
CECLR Dwin_reg[2][2][4] FDCE Q C
CECLR Dwin_reg[2][2][5] FDCE Q C
CECLR Dwin_reg[2][2][6] FDCE Q C
CECLR Dwin_reg[2][2][7] FDCE Q C

CECLR D

prod[0][2][2]_i_6

LUT6 O

I0

I1

I2

I3

I4

I5 prod[0][2][2]_i_7

LUT4 O

I0
I1

I2

I3 prod[0][2][2]_i_8
LUT2

I0 O

I1 prod[2][1][14]_i_26

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][1][14]_i_27

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][1][14]_i_28

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][1][14]_i_29

LUT6 O

I0
I1
I2

I3

I4

I5 kernel_reg[2][1][0] FDCE Q C

CECLR D

kernel_reg[2][1][1] FDCE Q C

CECLR D

kernel_reg[2][1][2] FDCE Q C

CECLR D

prod[2][1][14]_i_30

LUT6 O

I0
I1
I2

I3

I4

I5 kernel_reg[2][1][3] FDCE Q C

CECLR D

kernel_reg[2][1][4] FDCE Q C

CECLR D

kernel_reg[2][1][5] FDCE Q C

CECLR D

kernel_reg[2][0][0] FDCE Q C

CECLR D

kernel_reg[2][0][1] FDCE Q C

CECLR D

kernel_reg[2][0][2] FDCE Q C

CECLR D

prod[2][1][14]_i_31

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][1][14]_i_32

LUT6 O

I0
I1

I2

I3

I4

I5 prod[2][1][14]_i_33

LUT6 O

I0
I1
I2

I3

I4

I5 kernel_reg[2][0][3] FDCE Q C

CECLR D

kernel_reg[2][0][4] FDCE Q C

CECLR D

kernel_reg[2][0][5] FDCE Q C

CECLR D

prod_reg[2][0][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][0][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][0][10]_i_12

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][0][10]_i_13

LUT6 O

I0
I1

I2

I3
I4

I5 prod[2][0][10]_i_14

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][0][10]_i_15

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][0][10]_i_16

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][0][10]_i_17

LUT6 O

I0

I1

I2

I3
I4

I5 prod[2][0][10]_i_18

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][0][10]_i_19

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][0][14]_i_19

LUT4 O

I0
I1
I2

I3 prod[2][0][14]_i_20

LUT4 O

I0

I1

I2

I3 prod[2][0][14]_i_21

LUT4 O

I0
I1
I2

I3 prod[2][0][14]_i_22

LUT5 O

I0

I1

I2
I3

I4 prod[2][0][14]_i_23

LUT5 O

I0

I1

I2

I3

I4 prod[2][0][14]_i_24

LUT5 O

I0
I1
I2

I3

I4 prod[2][0][14]_i_25

LUT4 O

I0

I1
I2

I3 prod[2][0][14]_i_26

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][0][14]_i_27

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][0][14]_i_28

LUT6 O

I0

I1

I2

I3
I4

I5 prod[2][0][14]_i_29

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][0][14]_i_30

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][0][14]_i_31

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][0][14]_i_32

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][1][10]_i_31
LUT2

I0 O

I1 prod[2][0][14]_i_33

LUT6 O

I0
I1

I2

I3
I4
I5

prod[0][1][2]_i_9
LUT2

I0 O

I1

prod[0][0][10]_i_31

LUT2

I0 O

I1

prod[0][0][2]_i_9
LUT2

I0 O
I1

prod[1][1][10]_i_12

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][1][10]_i_13

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][10]_i_14

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][1][10]_i_15

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][1][10]_i_16

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][10]_i_17

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][1][10]_i_18

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][10]_i_19

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][1][14]_i_19

LUT4 O

I0

I1

I2

I3 prod[1][1][14]_i_20

LUT4 O

I0
I1

I2

I3 prod[1][1][14]_i_21

LUT4 O

I0

I1
I2

I3 prod[1][1][14]_i_22

LUT5 O

I0
I1
I2

I3

I4 prod[1][1][14]_i_23

LUT5 O

I0

I1
I2

I3

I4 prod[1][1][14]_i_24

LUT5 O

I0

I1
I2
I3

I4 prod[1][1][14]_i_25

LUT4 O

I0
I1

I2

I3 prod[2][0][6]_i_2
LUT2

I0 O

I1 prod[2][0][6]_i_3
LUT2

I0 O

I1 prod[2][0][6]_i_4
LUT2

I0 O

I1 prod[2][0][6]_i_5

LUT5 O

I0

I1

I2
I3

I4 prod[2][0][6]_i_6

LUT4 O

I0

I1
I2

I3 prod[2][0][6]_i_7

LUT4 O

I0

I1

I2

I3 prod[2][0][6]_i_8
LUT2

I0 O

I1 prod[2][1][6]_i_2
LUT2

I0 O

I1 prod[2][1][6]_i_3
LUT2

I0 O

I1 prod[2][1][6]_i_4
LUT2

I0 O

I1 prod[2][1][6]_i_5

LUT5 O

I0

I1
I2
I3

I4 prod[2][1][6]_i_6
LUT4 O

I0
I1

I2

I3 prod[2][1][6]_i_7

LUT4 O

I0

I1
I2

I3 prod[2][1][6]_i_8
LUT2

I0 O

I1 prod[1][2][10]_i_12

LUT6 O

I0
I1

I2

I3

I4

I5 prod[1][2][10]_i_13

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][1][14]_i_26

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][14]_i_27

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][1][14]_i_28

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][1][14]_i_29

LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][2][10]_i_14

LUT6 O

I0

I1

I2

I3

I4

I5 prod[1][2][10]_i_15

LUT6 O

I0
I1

I2

I3

I4

I5 prod[1][2][10]_i_16

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][2][10]_i_17

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][2][10]_i_18

LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][2][10]_i_19

LUT6 O

I0

I1

I2

I3

I4

I5 prod[1][2][14]_i_19

LUT4 O

I0
I1
I2

I3 prod[1][2][14]_i_20

LUT4 O

I0
I1

I2

I3 prod[1][2][14]_i_21

LUT4 O

I0

I1
I2

I3 prod[1][2][14]_i_22

LUT5 O

I0

I1

I2

I3

I4 prod[1][2][14]_i_23

LUT5 O

I0
I1
I2

I3

I4 prod[1][2][14]_i_24
LUT5 O

I0

I1

I2
I3

I4 prod[1][2][14]_i_25

LUT4 O

I0

I1

I2

I3 prod[1][1][14]_i_30

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][14]_i_31

LUT6 O

I0
I1

I2

I3
I4

I5 prod[1][1][14]_i_32

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][1][14]_i_33

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][0][10]_i_12

LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][0][10]_i_13
LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][0][10]_i_14

LUT6 O

I0

I1

I2

I3

I4

I5 prod[1][0][10]_i_15

LUT6 O

I0
I1

I2

I3

I4

I5 prod[1][0][10]_i_16

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][0][10]_i_17

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][0][10]_i_18

LUT6 O

I0
I1

I2

I3
I4

I5 prod[1][0][10]_i_19

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][0][14]_i_19

LUT4 O

I0
I1
I2

I3 prod[1][0][14]_i_20

LUT4 O

I0

I1
I2

I3 prod[1][0][14]_i_21

LUT4 O

I0
I1
I2

I3 prod[1][0][14]_i_22

LUT5 O

I0
I1
I2
I3

I4 prod[1][0][14]_i_23

LUT5 O

I0

I1

I2
I3

I4 prod[1][0][14]_i_24

LUT5 O

I0
I1
I2

I3

I4 prod[1][0][14]_i_25
LUT4 O

I0

I1

I2

I3 kernel[0][2][7]_i_1

LUT5 O

I0

I1

I2

I3

I4 kernel[1][0][7]_i_1

LUT5 O

I0
I1
I2
I3

I4 prod[1][2][14]_i_26

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][2][14]_i_27

LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][2][14]_i_28

LUT6 O

I0

I1

I2

I3

I4

I5 prod[1][2][14]_i_29

LUT6 O

I0
I1

I2

I3

I4

I5 kernel[1][1][7]_i_1

LUT5 O

I0
I1
I2

I3

I4 prod[1][2][14]_i_30

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][2][14]_i_31

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][2][14]_i_32

LUT6 O

I0
I1
I2
I3

I4

I5 kernel[1][2][7]_i_1
LUT5 O

I0

I1
I2
I3

I4 prod[1][2][14]_i_33

LUT6 O

I0
I1

I2

I3

I4

I5 prod[0][2][10]_i_12

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][2][10]_i_13

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][10]_i_14

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][2][10]_i_15

LUT6 O

I0

I1
I2
I3
I4

I5 kernel_reg[1][0][0] FDCE Q C

CECLR D

kernel_reg[1][0][1] FDCE Q C

CECLR D

prod_reg[1][2][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[1][0][2] FDCE Q C

CECLR D

kernel_reg[2][0][6] FDCE Q C

CECLR D

kernel_reg[2][1][6] FDCE Q C

CECLR D

prod_reg[1][0][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[1][0][3] FDCE Q C

CECLR D

prod_reg[1][2][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[1][0][4] FDCE Q C

CECLR D

kernel_reg[1][0][5] FDCE Q C

CECLR Dwin_reg[1][2][3] FDCE Q C
CECLR Dwin_reg[1][2][4] FDCE Q C
CECLR Dwin_reg[1][2][5] FDCE Q C
CECLR Dwin_reg[1][2][6] FDCE Q C

CECLR D

prod_reg[1][1][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[1][1][0] FDCE Q C

CECLR D

kernel_reg[1][1][1] FDCE Q C

CECLR D

kernel_reg[1][1][2] FDCE Q C

CECLR D

kernel_reg[1][1][3] FDCE Q C

CECLR D

kernel_reg[1][1][4] FDCE Q C

CECLR D

kernel_reg[1][1][5] FDCE Q C

CECLR D

prod_reg[1][0][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][14]_i_26
LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][0][14]_i_27

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][0][14]_i_28

LUT6 O

I0
I1
I2
I3
I4

I5 prod[1][0][14]_i_29

LUT6 O

I0

I1
I2
I3
I4

I5

lb0_reg[28][0]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod[1][0][14]_i_30
LUT6 O

I0
I1

I2

I3
I4

I5 prod[1][0][14]_i_31

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][0][14]_i_32

LUT6 O

I0
I1

I2

I3

I4

I5 prod[1][0][14]_i_33

LUT6 O

I0
I1
I2

I3

I4

I5

lb1_reg[28][0]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100"win_reg[1][1][3] FDCE Q C
CECLR Dwin_reg[1][1][4] FDCE Q C
CECLR Dwin_reg[1][1][5] FDCE Q C
CECLR Dwin_reg[1][1][6] FDCE Q C

CECLR D

lb1_reg[28][7]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod_reg[1][1][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[1][2][0] FDCE Q C

CECLR D

kernel_reg[1][2][1] FDCE Q C

CECLR D

kernel_reg[1][2][2] FDCE Q C

CECLR D

kernel_reg[1][2][3] FDCE Q C

CECLR D

kernel_reg[1][2][4] FDCE Q C

CECLR D

kernel_reg[1][2][5] FDCE Q C
CECLR Dwin_reg[0][0][3] FDCE Q C
CECLR Dwin_reg[0][0][4] FDCE Q C
CECLR Dwin_reg[0][0][5] FDCE Q C
CECLR Dwin_reg[0][0][6] FDCE Q C

CECLR D

kernel_reg[0][2][0] FDCE Q C

CECLR D

kernel_reg[0][2][1] FDCE Q C

CECLR D

kernel_reg[0][2][2] FDCE Q C

CECLR D

kernel_reg[0][2][3] FDCE Q C

CECLR D

kernel_reg[0][2][4] FDCE Q C

CECLR D

kernel_reg[0][2][5] FDCE Q C

CECLR Dwin_reg[1][0][3] FDCE Q C
CECLR Dwin_reg[1][0][4] FDCE Q C

CECLR D

prod_reg[2][1][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] win_reg[1][0][5] FDCE Q C
CECLR Dwin_reg[1][0][6] FDCE Q C

CECLR D

prod_reg[2][1][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][1][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[2][1][7] FDCE Q C

CECLR D

lb0_reg[28][7]_srl29 SRLC32E Q

Q31 n/c CECLK D

A[4:0] V=B"11100" prod[2][1][15]_i_7

LUT2

I0 O

I1 prod[2][1][15]_i_8

LUT4 O

I0
I1
I2

I3 prod[2][1][15]_i_9

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][1][15]_i_10
LUT2

I0 O

I1 prod[2][1][15]_i_11

LUT4 O

I0

I1
I2

I3 prod[2][1][15]_i_12

LUT6 O

I0

I1

I2

I3

I4

I5 prod[2][1][15]_i_13

LUT4 O

I0
I1
I2

I3 prod[2][1][15]_i_14

LUT4 O

I0
I1

I2

I3 prod[2][1][15]_i_15

LUT4 O

I0

I1
I2

I3 prod[2][1][15]_i_16

LUT4 O

I0

I1

I2

I3 kernel_reg[2][0][7] FDCE Q C

CECLR D
prod[2][1][15]_i_17

LUT4 O

I0

I1

I2

I3 prod[2][1][15]_i_18

LUT5 O

I0
I1

I2

I3

I4 prod[2][1][15]_i_19

LUT5 O

I0
I1
I2
I3

I4 prod[2][1][15]_i_20

LUT5 O

I0

I1

I2
I3

I4 prod[0][2][10]_i_16

LUT6 O

I0
I1

I2

I3

I4

I5 prod[0][2][10]_i_17

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][10]_i_18

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][2][10]_i_19

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][2][14]_i_19

LUT4 O

I0
I1
I2

I3 prod[0][2][14]_i_20

LUT4 O

I0
I1
I2

I3 prod[0][2][14]_i_21

LUT4 O

I0
I1

I2

I3 prod[0][2][14]_i_22

LUT5 O

I0

I1
I2
I3

I4 prod[0][2][14]_i_23

LUT5 O

I0

I1

I2

I3

I4 prod[0][2][14]_i_24

LUT5 O

I0
I1

I2

I3

I4 prod[0][2][14]_i_25

LUT4 O

I0
I1
I2

I3prod_reg[0][2][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][2][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][2][14]_i_26

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][2][14]_i_27

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][14]_i_28

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][2][14]_i_29

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][14]_i_30

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][2][14]_i_31

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][2][14]_i_32

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][2][14]_i_33

LUT6 O

I0
I1
I2
I3

I4

I5 win_reg[0][1][1] FDCE Q C

CECLR D

prod[2][0][14]_i_13
LUT2

I0 O

I1 prod[2][0][14]_i_14

LUT4 O

I0
I1
I2

I3 prod[2][0][14]_i_15

LUT6 O

I0
I1

I2

I3
I4

I5 prod[2][0][14]_i_16
LUT2

I0 O

I1 prod[2][0][14]_i_17

LUT4 O

I0
I1
I2

I3 prod[2][0][14]_i_18

LUT6 O

I0

I1

I2
I3
I4

I5 win_reg[0][1][2] FDCE Q C
CECLR Dwin_reg[0][2][1] FDCE Q C
CECLR Dwin_reg[0][2][2] FDCE Q C

CECLR D

prod[2][1][14]_i_13
LUT2

I0 O

I1 prod[2][1][14]_i_14

LUT4 O

I0

I1

I2

I3 prod[2][1][14]_i_15

LUT6 O

I0
I1

I2

I3
I4

I5 prod[2][1][14]_i_16
LUT2

I0 O

I1 prod[2][1][14]_i_17

LUT4 O

I0

I1

I2

I3 prod[2][1][14]_i_18

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][0][15]_i_6
LUT2

I0 O

I1 prod[2][0][15]_i_7

LUT4 O

I0

I1

I2

I3 prod[2][0][15]_i_8

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][0][15]_i_9
LUT2

I0 O

I1 prod[2][0][15]_i_10

LUT4 O

I0
I1

I2

I3 prod[2][0][15]_i_11

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][0][15]_i_12

LUT4 O

I0

I1

I2

I3 prod[2][0][15]_i_13

LUT4 O

I0
I1

I2

I3 prod[2][0][15]_i_14

LUT4 O

I0

I1
I2

I3 prod[2][0][15]_i_15

LUT4 O

I0

I1

I2

I3 prod[2][0][15]_i_16

LUT4 O

I0
I1
I2

I3 prod[2][0][15]_i_17

LUT5 O

I0

I1

I2

I3

I4 prod[2][0][15]_i_18

LUT5 O

I0
I1

I2

I3

I4 prod[2][0][15]_i_19

LUT5 O

I0
I1
I2
I3

I4prod_reg[2][0][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][0][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][0][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[0][1][10]_i_20

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][1][10]_i_21

LUT4 O

I0

I1

I2

I3 prod[0][1][10]_i_22

LUT2

I0 O

I1 prod[0][1][10]_i_23

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][1][10]_i_24

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][1][10]_i_25

LUT4 O

I0
I1

I2

I3 prod[0][1][10]_i_26
LUT2

I0 O

I1 prod[0][1][10]_i_27
LUT2

I0 O

I1 prod[0][1][10]_i_28
LUT2

I0 O

I1 prod[0][1][10]_i_29
LUT2

I0 O

I1 prod[0][1][10]_i_30
LUT2

I0 O

I1 prod[0][1][14]_i_34
LUT2

I0 O

I1 prod[0][1][14]_i_35
LUT2

I0 O

I1 prod[0][1][14]_i_36
LUT2

I0 O

I1 prod[0][1][14]_i_37
LUT2

I0 O

I1 prod[0][1][2]_i_2

LUT6 O

I0

I1

I2

I3

I4

I5 prod[0][1][2]_i_3

LUT4 O

I0
I1

I2

I3 prod[0][1][2]_i_4
LUT2

I0 O

I1 prod[0][1][2]_i_5

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][1][2]_i_6

LUT6 O

I0

I1

I2

I3

I4

I5 prod[0][1][2]_i_7

LUT4 O

I0
I1

I2

I3 prod[0][1][2]_i_8
LUT2

I0 O

I1 prod[0][0][14]_i_34
LUT2

I0 O

I1 prod[0][0][14]_i_35
LUT2

I0 O

I1 prod[0][0][14]_i_36
LUT2

I0 O

I1 prod[0][0][14]_i_37
LUT2

I0 O

I1 prod[0][0][2]_i_2

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][0][2]_i_3

LUT4 O

I0

I1

I2

I3 prod[0][0][2]_i_4
LUT2

I0 O

I1 prod[0][0][10]_i_20

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][0][10]_i_21

LUT4 O

I0

I1
I2

I3 prod[0][0][10]_i_22
LUT2

I0 O

I1 prod[0][0][10]_i_23

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][0][10]_i_24

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][0][10]_i_25

LUT4 O

I0
I1
I2

I3 prod[0][0][10]_i_26
LUT2

I0 O

I1 prod[0][0][10]_i_27
LUT2

I0 O

I1 prod[0][0][10]_i_28
LUT2

I0 O

I1 prod[0][0][10]_i_29
LUT2

I0 O

I1 prod[0][0][2]_i_5

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][0][10]_i_30
LUT2

I0 O

I1 prod[0][0][2]_i_6

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][0][2]_i_7

LUT4 O

I0

I1
I2

I3 prod[0][0][2]_i_8
LUT2

I0 O
I1

prod[2][1][10]_i_2

LUT3 O

I0

I1

I2 prod[2][1][10]_i_3
LUT3 O

I0
I1

I2 prod[2][1][10]_i_4
LUT3 O

I0
I1

I2 prod[2][1][10]_i_5

LUT4 O

I0
I1
I2

I3prod_reg[2][0][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][1][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][1][10]_i_6

LUT4 O

I0
I1

I2

I3 prod[2][1][10]_i_7

LUT4 O

I0

I1
I2

I3 prod[2][1][10]_i_8

LUT4 O

I0
I1
I2

I3 prod[2][1][10]_i_9

LUT4 O

I0
I1
I2

I3prod_reg[1][1][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][0][10]_i_2

LUT3 O

I0

I1

I2 prod[2][0][10]_i_3
LUT3 O

I0
I1

I2 prod[2][0][10]_i_4
LUT3 O

I0
I1

I2 prod[2][0][10]_i_5

LUT4 O

I0

I1
I2

I3 prod[2][0][10]_i_6

LUT4 O

I0
I1
I2

I3 prod[2][0][10]_i_7

LUT4 O

I0

I1

I2

I3 prod[2][0][10]_i_8

LUT4 O

I0
I1

I2

I3 prod[2][0][10]_i_9

LUT4 O

I0

I1
I2

I3prod_reg[1][2][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][2][15]_i_6

LUT2

I0 O

I1 prod[0][2][15]_i_7

LUT4 O

I0

I1

I2

I3 prod[0][2][15]_i_8

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][2][15]_i_9
LUT2

I0 O

I1 prod[0][2][15]_i_10

LUT4 O

I0
I1
I2

I3 prod[0][2][15]_i_11

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][2][15]_i_12

LUT4 O

I0
I1

I2

I3 prod[0][2][15]_i_13

LUT4 O

I0

I1
I2

I3 kernel[0][0][7]_i_1

LUT5 O

I0

I1

I2
I3

I4 prod[1][1][6]_i_2
LUT2

I0 O

I1 prod[1][1][6]_i_3
LUT2

I0 O

I1 prod[1][1][6]_i_4
LUT2

I0 O

I1 prod[1][1][6]_i_5

LUT5 O

I0

I1

I2

I3

I4 prod[1][1][6]_i_6

LUT4 O

I0
I1
I2

I3 prod[0][2][6]_i_2
LUT2

I0 O

I1 prod[0][2][6]_i_3
LUT2

I0 O

I1 prod[1][1][6]_i_7

LUT4 O

I0

I1
I2

I3 prod[1][1][6]_i_8
LUT2

I0 O

I1 prod[0][2][6]_i_4
LUT2

I0 O

I1 prod[0][2][6]_i_5

LUT5 O

I0
I1
I2
I3

I4 prod[0][2][6]_i_6

LUT4 O

I0
I1
I2

I3 kernel[0][1][7]_i_1

LUT5 O

I0
I1
I2
I3

I4 prod[0][2][6]_i_7

LUT4 O

I0

I1

I2

I3 prod[0][2][6]_i_8
LUT2

I0 O

I1 prod[1][0][6]_i_2
LUT2

I0 O

I1 prod[1][0][6]_i_3
LUT2

I0 O

I1 prod[1][0][6]_i_4
LUT2

I0 O

I1 prod[1][0][6]_i_5

LUT5 O

I0

I1
I2
I3

I4 prod[1][0][6]_i_6
LUT4 O

I0
I1

I2

I3 prod[1][0][6]_i_7

LUT4 O

I0

I1
I2

I3prod_reg[1][0][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][1][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][6]_i_8

LUT2

I0 O

I1 prod[1][2][6]_i_2
LUT2

I0 O

I1 prod[1][2][6]_i_3
LUT2

I0 O

I1 prod[1][2][6]_i_4
LUT2

I0 O

I1 prod[1][2][6]_i_5

LUT5 O

I0

I1
I2
I3

I4 prod[1][2][6]_i_6

LUT4 O

I0
I1
I2

I3 prod[1][2][6]_i_7

LUT4 O

I0

I1

I2

I3 prod[1][2][6]_i_8
LUT2

I0 O

I1prod_reg[1][2][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][14]_i_13

LUT2

I0 O

I1 prod[1][0][14]_i_14

LUT4 O

I0
I1

I2

I3 prod[1][0][14]_i_15

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][0][14]_i_16
LUT2

I0 O

I1 prod[1][0][14]_i_17

LUT4 O

I0
I1
I2

I3 prod[1][0][14]_i_18

LUT6 O

I0

I1

I2

I3
I4

I5prod_reg[1][0][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][15]_i_7

LUT2

I0 O

I1 prod[1][0][15]_i_8

LUT4 O

I0
I1
I2

I3 prod[1][0][15]_i_9

LUT6 O

I0

I1

I2
I3
I4

I5prod_reg[1][2][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][15]_i_10

LUT2

I0 O

I1 prod[1][0][15]_i_11
LUT4 O

I0
I1

I2

I3 prod[1][0][15]_i_12

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][0][15]_i_13

LUT4 O

I0
I1
I2

I3 prod[1][0][15]_i_14

LUT4 O

I0
I1

I2

I3 prod[1][0][15]_i_15

LUT4 O

I0

I1
I2

I3 prod[1][0][15]_i_16

LUT4 O

I0

I1

I2

I3 prod[1][0][15]_i_17

LUT4 O

I0
I1
I2

I3 prod[1][0][15]_i_18

LUT5 O

I0

I1

I2

I3

I4 prod[1][0][15]_i_19

LUT5 O

I0
I1

I2

I3

I4 prod[1][0][15]_i_20

LUT5 O

I0

I1

I2
I3

I4prod_reg[1][1][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][1][15]_i_6

LUT2

I0 O

I1 prod[1][1][15]_i_7
LUT4 O

I0
I1

I2

I3 prod[1][1][15]_i_8

LUT6 O

I0

I1
I2
I3
I4

I5 prod[1][1][15]_i_9
LUT2

I0 O

I1 prod[1][1][15]_i_10

LUT4 O

I0
I1
I2

I3 prod[1][1][15]_i_11

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][1][14]_i_13
LUT2

I0 O

I1 prod[1][1][14]_i_14

LUT4 O

I0
I1
I2

I3 prod[1][1][14]_i_15

LUT6 O

I0

I1

I2

I3
I4

I5 prod[1][1][14]_i_16
LUT2

I0 O

I1 prod[1][1][14]_i_17

LUT4 O

I0

I1

I2

I3 prod[1][1][14]_i_18

LUT6 O

I0
I1

I2

I3

I4

I5 kernel_reg[1][0][6] FDCE Q C

CECLR D

kernel_reg[1][0][7] FDCE Q C
CECLR Dwin_reg[1][2][0] FDCE Q C
CECLR Dwin_reg[1][2][7] FDCE Q C

CECLR D

prod_reg[1][0][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] win_reg[1][1][0] FDCE Q C

CECLR D

kernel_reg[1][1][6] FDCE Q C
CECLR Dwin_reg[1][0][0] FDCE Q C

CECLR D

kernel_reg[1][2][6] FDCE Q C

CECLR D

kernel_reg[1][1][7] FDCE Q C
CECLR Dwin_reg[1][1][7] FDCE Q C

CECLR D

prod[1][1][15]_i_12

LUT4 O

I0

I1

I2

I3 prod[1][1][15]_i_13

LUT4 O

I0
I1
I2

I3 prod[1][1][15]_i_14

LUT4 O

I0

I1

I2

I3 prod[1][1][15]_i_15

LUT4 O

I0
I1

I2

I3 prod[1][1][15]_i_16

LUT4 O

I0

I1
I2

I3 prod[1][1][15]_i_17

LUT5 O

I0

I1

I2

I3

I4 prod[1][1][15]_i_18

LUT5 O

I0
I1
I2

I3

I4 prod[1][1][15]_i_19

LUT5 O

I0

I1
I2
I3

I4 prod[1][2][14]_i_13
LUT2

I0 O

I1 prod[1][2][14]_i_14

LUT4 O

I0

I1
I2

I3 prod[1][2][14]_i_15

LUT6 O

I0
I1
I2

I3

I4

I5 prod[1][2][14]_i_16
LUT2

I0 O

I1 prod[1][2][14]_i_17

LUT4 O

I0
I1

I2

I3 prod[1][2][14]_i_18

LUT6 O

I0

I1
I2
I3
I4

I5 kernel_reg[1][2][7] FDCE Q C
CECLR Dwin_reg[0][0][0] FDCE Q C
CECLR Dwin_reg[0][0][7] FDCE Q C

CECLR D

prod[0][2][15]_i_14

LUT4 O

I0

I1
I2

I3 prod[1][2][15]_i_6

LUT2

I0 O

I1 prod[1][2][15]_i_7

LUT4 O

I0

I1

I2

I3 prod[1][2][15]_i_8

LUT6 O

I0
I1
I2
I3

I4

I5 prod[1][2][15]_i_9
LUT2

I0 O

I1 prod[1][2][15]_i_10

LUT4 O

I0
I1
I2

I3 prod[1][2][15]_i_11

LUT6 O

I0

I1

I2
I3
I4

I5 prod[1][2][15]_i_12

LUT4 O

I0

I1

I2

I3 prod[1][2][15]_i_13

LUT4 O

I0
I1
I2

I3 prod[1][2][15]_i_14

LUT4 O

I0

I1

I2

I3 prod[1][2][15]_i_15

LUT4 O

I0
I1

I2

I3 prod[1][2][15]_i_16
LUT4 O

I0
I1

I2

I3 prod[1][2][15]_i_17

LUT5 O

I0

I1
I2
I3

I4 prod[1][2][15]_i_18

LUT5 O

I0

I1

I2

I3

I4 prod[1][2][15]_i_19

LUT5 O

I0
I1

I2

I3

I4 kernel_reg[0][2][6] FDCE Q C

CECLR D

prod[0][2][15]_i_15

LUT4 O

I0
I1
I2

I3 kernel_reg[0][2][7] FDCE Q C

CECLR D

prod[0][2][15]_i_16

LUT4 O

I0

I1

I2

I3 prod[0][2][15]_i_17

LUT5 O

I0
I1

I2

I3

I4 prod[0][2][15]_i_18

LUT5 O

I0
I1
I2
I3

I4 prod[0][2][15]_i_19

LUT5 O

I0

I1

I2
I3

I4prod_reg[2][1][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] win_reg[1][0][7] FDCE Q C

CECLR D

prod_reg[2][1][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][1][15]_i_5 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][1][15]_i_21

LUT2

I0 O

I1 prod[0][2][14]_i_13
LUT2

I0 O

I1 prod[0][2][14]_i_14

LUT4 O

I0
I1

I2

I3 prod[0][2][14]_i_15

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][2][14]_i_16
LUT2

I0 O

I1 prod[0][2][14]_i_17

LUT4 O

I0
I1
I2

I3 prod[0][2][14]_i_18

LUT6 O

I0

I1

I2

I3
I4

I5prod_reg[0][2][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][2][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[0][2][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] win_reg[0][1][3] FDCE Q C
CECLR Dwin_reg[0][1][4] FDCE Q C

CECLR D

win_reg[0][1][5] FDCE Q C

CECLR D

prod[2][0][15]_i_20
LUT2

I0 O

I1 win_reg[0][1][6] FDCE Q C

CECLR D

prod_reg[2][0][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] kernel_reg[0][0][0] FDCE Q C

CECLR D

kernel_reg[0][0][1] FDCE Q C

CECLR D

kernel_reg[0][0][2] FDCE Q C

CECLR D

kernel_reg[0][0][3] FDCE Q C

CECLR D

kernel_reg[0][0][4] FDCE Q C

CECLR D

kernel_reg[0][0][5] FDCE Q C
CECLR Dwin_reg[0][2][3] FDCE Q C
CECLR Dwin_reg[0][2][4] FDCE Q C

CECLR D

prod_reg[2][0][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][0][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] win_reg[0][2][5] FDCE Q C

CECLR Dwin_reg[0][2][6] FDCE Q C

CECLR D

prod[0][1][10]_i_12

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][1][10]_i_13

LUT6 O

I0

I1

I2

I3

I4

I5prod_reg[0][1][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][1][10]_i_14
LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][1][10]_i_15

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][1][10]_i_16

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][1][10]_i_17

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][1][10]_i_18

LUT6 O

I0

I1

I2

I3

I4

I5 prod[0][1][10]_i_19

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][1][14]_i_19

LUT4 O

I0
I1
I2

I3 prod[0][1][14]_i_20

LUT4 O

I0
I1
I2

I3 prod[0][1][14]_i_21

LUT4 O

I0
I1

I2

I3 prod[0][1][14]_i_22

LUT5 O

I0

I1
I2
I3

I4 prod[0][1][14]_i_23

LUT5 O

I0

I1

I2

I3

I4 prod[0][1][14]_i_24

LUT5 O

I0
I1

I2

I3

I4 prod[0][1][14]_i_25

LUT4 O

I0
I1
I2

I3 kernel_reg[0][1][0] FDCE Q C

CECLR D

kernel_reg[0][1][1] FDCE Q C

CECLR D

kernel_reg[0][1][2] FDCE Q C

CECLR D

kernel_reg[0][1][3] FDCE Q C

CECLR D

kernel_reg[0][1][4] FDCE Q C

CECLR D

kernel_reg[0][1][5] FDCE Q C

CECLR D

prod[0][0][10]_i_12

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][0][10]_i_13

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][0][10]_i_14

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][0][10]_i_15

LUT6 O

I0
I1

I2

I3

I4

I5 prod[0][0][10]_i_16
LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][0][10]_i_17

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][0][10]_i_18

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][0][10]_i_19

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][0][14]_i_19

LUT4 O

I0

I1
I2

I3 prod[0][0][14]_i_20

LUT4 O

I0

I1

I2

I3 prod[0][0][14]_i_21

LUT4 O

I0
I1
I2

I3 prod[0][0][14]_i_22

LUT5 O

I0
I1

I2

I3

I4 prod[0][0][14]_i_23

LUT5 O

I0
I1
I2
I3

I4 prod[0][0][14]_i_24

LUT5 O

I0
I1
I2
I3

I4 prod[0][0][14]_i_25

LUT4 O

I0

I1

I2

I3prod_reg[0][1][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][1][14]_i_26

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][1][14]_i_27

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][1][14]_i_28

LUT6 O

I0

I1

I2

I3

I4

I5 prod[0][1][14]_i_29

LUT6 O

I0
I1

I2

I3

I4

I5 prod[0][1][14]_i_30

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][1][14]_i_31

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][1][14]_i_32

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][1][14]_i_33

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][0][14]_i_26

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][0][14]_i_27

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][0][14]_i_28

LUT6 O

I0

I1

I2
I3
I4

I5 prod[0][0][14]_i_29

LUT6 O

I0
I1

I2

I3
I4

I5 prod[0][0][14]_i_30

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][0][14]_i_31

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][0][14]_i_32

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][0][14]_i_33

LUT6 O

I0

I1

I2

I3

I4

I5prod_reg[0][0][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[2][1][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[2][0][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[1][1][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][2][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][0][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][2][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][0][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][10]_i_2

LUT3 O

I0
I1

I2 prod[1][0][10]_i_3
LUT3 O

I0

I1

I2 prod[1][0][10]_i_4
LUT3 O

I0

I1

I2 prod[1][0][10]_i_5

LUT4 O

I0
I1

I2

I3 prod[1][0][10]_i_6
LUT4 O

I0
I1

I2

I3 prod[1][0][10]_i_7

LUT4 O

I0

I1
I2

I3 prod[1][0][10]_i_8

LUT4 O

I0

I1
I2

I3 prod[1][0][10]_i_9

LUT4 O

I0

I1

I2
I3

prod_reg[1][0][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][0][15]_i_5 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[1][0][15]_i_21

LUT2

I0 O
I1

prod_reg[1][1][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][1][10]_i_2

LUT3 O

I0
I1

I2 prod[1][1][10]_i_3
LUT3 O

I0

I1

I2 prod[1][1][10]_i_4
LUT3 O

I0

I1

I2 prod[1][1][10]_i_5

LUT4 O

I0
I1

I2

I3 prod[1][2][10]_i_2
LUT3 O

I0

I1

I2 prod[1][2][10]_i_3
LUT3 O

I0
I1

I2 prod[1][2][10]_i_4
LUT3 O

I0

I1

I2 prod[1][2][10]_i_5

LUT4 O

I0
I1
I2

I3 prod[1][1][10]_i_6

LUT4 O

I0
I1
I2

I3 prod[1][1][10]_i_7

LUT4 O

I0

I1

I2

I3 prod[1][1][10]_i_8

LUT4 O

I0
I1
I2

I3 prod[1][1][10]_i_9

LUT4 O

I0
I1

I2

I3 prod[1][2][10]_i_6

LUT4 O

I0

I1
I2

I3 prod[1][2][10]_i_7

LUT4 O

I0

I1

I2

I3 prod[1][2][10]_i_8

LUT4 O

I0
I1
I2

I3 prod[1][2][10]_i_9
LUT4 O

I0
I1
I2
I3

prod[1][1][15]_i_20
LUT2

I0 O

I1prod_reg[1][1][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][1][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[1][2][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[2][1][14]_i_2

LUT2

I0 O

I1 prod[2][1][14]_i_3
LUT2

I0 O

I1 prod[2][1][14]_i_4
LUT3 O

I0

I1

I2 prod[2][1][14]_i_5
LUT3 O

I0
I1

I2 prod[2][1][14]_i_6

LUT4 O

I0

I1

I2

I3 prod[2][1][14]_i_7

LUT4 O

I0
I1
I2

I3 prod[2][1][14]_i_8

LUT5 O

I0
I1

I2

I3

I4 prod[2][1][14]_i_9

LUT4 O

I0
I1
I2

I3 prod_reg[2][1][0] FDCE Q C

CECLR D

prod_reg[2][1][1] FDCE Q C

CECLR D

prod_reg[1][2][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[1][2][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][2][15]_i_20

LUT2

I0 O

I1 prod[0][2][10]_i_2
LUT3 O

I0

I1

I2 prod[0][2][10]_i_3
LUT3 O

I0
I1

I2prod_reg[0][2][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][2][10]_i_4

LUT3 O

I0
I1

I2 prod[0][2][10]_i_5

LUT4 O

I0
I1

I2

I3 prod[0][2][10]_i_6

LUT4 O

I0

I1
I2

I3 prod[0][2][10]_i_7

LUT4 O

I0
I1
I2

I3 prod[0][2][10]_i_8

LUT4 O

I0

I1

I2

I3 prod[0][2][10]_i_9
LUT4 O

I0
I1
I2

I3 prod[2][0][14]_i_2
LUT2

I0 O

I1 prod[2][0][14]_i_3
LUT2

I0 O

I1 prod[2][0][14]_i_4
LUT3 O

I0
I1

I2 prod[2][0][14]_i_5
LUT3 O

I0
I1

I2 prod[2][0][14]_i_6

LUT4 O

I0

I1

I2

I3 prod[2][0][14]_i_7
LUT4 O

I0

I1
I2

I3 prod[2][0][14]_i_8

LUT5 O

I0
I1
I2

I3

I4 prod[2][0][14]_i_9
LUT4 O

I0

I1

I2

I3prod_reg[0][2][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][2][15]_i_20

LUT2

I0 O
I1

prod_reg[2][1][15]_i_6 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[2][1][2] FDCE Q C

CECLR D

prod_reg[2][1][3] FDCE Q C

CECLR D

prod[0][0][6]_i_2

LUT2

I0 O

I1 prod[0][0][6]_i_3
LUT2

I0 O

I1 prod[0][0][6]_i_4
LUT2

I0 O

I1 prod[0][0][6]_i_5

LUT5 O

I0
I1
I2

I3

I4 prod[0][0][6]_i_6
LUT4 O

I0
I1

I2

I3 prod[0][0][6]_i_7

LUT4 O

I0

I1
I2

I3 prod[0][0][6]_i_8
LUT2

I0 O

I1prod_reg[0][2][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

kernel_reg[0][0][6] FDCE Q C

CECLR Dwin_reg[0][1][0] FDCE Q C

CECLR Dwin_reg[0][1][7] FDCE Q C
CECLR Dwin_reg[0][2][0] FDCE Q C

CECLR D

kernel_reg[0][1][6] FDCE Q C

CECLR D

prod[0][1][6]_i_2
LUT2

I0 O

I1 prod[0][1][6]_i_3
LUT2

I0 O

I1 prod[0][1][6]_i_4
LUT2

I0 O

I1 prod[0][1][6]_i_5

LUT5 O

I0
I1
I2
I3

I4 prod[0][1][6]_i_6

LUT4 O

I0
I1
I2

I3 prod[0][1][6]_i_7
LUT4 O

I0

I1

I2

I3 kernel[2][1][7]_i_2

LUT1

I0 O
prod[0][1][6]_i_8
LUT2

I0 O

I1prod_reg[2][0][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] kernel_reg[0][0][7] FDCE Q C

CECLR D

kernel_reg[0][1][7] FDCE Q C

CECLR Dwin_reg[0][2][7] FDCE Q C

CECLR D

prod[0][1][15]_i_6
LUT2

I0 O

I1 prod[0][1][15]_i_7

LUT4 O

I0
I1
I2

I3 prod[0][1][15]_i_8

LUT6 O

I0
I1
I2
I3
I4

I5 prod[0][1][15]_i_9
LUT2

I0 O

I1 prod[0][1][15]_i_10

LUT4 O

I0

I1

I2

I3 prod[0][1][15]_i_11

LUT6 O

I0
I1
I2

I3

I4

I5 prod[0][1][15]_i_12

LUT4 O

I0

I1

I2

I3 prod[0][1][15]_i_13

LUT4 O

I0
I1
I2

I3 prod[0][1][15]_i_14
LUT4 O

I0
I1
I2

I3 prod[0][1][15]_i_15

LUT4 O

I0

I1
I2

I3 prod[0][1][15]_i_16

LUT4 O

I0
I1
I2

I3 prod[0][1][15]_i_17

LUT5 O

I0
I1
I2
I3

I4 prod[0][1][15]_i_18

LUT5 O

I0

I1

I2
I3

I4 prod[0][1][15]_i_19

LUT5 O

I0
I1
I2

I3

I4prod_reg[0][1][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][0][15]_i_6

LUT2

I0 O

I1 prod[0][0][14]_i_13
LUT2

I0 O

I1 prod[0][0][14]_i_14

LUT4 O

I0

I1

I2

I3 prod[0][0][14]_i_15

LUT6 O

I0
I1

I2

I3

I4

I5 prod[0][0][14]_i_16
LUT2

I0 O

I1 prod[0][0][14]_i_17

LUT4 O

I0

I1

I2

I3 prod[0][0][14]_i_18

LUT6 O

I0
I1
I2
I3

I4

I5 prod[0][0][15]_i_7

LUT4 O

I0

I1
I2

I3 prod[0][0][15]_i_8

LUT6 O

I0

I1

I2

I3

I4

I5 prod[0][0][15]_i_9
LUT2

I0 O

I1 prod[0][0][15]_i_10

LUT4 O

I0
I1
I2

I3 prod[0][0][15]_i_11

LUT6 O

I0

I1

I2

I3
I4

I5 prod[0][0][15]_i_12

LUT4 O

I0

I1

I2

I3 prod[0][0][15]_i_13

LUT4 O

I0
I1
I2

I3 prod[0][0][15]_i_14

LUT4 O

I0

I1

I2

I3 prod[0][0][15]_i_15

LUT4 O

I0
I1
I2

I3 prod[0][0][15]_i_16

LUT4 O

I0

I1

I2

I3 prod[0][0][15]_i_17

LUT5 O

I0
I1

I2

I3

I4 prod[0][0][15]_i_18

LUT5 O

I0
I1
I2
I3

I4 prod[0][0][15]_i_19

LUT5 O

I0
I1
I2

I3

I4prod_reg[0][1][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][1][14]_i_13

LUT2

I0 O

I1 prod[0][1][14]_i_14

LUT4 O

I0
I1

I2

I3 prod[0][1][14]_i_15

LUT6 O

I0

I1
I2
I3
I4

I5 prod[0][1][14]_i_16
LUT2

I0 O

I1 prod[0][1][14]_i_17

LUT4 O

I0
I1
I2

I3 prod[0][1][14]_i_18

LUT6 O

I0

I1

I2

I3
I4
I5

prod_reg[0][1][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[0][0][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[1][0][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][14]_i_2

LUT2

I0 O

I1 prod[1][0][14]_i_3
LUT2

I0 O

I1 prod[1][0][14]_i_4
LUT3 O

I0
I1

I2 prod[1][0][14]_i_5
LUT3 O

I0

I1

I2 prod[1][0][14]_i_6

LUT4 O

I0

I1
I2

I3 prod[1][0][14]_i_7

LUT4 O

I0
I1
I2

I3 prod[1][0][14]_i_8

LUT5 O

I0
I1
I2
I3

I4 prod[1][0][14]_i_9

LUT4 O

I0

I1

I2

I3prod_reg[1][0][15]_i_6 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0]

prod_reg[1][1][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[1][2][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[1][1][14]_i_2

LUT2

I0 O

I1 prod[1][1][14]_i_3
LUT2

I0 O

I1 prod[1][1][14]_i_4
LUT3 O

I0

I1

I2 prod[1][1][14]_i_5
LUT3 O

I0
I1

I2prod_reg[1][1][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[2][1][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][2][14]_i_2

LUT2

I0 O

I1 prod[1][2][14]_i_3
LUT2

I0 O

I1 prod[1][2][14]_i_4
LUT3 O

I0

I1

I2 prod[1][2][14]_i_5
LUT3 O

I0
I1

I2 prod[1][1][14]_i_6

LUT4 O

I0
I1
I2

I3 prod[1][1][14]_i_7

LUT4 O

I0
I1
I2

I3 prod[1][1][14]_i_8

LUT5 O

I0
I1
I2
I3

I4 prod[1][1][14]_i_9

LUT4 O

I0
I1
I2

I3 prod[1][2][14]_i_6

LUT4 O

I0

I1

I2

I3 prod[1][2][14]_i_7

LUT4 O

I0
I1

I2

I3 prod[1][2][14]_i_8

LUT5 O

I0
I1

I2

I3

I4 prod[1][2][14]_i_9

LUT4 O

I0
I1
I2
I3

prod_reg[1][2][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[0][2][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][2][14]_i_2

LUT2

I0 O

I1 prod[0][2][14]_i_3
LUT2

I0 O

I1 prod[0][2][14]_i_4
LUT3 O

I0
I1

I2 prod[0][2][14]_i_5
LUT3 O

I0

I1

I2 prod[0][2][14]_i_6

LUT4 O

I0

I1
I2

I3 prod[0][2][14]_i_7

LUT4 O

I0

I1

I2

I3 prod[0][2][14]_i_8

LUT5 O

I0
I1
I2
I3

I4 prod[0][2][14]_i_9
LUT4 O

I0
I1

I2

I3 prod_reg[1][0][0] FDCE Q C

CECLR D

prod_reg[1][0][1] FDCE Q C

CECLR D

prod_reg[1][0][2] FDCE Q C

CECLR D

prod_reg[1][0][3] FDCE Q C

CECLR D

prod_reg[1][2][0] FDCE Q C

CECLR D

prod_reg[1][2][1] FDCE Q C

CECLR D

prod_reg[1][2][2] FDCE Q C

CECLR D

prod_reg[1][2][3] FDCE Q C

CECLR D

prod_reg[2][0][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][2][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod[2][1][15]_i_3

LUT3 O

I0
I1

I2 prod_reg[2][1][4] FDCE Q C

CECLR D

prod_reg[2][1][5] FDCE Q C

CECLR D

prod_reg[2][1][6] FDCE Q C

CECLR D

prod_reg[2][1][7] FDCE Q C

CECLR D

prod_reg[0][0][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[3]_i_38

LUT2

I0 O

I1 m_data[3]_i_39
LUT2

I0 O

I1 m_data[3]_i_40
LUT2

I0 O

I1 m_data[3]_i_41
LUT2

I0 O

I1 prod_reg[2][0][0] FDCE Q C

CECLR D

prod_reg[2][0][1] FDCE Q C

CECLR D

prod_reg[2][0][2] FDCE Q C

CECLR D

prod_reg[2][0][3] FDCE Q C

CECLR D
prod[0][0][10]_i_2

LUT3 O

I0

I1

I2 prod[0][0][10]_i_3
LUT3 O

I0

I1

I2 prod[0][0][10]_i_4
LUT3 O

I0
I1

I2 prod[0][0][10]_i_5

LUT4 O

I0

I1

I2

I3 prod[0][0][10]_i_6

LUT4 O

I0
I1
I2

I3 prod[0][0][10]_i_7

LUT4 O

I0

I1

I2

I3 prod[0][0][10]_i_8
LUT4 O

I0

I1
I2

I3 prod[0][0][10]_i_9

LUT4 O

I0
I1
I2

I3prod_reg[0][1][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[0][1][10]_i_2

LUT3 O

I0
I1

I2 prod[0][1][10]_i_3
LUT3 O

I0

I1

I2 prod[0][1][10]_i_4
LUT3 O

I0
I1

I2 prod[0][1][10]_i_5

LUT4 O

I0
I1
I2

I3 prod[0][1][10]_i_6

LUT4 O

I0
I1
I2

I3 prod[0][1][10]_i_7

LUT4 O

I0
I1
I2

I3 prod[0][1][10]_i_8

LUT4 O

I0

I1

I2

I3 prod[0][1][10]_i_9

LUT4 O

I0
I1
I2

I3 prod[2][0][15]_i_2
LUT3 O

I0
I1
I2

prod_reg[0][1][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[0][1][15]_i_20
LUT2

I0 O
I1

prod_reg[0][1][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[0][0][15]_i_20
LUT2

I0 O
I1

prod_reg[0][0][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[0][0][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[0][1][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[1][0][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][0][15]_i_3

LUT3 O

I0

I1

I2

prod[1][1][15]_i_2

LUT3 O

I0

I1

I2prod_reg[1][1][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[1][2][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[1][2][15]_i_2

LUT3 O

I0
I1

I2 prod_reg[1][0][4] FDCE Q C

CECLR D

prod_reg[1][0][5] FDCE Q C

CECLR D

prod_reg[1][0][6] FDCE Q C

CECLR D

prod_reg[1][0][7] FDCE Q C

CECLR D

prod_reg[0][2][0] FDCE Q C

CECLR D

prod_reg[0][2][1] FDCE Q C

CECLR D

prod_reg[0][2][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][2][2] FDCE Q C

CECLR D

prod_reg[0][2][3] FDCE Q C

CECLR D m_data[3]_i_29

LUT2

I0 O

I1 m_data[3]_i_30
LUT2

I0 O

I1 m_data[3]_i_31
LUT2

I0 O

I1 m_data[3]_i_32
LUT2

I0 O

I1 prod_reg[1][2][4] FDCE Q C

CECLR D

prod_reg[1][2][5] FDCE Q C

CECLR D

prod_reg[1][2][6] FDCE Q C

CECLR D

prod_reg[1][2][7] FDCE Q C

CECLR D

prod_reg[1][1][0] FDCE Q C

CECLR D

prod_reg[1][1][1] FDCE Q C

CECLR D

prod_reg[1][1][2] FDCE Q C

CECLR D

prod_reg[1][1][3] FDCE Q C

CECLR D m_data[3]_i_33

LUT2

I0 O

I1 m_data[3]_i_34
LUT2

I0 O

I1 m_data[3]_i_35
LUT2

I0 O

I1 m_data[3]_i_36
LUT2

I0 O

I1 prod[0][2][15]_i_2
LUT3 O

I0
I1

I2 prod_reg[2][0][4] FDCE Q C

CECLR D

prod_reg[2][0][5] FDCE Q C

CECLR D

prod_reg[2][0][6] FDCE Q C

CECLR D

prod_reg[2][1][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[2][0][7] FDCE Q C

CECLR D

prod_reg[2][0][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[2][1][8] FDCE Q C

CECLR D

prod_reg[2][1][9] FDCE Q C

CECLR D

prod_reg[2][1][10] FDCE Q C

CECLR D

prod_reg[2][1][11] FDCE Q C

CECLR D m_data[7]_i_38

LUT2

I0 O

I1 m_data[7]_i_39
LUT2

I0 O

I1 m_data[7]_i_40
LUT2

I0 O

I1 m_data[7]_i_41
LUT2

I0 O

I1m_data_reg[3]_i_37 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][1][0] FDCE Q C

CECLR D

prod_reg[0][1][1] FDCE Q C

CECLR D

prod_reg[0][1][2] FDCE Q C

CECLR D

prod_reg[0][1][3] FDCE Q C

CECLR D

prod_reg[0][0][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][1][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[0][1][14]_i_2
LUT2

I0 O

I1 prod[0][1][14]_i_3
LUT2

I0 O

I1 prod[0][1][14]_i_4
LUT3 O

I0

I1

I2 prod[0][1][14]_i_5
LUT3 O

I0
I1

I2 prod[0][1][14]_i_6

LUT4 O

I0

I1

I2

I3 prod[0][1][14]_i_7

LUT4 O

I0
I1
I2

I3 prod[0][1][14]_i_8

LUT5 O

I0

I1

I2
I3

I4 prod[0][1][14]_i_9
LUT4 O

I0
I1
I2

I3 prod[0][0][14]_i_2
LUT2

I0 O

I1 prod[0][0][14]_i_3
LUT2

I0 O

I1 prod[0][0][14]_i_4
LUT3 O

I0
I1

I2 prod[0][0][14]_i_5
LUT3 O

I0
I1

I2 prod[0][0][14]_i_6
LUT4 O

I0

I1

I2

I3 prod[0][0][14]_i_7
LUT4 O

I0
I1
I2

I3 prod[0][0][14]_i_8

LUT5 O

I0
I1

I2

I3

I4 prod[0][0][14]_i_9

LUT4 O

I0

I1

I2

I3prod_reg[0][1][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0]

prod_reg[0][0][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod[2][2][10]_i_31

LUT2

I0 O

I1

prod[2][2][2]_i_9
LUT2

I0 O

I1

prod_reg[1][0][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0]

prod_reg[1][0][8] FDCE Q C

CECLR D

prod_reg[1][0][9] FDCE Q C

CECLR D

prod_reg[1][0][10] FDCE Q C

CECLR D

prod_reg[1][0][11] FDCE Q C

CECLR D

prod_reg[1][1][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[1][1][4] FDCE Q C

CECLR D

prod_reg[1][1][5] FDCE Q C

CECLR D

prod_reg[1][1][6] FDCE Q C

CECLR D

prod_reg[1][1][7] FDCE Q C

CECLR D

prod_reg[1][2][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[1][2][8] FDCE Q C

CECLR D

prod_reg[1][2][9] FDCE Q C

CECLR D

prod_reg[1][2][10] FDCE Q C

CECLR D

prod_reg[1][2][11] FDCE Q C

CECLR D

prod_reg[0][2][4] FDCE Q C

CECLR D

prod_reg[0][2][5] FDCE Q C

CECLR D

prod_reg[0][2][6] FDCE Q C

CECLR D m_data[7]_i_29

LUT2

I0 O

I1 m_data[7]_i_30
LUT2

I0 O

I1 m_data[7]_i_31
LUT2

I0 O

I1 m_data[7]_i_32
LUT2

I0 O

I1 prod_reg[0][2][7] FDCE Q C

CECLR D

prod_reg[0][2][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] m_data_reg[3]_i_23 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[7]_i_33

LUT2

I0 O

I1 m_data[7]_i_34
LUT2

I0 O

I1 m_data[7]_i_35
LUT2

I0 O

I1 m_data[7]_i_36
LUT2

I0 O

I1m_data_reg[3]_i_24 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][1][12] FDCE Q C

CECLR D

prod_reg[2][1][13] FDCE Q C

CECLR D

prod_reg[2][1][14] FDCE Q C

CECLR D

prod_reg[2][1][15] FDCE Q C

CECLR D

prod_reg[2][0][8] FDCE Q C

CECLR D

prod_reg[2][0][9] FDCE Q C

CECLR D

prod_reg[2][0][10] FDCE Q C

CECLR D

prod_reg[2][0][11] FDCE Q C

CECLR D

prod_reg[2][0][15] FDCE Q C

CECLR D m_data[11]_i_38

LUT2

I0 O

I1 m_data[11]_i_39
LUT2

I0 O

I1 m_data[11]_i_40
LUT2

I0 O

I1 m_data[11]_i_41
LUT2

I0 O

I1m_data_reg[7]_i_37 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][1][4] FDCE Q C

CECLR D

prod_reg[0][1][5] FDCE Q C

CECLR D

prod_reg[0][1][6] FDCE Q C

CECLR D

prod_reg[0][1][7] FDCE Q C

CECLR D

prod_reg[0][0][0] FDCE Q C

CECLR D

prod_reg[0][0][1] FDCE Q C

CECLR D

prod_reg[0][0][2] FDCE Q C

CECLR D

prod_reg[0][0][3] FDCE Q C

CECLR D m_data[3]_i_19

LUT2

I0 O

I1 m_data[3]_i_20
LUT2

I0 O

I1 m_data[3]_i_21
LUT2

I0 O

I1 m_data[3]_i_22
LUT2

I0 O

I1 m_data[3]_i_25
LUT2

I0 O

I1 m_data[3]_i_26
LUT2

I0 O

I1 m_data[3]_i_27
LUT2

I0 O

I1 m_data[3]_i_28
LUT2

I0 O

I1prod_reg[0][1][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[0][0][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[2][2][10]_i_20

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][2][10]_i_21

LUT4 O

I0

I1

I2

I3 prod[2][2][10]_i_22
LUT2

I0 O

I1 prod[2][2][14]_i_34
LUT2

I0 O

I1 prod[2][2][14]_i_35
LUT2

I0 O

I1 prod[2][2][14]_i_36
LUT2

I0 O

I1 prod[0][0][15]_i_2
LUT3 O

I0

I1

I2 prod[0][1][15]_i_2
LUT3 O

I0
I1

I2 prod[2][2][10]_i_23

LUT6 O

I0

I1

I2
I3
I4

I5 prod[2][2][10]_i_24

LUT6 O

I0

I1

I2

I3
I4

I5 prod[2][2][10]_i_25

LUT4 O

I0

I1

I2

I3 prod[2][2][10]_i_26
LUT2

I0 O

I1 prod[2][2][10]_i_27
LUT2

I0 O

I1 prod[2][2][10]_i_28
LUT2

I0 O

I1 prod[2][2][10]_i_29
LUT2

I0 O

I1 prod[2][2][10]_i_30
LUT2

I0 O

I1 prod[2][2][2]_i_2

LUT6 O

I0

I1

I2

I3
I4

I5 prod[2][2][2]_i_3

LUT4 O

I0

I1

I2

I3 prod[2][2][14]_i_37
LUT2

I0 O

I1 prod[2][2][2]_i_4
LUT2

I0 O

I1 prod[2][2][2]_i_5

LUT6 O

I0
I1

I2

I3
I4

I5 prod[2][2][2]_i_6

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][2][2]_i_7
LUT4 O

I0

I1

I2

I3 prod[2][2][2]_i_8
LUT2

I0 O
I1

kernel[2][2][7]_i_1

LUT5 O

I0
I1
I2

I3

I4

m_data[11]_i_29

LUT2

I0 O

I1 m_data[11]_i_30
LUT2

I0 O

I1 m_data[11]_i_31
LUT2

I0 O

I1 m_data[11]_i_32
LUT2

I0 O

I1 prod_reg[1][0][12] FDCE Q C

CECLR D

prod_reg[1][1][8] FDCE Q C

CECLR D

prod_reg[1][1][9] FDCE Q C

CECLR D

prod_reg[1][1][10] FDCE Q C

CECLR D

prod_reg[1][0][13] FDCE Q C

CECLR D

prod_reg[1][0][14] FDCE Q C

CECLR D

prod_reg[1][0][15] FDCE Q C

CECLR D

prod_reg[0][2][8] FDCE Q C

CECLR D

prod_reg[0][2][9] FDCE Q C

CECLR D

prod_reg[0][2][10] FDCE Q C

CECLR D

prod_reg[0][2][11] FDCE Q C

CECLR D

prod_reg[1][1][11] FDCE Q C

CECLR D

prod_reg[1][1][15] FDCE Q C

CECLR D m_data[11]_i_33

LUT2

I0 O

I1 m_data[11]_i_34
LUT2

I0 O

I1 m_data[11]_i_35
LUT2

I0 O

I1 m_data[11]_i_36
LUT2

I0 O

I1 prod_reg[0][2][15] FDCE Q C

CECLR D

prod_reg[1][2][12] FDCE Q C

CECLR D

prod_reg[1][2][13] FDCE Q C

CECLR D

prod_reg[1][2][14] FDCE Q C

CECLR D

prod_reg[1][2][15] FDCE Q C

CECLR Dm_data_reg[7]_i_23 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[7]_i_24 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

m_data[15]_i_66
LUT1

I0 O m_data[15]_i_67
LUT2

I0 O

I1 m_data[15]_i_68
LUT2

I0 O

I1 m_data[15]_i_69
LUT2

I0 O

I1 m_data[15]_i_70
LUT2

I0 O

I1 prod_reg[2][0][12] FDCE Q C

CECLR D

prod_reg[2][0][13] FDCE Q C

CECLR D

prod_reg[2][0][14] FDCE Q C

CECLR D

prod_reg[0][0][4] FDCE Q C

CECLR Dm_data_reg[11]_i_37 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][5] FDCE Q C

CECLR D

prod_reg[0][0][6] FDCE Q C

CECLR D m_data[7]_i_19

LUT2

I0 O

I1 m_data[7]_i_20
LUT2

I0 O

I1 m_data[7]_i_21
LUT2

I0 O

I1 m_data[7]_i_22
LUT2

I0 O

I1 m_data[7]_i_25
LUT2

I0 O

I1 m_data[7]_i_26
LUT2

I0 O

I1 m_data[7]_i_27
LUT2

I0 O

I1 m_data[7]_i_28
LUT2

I0 O

I1 prod_reg[0][1][8] FDCE Q C

CECLR D

prod_reg[0][1][9] FDCE Q C

CECLR D

prod_reg[0][1][10] FDCE Q C

CECLR D

prod_reg[0][1][11] FDCE Q C

CECLR D

prod_reg[0][0][7] FDCE Q C

CECLR Dm_data_reg[3]_i_13 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[3]_i_18 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][1][15]_i_2

LUT1

I0 O

prod_reg[0][1][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] kernel_reg[2][2][0] FDCE Q C

CECLR D

kernel_reg[2][2][1] FDCE Q C

CECLR D m_data[3]_i_14

LUT2

I0 O

I1 m_data[3]_i_15
LUT2

I0 O

I1 m_data[3]_i_16
LUT2

I0 O

I1 m_data[3]_i_17
LUT2

I0 O

I1prod_reg[0][0][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] kernel_reg[2][2][2] FDCE Q C

CECLR D

kernel_reg[2][2][3] FDCE Q C

CECLR D

kernel_reg[2][2][4] FDCE Q C

CECLR D

kernel_reg[2][2][5] FDCE Q C

CECLR D

prod[2][2][10]_i_12

LUT6 O

I0
I1
I2
I3

I4

I5prod_reg[2][2][10]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][10]_i_13
LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][2][10]_i_14

LUT6 O

I0
I1
I2
I3
I4

I5 prod[2][2][10]_i_15

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][2][10]_i_16

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][2][10]_i_17

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][2][10]_i_18

LUT6 O

I0

I1

I2

I3
I4

I5 prod[2][2][10]_i_19

LUT6 O

I0

I1

I2

I3

I4

I5prod_reg[2][2][2]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][14]_i_19

LUT4 O

I0

I1

I2

I3 prod[2][2][14]_i_20

LUT4 O

I0
I1
I2

I3 prod[2][2][14]_i_21

LUT4 O

I0

I1

I2

I3 prod[2][2][14]_i_22

LUT5 O

I0
I1

I2

I3

I4 prod[2][2][14]_i_23

LUT5 O

I0

I1

I2
I3

I4 prod[2][2][14]_i_24

LUT5 O

I0
I1
I2

I3

I4 prod[2][2][14]_i_25
LUT4 O

I0

I1

I2

I3 prod[2][2][14]_i_26

LUT6 O

I0
I1

I2

I3

I4

I5 prod[2][2][14]_i_27

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][2][14]_i_28

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][2][14]_i_29

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][2][14]_i_30

LUT6 O

I0

I1

I2

I3

I4

I5 prod[2][2][14]_i_31

LUT6 O

I0
I1
I2
I3
I4

I5 prod[2][2][14]_i_32

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][2][14]_i_33

LUT6 O

I0
I1
I2

I3

I4
I5

m_data_reg[11]_i_23 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[15]_i_52

LUT1

I0 O m_data[15]_i_53
LUT2

I0 O

I1 m_data[15]_i_54
LUT2

I0 O

I1 m_data[15]_i_55
LUT2

I0 O

I1 m_data[15]_i_56
LUT2

I0 O

I1 prod_reg[0][2][12] FDCE Q C

CECLR D

prod_reg[0][2][13] FDCE Q C

CECLR D

prod_reg[0][2][14] FDCE Q C

CECLR D m_data[15]_i_57

LUT1

I0 O m_data_reg[11]_i_24 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[15]_i_58

LUT2

I0 O

I1 m_data[15]_i_59
LUT2

I0 O

I1 m_data[15]_i_60
LUT2

I0 O

I1 m_data[15]_i_61
LUT2

I0 O

I1 prod_reg[1][1][12] FDCE Q C

CECLR D

prod_reg[1][1][13] FDCE Q C

CECLR D

prod_reg[1][1][14] FDCE Q C

CECLR D

m_data_reg[15]_i_62 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][1][12] FDCE Q C

CECLR D

prod_reg[0][1][13] FDCE Q C

CECLR D

prod_reg[0][1][14] FDCE Q C

CECLR D m_data[11]_i_19

LUT2

I0 O

I1 m_data[11]_i_20
LUT2

I0 O

I1 m_data[11]_i_21
LUT2

I0 O

I1 m_data[11]_i_22
LUT2

I0 O

I1 m_data[11]_i_25
LUT2

I0 O

I1 m_data[11]_i_26
LUT2

I0 O

I1 m_data[11]_i_27
LUT2

I0 O

I1 m_data[11]_i_28
LUT2

I0 O

I1m_data_reg[7]_i_13 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][8] FDCE Q C

CECLR D

prod_reg[0][0][9] FDCE Q C

CECLR D

prod_reg[0][0][10] FDCE Q C

CECLR Dm_data_reg[7]_i_18 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][11] FDCE Q C

CECLR D

prod_reg[0][1][15] FDCE Q C

CECLR D

prod_reg[0][0][15] FDCE Q C

CECLR D

prod[1][0][15]_i_2

LUT1

I0 O m_data[7]_i_14

LUT2

I0 O

I1 m_data[7]_i_15
LUT2

I0 O

I1 m_data[7]_i_16
LUT2

I0 O

I1 m_data[7]_i_17
LUT2

I0 O

I1m_data_reg[3]_i_8 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[3]_i_9

LUT2

I0 O

I1 m_data[3]_i_10
LUT2

I0 O

I1 m_data[3]_i_11
LUT2

I0 O

I1 m_data[3]_i_12
LUT2

I0 O

I1 kernel_reg[2][2][6] FDCE Q C

CECLR D

kernel_reg[2][2][7] FDCE Q C

CECLR D

prod[2][2][15]_i_6
LUT2

I0 O

I1 prod[2][2][14]_i_13
LUT2

I0 O

I1 prod[2][2][14]_i_14

LUT4 O

I0

I1

I2

I3 prod[2][2][14]_i_15

LUT6 O

I0
I1
I2

I3

I4

I5 prod[2][2][14]_i_16
LUT2

I0 O

I1 prod[2][2][14]_i_17

LUT4 O

I0
I1

I2

I3 prod[2][2][14]_i_18

LUT6 O

I0

I1
I2
I3
I4

I5 prod[2][2][15]_i_7

LUT4 O

I0

I1

I2

I3 prod[2][2][15]_i_8

LUT6 O

I0
I1
I2
I3

I4

I5 prod[2][2][6]_i_2
LUT2

I0 O

I1 prod[2][2][6]_i_3
LUT2

I0 O

I1 prod[2][2][6]_i_4
LUT2

I0 O

I1prod_reg[2][2][10]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][6]_i_5
LUT5 O

I0

I1

I2

I3

I4 prod[2][2][6]_i_6
LUT4 O

I0

I1
I2

I3 prod[2][2][6]_i_7

LUT4 O

I0
I1
I2

I3 prod[2][2][6]_i_8
LUT2

I0 O

I1 prod[2][2][15]_i_9
LUT2

I0 O

I1 prod[2][2][15]_i_10

LUT4 O

I0

I1

I2

I3 prod[2][2][15]_i_11

LUT6 O

I0
I1
I2

I3

I4

I5prod_reg[2][2][14]_i_11 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][2][14]_i_12 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][15]_i_12

LUT4 O

I0
I1
I2

I3 prod[2][2][15]_i_13

LUT4 O

I0
I1

I2

I3 prod[2][2][15]_i_14

LUT4 O

I0

I1
I2

I3 prod[2][2][15]_i_15

LUT4 O

I0

I1

I2

I3 prod[2][2][15]_i_16

LUT4 O

I0
I1
I2

I3 prod[2][2][15]_i_17

LUT5 O

I0

I1

I2

I3

I4 prod[2][2][15]_i_18

LUT5 O

I0
I1

I2

I3

I4 prod[2][2][15]_i_19

LUT5 O

I0
I1
I2
I3

I4

m_data_reg[15]_i_43 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

m_data_reg[15]_i_44 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

m_data[15]_i_38

LUT1

I0 O m_data[15]_i_39
LUT2

I0 O

I1 m_data[15]_i_40
LUT2

I0 O

I1 m_data[15]_i_41
LUT2

I0 O

I1 m_data[15]_i_42
LUT2

I0 O

I1 m_data[15]_i_45
LUT2

I0 O

I1 m_data[15]_i_46
LUT2

I0 O

I1 m_data[15]_i_47
LUT2

I0 O

I1 m_data[15]_i_48
LUT2

I0 O

I1m_data_reg[11]_i_13 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[15]_i_74 CARRY4 CI CYINIT CO[3:0] O[3:0] n/c DI[3:0] S[3:0] V=B"0001" m_data_reg[11]_i_18 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[0][0][12] FDCE Q C

CECLR D

prod_reg[0][0][13] FDCE Q C

CECLR D

prod_reg[0][0][14] FDCE Q C
CECLR D m_data[11]_i_14

LUT2

I0 O

I1 m_data[11]_i_15
LUT2

I0 O

I1 m_data[11]_i_16
LUT2

I0 O

I1 m_data[11]_i_17
LUT2

I0 O

I1m_data_reg[7]_i_8 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[7]_i_9

LUT2

I0 O

I1 m_data[7]_i_10
LUT2

I0 O

I1 m_data[7]_i_11
LUT2

I0 O

I1 m_data[7]_i_12
LUT2

I0 O

I1m_data_reg[3]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][2][0] FDCE Q C

CECLR D

prod_reg[2][2][1] FDCE Q C

CECLR D

prod_reg[2][2][2] FDCE Q C

CECLR D

prod_reg[2][2][3] FDCE Q C

CECLR D

prod_reg[2][2][14]_i_10 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod_reg[2][2][6]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][10]_i_2

LUT3 O

I0

I1

I2 prod[2][2][10]_i_3
LUT3 O

I0

I1

I2 prod[2][2][10]_i_4
LUT3 O

I0
I1

I2 prod[2][2][10]_i_5

LUT4 O

I0

I1

I2

I3 prod[2][2][10]_i_6

LUT4 O

I0
I1

I2

I3 prod[2][2][10]_i_7

LUT4 O

I0

I1
I2

I3 prod[2][2][10]_i_8

LUT4 O

I0
I1
I2

I3 prod[2][2][10]_i_9

LUT4 O

I0
I1
I2

I3prod_reg[2][2][15]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod_reg[2][2][15]_i_4 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][15]_i_20

LUT2

I0 O
I1

m_data_reg[15]_i_27 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[15]_i_32 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[15]_i_71 CARRY4 CI CYINIT CO[3:0] O[3:0] n/c DI[3:0] S[3:0] V=B"0001" m_data_reg[15]_i_72 CARRY4 CI CYINIT CO[3:0] O[3:0] n/c DI[3:0] S[3:0] V=B"0001" m_data[15]_i_28

LUT2

I0 O

I1 m_data[15]_i_29
LUT2

I0 O

I1 m_data[15]_i_30
LUT2

I0 O

I1 m_data[15]_i_31
LUT2

I0 O

I1 m_data[15]_i_73

LUT2

I0 O
I1

m_data_reg[11]_i_8 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[11]_i_9

LUT2

I0 O

I1 m_data[11]_i_10
LUT2

I0 O

I1 m_data[11]_i_11
LUT2

I0 O

I1 m_data[11]_i_12
LUT2

I0 O

I1m_data_reg[7]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][14]_i_2

LUT2

I0 O

I1 m_data[3]_i_4
LUT2

I0 O

I1 m_data[3]_i_5
LUT2

I0 O

I1 m_data[3]_i_6
LUT2

I0 O

I1 m_data[3]_i_7
LUT2

I0 O

I1 prod_reg[2][2][4] FDCE Q C

CECLR D

prod_reg[2][2][5] FDCE Q C

CECLR D

prod[2][2][14]_i_3

LUT2

I0 O

I1 prod_reg[2][2][6] FDCE Q C

CECLR D

prod_reg[2][2][7] FDCE Q C

CECLR D

prod_reg[2][2][10]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] prod[2][2][14]_i_4

LUT3 O

I0

I1

I2

prod[2][2][14]_i_5

LUT3 O

I0
I1

I2 prod[2][2][14]_i_6

LUT4 O

I0

I1

I2

I3 prod[2][2][14]_i_7

LUT4 O

I0
I1

I2

I3 prod[2][2][14]_i_8

LUT5 O

I0
I1

I2

I3

I4 prod[2][2][14]_i_9

LUT4 O

I0

I1

I2

I3prod_reg[2][2][15]_i_5 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0]

m_data[15]_i_22

LUT2

I0 O

I1 m_data[15]_i_23
LUT2

I0 O

I1 m_data[15]_i_24
LUT2

I0 O

I1 m_data[15]_i_25
LUT2

I0 O

I1m_data_reg[15]_i_21 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[15]_i_63 CARRY4 CI CYINIT CO[3:0] O[3:0] n/c DI[3:0] S[3:0] V=B"0001" m_data[15]_i_64

LUT2

I0 O

I1m_data_reg[15]_i_65 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

m_data_reg[11]_i_3 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[3]_i_2 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[7]_i_4

LUT2

I0 O

I1 m_data[7]_i_5
LUT2

I0 O

I1 m_data[7]_i_6
LUT2

I0 O

I1 m_data[7]_i_7
LUT2

I0 O

I1 prod_reg[2][2][8] FDCE Q C

CECLR D

prod_reg[2][2][9] FDCE Q C

CECLR D

prod_reg[2][2][10] FDCE Q C

CECLR D

col_cnt[0]_i_1

LUT1

I0 O

prod_reg[2][2][11] FDCE Q C

CECLR D

row_cnt[0]_i_1
LUT1

I0 O

prod_reg[2][2][14]_i_1 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

prod[2][2][15]_i_2

LUT3 O

I0
I1
I2

m_data_reg[15]_i_5 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data_reg[15]_i_49 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[15]_i_50

LUT2

I0 O

I1 m_data[15]_i_51
LUT2

I0 O

I1

m_data_reg[7]_i_2 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] m_data[11]_i_4

LUT2

I0 O

I1 m_data[11]_i_5
LUT2

I0 O

I1 m_data[11]_i_6
LUT2

I0 O

I1 m_data[11]_i_7
LUT2

I0 O

I1col_cnt_reg[0] FDCE Q C

CECLR D

row_cnt_reg[0] FDCE Q C

CECLR D

prod_reg[2][2][15]_i_1 CARRY4 CI CYINIT CO[3:0] n/c DI[3:0] O[3:0] S[3:0] prod_reg[2][2][12] FDCE Q C

CECLR D

prod_reg[2][2][13] FDCE Q C

CECLR D

prod_reg[2][2][14] FDCE Q C

CECLR D

row_cnt[1]_i_1

LUT2

I0 O

I1

row_cnt[2]_i_1

LUT3 O

I0

I1
I2

row_cnt[3]_i_1

LUT4 O

I0
I1
I2

I3m_data_reg[15]_i_33 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0] row_cnt[4]_i_1
LUT6 O

I0

I1

I2
I3
I4
I5

row_cnt[4]_i_2

LUT5 O

I0
I1

I2

I3

I4m_data_reg[11]_i_2 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]
prod_reg[2][2][15] FDCE Q C

CECLR D m_data[15]_i_6

LUT2

I0 O

I1 m_data[15]_i_7
LUT2

I0 O

I1 m_data[15]_i_8
LUT2

I0 O

I1 m_data[15]_i_9
LUT2

I0 O

I1

row_cnt_reg[1] FDCE Q C

CECLR D

row_cnt_reg[2] FDCE Q C

CECLR D

row_cnt_reg[3] FDCE Q C

CECLR D

col_cnt[1]_i_1
LUT2

I0 O

I1

row_cnt_reg[4] FDCE Q C

CECLR D

col_cnt[2]_i_1

LUT3 O

I0
I1

I2 col_cnt[3]_i_1

LUT4 O

I0

I1

I2

I3 col_cnt[4]_i_1

LUT5 O

I0
I1
I2
I3

I4 m_data[15]_i_34

LUT1

I0 O m_data[15]_i_35
LUT2

I0 O

I1 m_data[15]_i_36
LUT2

I0 O

I1 m_data[15]_i_37
LUT2

I0 O

I1m_data_reg[15]_i_2 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

win_valid_i_2

LUT4 O

I0

I1

I2

I3col_cnt_reg[1] FDCE Q C

CECLR D

col_cnt_reg[2] FDCE Q C

CECLR D

col_cnt_reg[3] FDCE Q C

CECLR D

col_cnt_reg[4] FDCE Q C

CECLR Dm_data_reg[15]_i_26 CARRY4 CI CYINIT CO[3:0] DI[3:0] O[3:0] S[3:0]

win_valid_i_1

LUT6 O

I0

I1

I2

I3

I4

I5 m_data[15]_i_10

LUT2

I0 O

I1 m_data[15]_i_11
LUT2

I0 O

I1 m_data[15]_i_12

LUT1

I0 O m_data[15]_i_13
LUT2

I0 O

I1 m_data[15]_i_14
LUT2

I0 O

I1 m_data[15]_i_15
LUT2

I0 O

I1 m_data[15]_i_16
LUT2

I0 O

I1 m_data[15]_i_17
LUT2

I0 O

I1 m_data[15]_i_18
LUT2

I0 O

I1 m_data[15]_i_19
LUT2

I0 O

I1 m_data[15]_i_20
LUT2

I0 O
I1

win_valid_reg FDCE Q C

CECLR D

m_data_reg[15]_i_3 CARRY4 CI CYINIT CO[3:0] O[3:0] n/c DI[3:0] S[3:0] m_data_reg[15]_i_4 CARRY4 CI CYINIT CO[3:0] O[3:0] n/c DI[3:0] S[3:0]

m_data[0]_i_1

LUT5 O

I0
I1

I2

I3

I4 m_data[1]_i_1

LUT5 O

I0
I1
I2
I3

I4 m_data[2]_i_1

LUT5 O

I0

I1

I2
I3

I4 m_data[3]_i_1

LUT5 O

I0

I1

I2

I3

I4m_valid_i_1
LUT1

I0 O m_data[4]_i_1

LUT5 O

I0
I1

I2

I3

I4 m_data[5]_i_1

LUT5 O

I0
I1
I2
I3

I4 m_data[6]_i_1

LUT5 O

I0

I1

I2
I3

I4 m_data[7]_i_1

LUT5 O

I0

I1

I2

I3

I4val_stg1_reg FDCE Q C

CECLR D m_data[8]_i_1
LUT5 O

I0
I1
I2

I3

I4 m_data[9]_i_1

LUT5 O

I0

I1
I2
I3

I4 m_data[10]_i_1

LUT5 O

I0

I1

I2

I3

I4 m_data[11]_i_1

LUT5 O

I0
I1

I2

I3

I4 m_data[12]_i_1

LUT5 O

I0
I1
I2
I3

I4 m_data[13]_i_1

LUT5 O

I0

I1

I2
I3

I4 m_data[14]_i_1

LUT5 O

I0

I1

I2

I3

I4 m_data[15]_i_1

LUT4 O

I0
I1
I2

I3

m_data_reg[0] FDCE Q C
CECLR Dm_data_reg[1] FDCE Q C
CECLR Dm_data_reg[2] FDCE Q C
CECLR Dm_data_reg[3] FDCE Q C
CECLR Dm_data_reg[4] FDCE Q C
CECLR Dm_data_reg[5] FDCE Q C
CECLR Dm_data_reg[6] FDCE Q C
CECLR Dm_data_reg[7] FDCE Q C
CECLR Dm_valid_reg FDCE Q C
CECLR Dm_data_reg[8] FDCE Q C
CECLR Dm_data_reg[9] FDCE Q C
CECLR D m_data_reg[10] FDCE Q C
CECLR D m_data_reg[11] FDCE Q C
CECLR D m_data_reg[12] FDCE Q C
CECLR D m_data_reg[13] FDCE Q C
CECLR D m_data_reg[14] FDCE Q C
CECLR D m_data_reg[15] FDCE Q C

CECLR D

m_data[15:0]

m_valid 02130213 3210321031203120 02130213 3120 543210543210 0126634501234501234501234577 67667767012345012345 6677 012345 76 0123 3 2222222222222222 2222222222222222 10

1:0 10 0123 3 3210 3 3 3 3 3 3 3 3 3 3 3210 3 3 3 3 3 3 3 3210 3210 3 2 3 3 3210 3 3 0123 3210 3333 3 3 3 3 3 3 3 3 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210

2:0 012 3210 0123

2:1 21 0123456789

10

11

12

13

14

15 3210 3210

1:0 10

2:0 012 0123 3210 0123 3210 3210 3210 3210 3210 0123 3210

2:0 210 3210

2:0 210 3210 3210 3210 3210 201201201201 33223
... 3333333333330313233 3210 3210 3210 0123 333 210 3012 210 3012 210 3012 210 3012 210321010 3 0 321 10210 2 10210 2 3 0123012 3 3210 0123 3 3 333 210 0123 0123 3 3 3 0123012 3 0 321 210212010 3 3210 3210 0 123 3 0123012 3 0123012 3 0 321 3 3 0123012 3 3 3 2102312010 3 3 3 3 3102100 323 3 3 3 010123012 3 3 3 3 10210 2 3 3 3 3 3 0123012 3 0 321 0123012 3 3 3 3 3 0 123 0 123 3 333 210 0102132012 3 3 3 010212012 3 0 123 3210 0123 3 3 333 012 102100 323 0102132012 3 333 210 3 3 010212012 010123012 3 0 321 3 3 0 123 3 0102132012 3 0123012 3 3 0 321 3 0 321 3 3 3 0123012 3 3 010123012 3 3 3 0 123 0123 01230 123 333 3 3 3210 0123 333 333 2103210 3 3 3 210212010 333 210 010212012 3 0 123 2102312010 3 010212012 3 3 3 3210 3210 0 123 10210 2 010212012 0123012 3 333 0 123 3 3 3 333 210 3 3 3210 0123 3 3 2103210 3 3 3 333 0 123 3 3 3 333 012 3 3 102100 323 10210 2 3 10210 2 010123012 3 3 0102132012 3 3 3 3 3 3 010123012 3 3 010123012 3 0123012 3 210212010 3 0102132012 3 3 210212010 102100 323 2102312010 3 10210 2 3 333 210 0 321 3 3 3 333 210 0 321 3 0 123 210321010 3 3 3 3210 0123 102100 323 2103210 3 102100 323 0 123 3 0 321 3 0123012 3 3 3 0123012 3 333 3210 3210 0 123 2103210 3 3 3210 3210 2103210 3 3210 3210 333 3 102100 323 333 3 102100 323 102100 323 0 321 3 3 0 321 10210 2 210321010 3 0102132012 3 10210 2 0 123 3 0123

2:0 210 0 3210

2:0 210

2:0 210

2:0 210

3:1 321

2:0 012

2:0 210 3
3:1 123 0123 0 0123

3:1 321

2:0 210 0123 3210 0123 3210 3210 0123 0123 3210 0123 3210 0123 3210 0123 3210 3210

2:0 012

3:1 321 0123

3:1 321 3210 0123

3:1 321 3210 3210
3:1 321 0123 3210

3:1 123 0123 0123 0123 3210 3
3:1 321 3210

2:0 012 3210

2:0 210 3210 0123

2:0 012

2:0 012

3:1 321 3210

2:0 210

3:1 321 0 0123 0123 0123 0123

2:0 012 3210 0123 0123 3210 0123 3210 0123

3:1 321

3:1 321 0123 3210 0123 3210 0123 0123 0123 0123 3210 0123 3210 0123 0123 3210 0123 0123 0123 0123 0 0123

3:1 123

2:0 210 0123 0123 0123 3210 3210 3210 3

3:1 321

2:0 012 3210

2:0 210

2:0 210

2:0 210 0123 0123 3210 3210 3210 3

3:1 123 3210 0123 3210 0123

3:1 321

2:0 210 3210 3210

3:1 123

3:1 321 32103210

2:0 210 3210

2:0 012 3210 3210 3210 3210 0 3210

3:1 123 0123 0 0123 3210

2:0 210 0 0123

2:0 012

2:0 210

3:1 321

2:0 012 3210 3210 3210 3210

2:0 210 3210 0123 0123

3:1 123 3210

2:0 210 0123 3210

3:1 123 3210 0123 0123 3210 0123 3210 3210 0123 3210 0 0123

3:1 321 0123 3

3:1 321 3210 0123

2:0 012 3210 3210 3210 0123
3:1 123 3210

2:0 012 0123

3:1 123 0123 3210 3

3:1 321 0 0123

3:1 123 0123 3

3:1 321

3:1 123

2:0 012 0123
3:1 123 0123

2:0 012 0123 0123 0123 0123 0123

2:0 012 3210 0123

2:0 012 0123 3210 0123 0123 3210 0123 3210 3210 3

3:1 123

2:0 210 3210

3:1 321

3:1 321

2:0 210 3
3:1 321 3210 0123 0123 0123 0123 0123 01234567 0123 1010

... 3210

2:0 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210 3210 01233210 0123 3210 0123